TW478116B - Semiconductor device and method of manufacturing same - Google Patents
Semiconductor device and method of manufacturing same Download PDFInfo
- Publication number
- TW478116B TW478116B TW090102347A TW90102347A TW478116B TW 478116 B TW478116 B TW 478116B TW 090102347 A TW090102347 A TW 090102347A TW 90102347 A TW90102347 A TW 90102347A TW 478116 B TW478116 B TW 478116B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- recess
- semiconductor body
- semiconductor device
- silicon oxide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 25
- 230000005669 field effect Effects 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 12
- 238000002513 implantation Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 claims 3
- 230000001419 dependent effect Effects 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 238000002161 passivation Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 11
- 239000002019 doping agent Substances 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 230000007704 transition Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- VQCBHWLJZDBHOS-UHFFFAOYSA-N erbium(iii) oxide Chemical compound O=[Er]O[Er]=O VQCBHWLJZDBHOS-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 241000428352 Amma Species 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 arsenic and antimony Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
經濟部智慧財產局員工消費合作社印製 478116 A7 B7_ 五、發明說明(1 ) 本發明與半導體裝置有關,其半導體主體具第一表面, 以及與第一表面相對而立之第二表面,所配備之場效電晶 體内含源極、汲極、内插通道,以及與第一表面相對於通 道配置之第一閘極,該通道範圍係沿第一表面爲之;另於 第一閘極相對處,配置有第二表面之第二閘極。 本發明並與半導體裝置之製造方法有關,其半導體主體 具第一表面,以及與第一表面相對而立之第二表面,所配 備之場效電晶體内含源極、汲極、内插通道,以及與第一 表面相對於通道配置之第一閘極,該通道範圍係沿第一表 面爲之;另於相對於通道處,配置有第二表面之第二閘 極,其内含第二材質。 此類半導體裝置可見於JP-A-04 307972。 已知之半導體裝置配有第二閘極。 採、用第二閘極以抑制第一閘極相當短的場效電晶體 (FETs)中之短通道效應。如第一閘極相當短,源極與汲極 間之通道即相當短。短通道效應發生於具短通道之場效電 晶體,導致汲極之空乏區,因汲極之外加電壓延展至通道 中。爲抑制此短通道效應,出現了第二閘極;此第二閘極 需精確配置於場效電晶體内通道的相對位置。场效電晶體 愈作愈小,伴隨第一閘極之短縮,進而通道之縮減,尤以 爲增加速度及載流功率時爲甚。舉世皆望抑制短通道效 應,以改善場效電晶體之性能與可靠度。 在已知的半導體裝置中,第二閘極係以微影及蝕刻製 得。然而,在第二表面施行微影以精確地與第一表面對 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) u^^r>v · n 1§ ϋ ϋ tmmB n 11 I ,> n an HI amma§ ϋ— ϋ— _ 口 經濟部智慧財產局員工消費合作社印製 478116 A7 B7__ 五、發明說明(2 ) 齊,確實無法爲之。 因場效電晶體之閘極縮減,校準誤差及第二閘極之尺寸 偏差相對增加。在場效電晶體小至閘極長度小於1〇〇奈米 時,此操作係決定第二閘極相對於第一閘極之尺寸與位置 之關鍵。如第二閘極未與場效電晶體之第一閘極對準,則 於通道上無法有效控制,導致無法有效抑制短通道效應。 如第二閘極之延伸超出通道範圍,則會在第二閘極與半導 體主體間產生不符所期之重疊電容,導致電晶體速度大幅 下降。此類性質產品隨閘極長度之縮減而益增。 已知裝置之主要缺失在於,因其製造方法導致不同批次 之產品間性質迥異。第二閘極位置未與場效電晶體之第一 閘極對準,並因各批次之裝置而異。另一缺失爲第二閘極 之尺寸亦非定値。 本發明之目的在提供首頁所述之半導體裝置,其第二閘 極能與第一閘極對準之方法。 本發明之目的亦在提供首頁所述之半導體裝置的製造方 法,其第二閘極能與第一閘極對準。 依本發明之裝置得以實現上述目的,其半導體主體中凹 處在第二表面具一深度,且凹處大致爲第一閘極正投影之 同心圓,内具第二閘極。 由於半導體主體中第二表面之凹處爲以第一閘極大致正 投影之同心圓,第二閘極位於該凹處内,其半導體主體中 第二閘極與通道之距離,較半導體主體中無凹處者爲近。 此外,與第二閘極橫向偏移的狀況相較,由於第二閘極大 -5- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) · ϋ in n II ϋ n in 一口、I ϋ ϋ ·ϋ I I I— · 經濟部智慧財產局員工消費合作社印製 478116 A7 _B7_ 五、發明說明(3 ) 致位於第一閘極下方,故其第二閘極距通道較近。 如此一來,對通道之控制較佳,對短通道效應之抑制益 、隹。源極-汲極串聯電阻亦下降,且存在通道旁之部份第二 閘極與半導體主體間的重疊電容亦減少。得以改善場效電 晶體性能。載流功率與速度尤增。不同批次產品間之變異 性減少。 第二閘極尺寸可異於第一閘極,但在一値得讚許之第二 閘極具體實施例中,其係沿第二表面分佈,且凹處之深度 均勻,並盡量與第一閘極尺寸相對應。 存在第一閘極正投影之第二閘極外橫向部份與半導體主 ; 體間的重疊電容得以減少。進而改善電晶體速度。 第二閘極之位置依此限定,且可依所對應之場效電晶體 中第一閘極明定出第二閘極的尺寸,半導體裝置性質因而 變異不大。 可僅填充部份凹處,但以第二閘極將凹處完全填滿爲 佳。 第二閘極材質可爲相對高摻雜之複晶矽或金屬。凹處中 之閘極材質封閉層,例如覆於凹處底壁層,即足以滿足第 二閘極之運作。爲降低第二閘極電阻,最好以第二閘極將 凹處完全填滿。然而,亦可選擇以第二閘極覆蓋部份底 壁,且其不超出第一閘極範圍。 1 在第一閘極與第一表面間可存在一閘極介電,使得場效 電晶體之運作宛如金屬-絕緣體-半導體場效電晶體 (MISFET) 〇具閘極介電之場效電晶體與不具閘極介電之場 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂--------- 經濟部智慧財產局員工消費合作社印製 478116 A7 B7 _ 五、發明說明(4 ) 效電晶體相較,其閘極漏電流較低。 閘極介電亦可存在於凹處内之第二閘極與半導體主體 間,使得第二閘極與半導體主體具電容性耦合。具電容性 耦合之主要優點爲閘極漏電流低。閘極介電愈薄,第二閘 極對通道之控制愈佳。 半導體主體位於氧化層之上,如半導體裝置製造過程中 之矽基座。半導體主體與基座耦合之寄生電容愈低愈佳。 如第二基座與半導體主體之第一閘極及第一表面相倚,裝 置則需具額外強度,俾移除原矽基座與氧化層。如第二基 座之介電係數較氧化層與矽基座之等效介電係數爲低,即 可減少半導體主體與第二基座間之寄生耦合。 依本發明即得以實現本發明之目的及相關方法,以大致 與第一表面垂直方向,佈植摻雜離子於半導體主體第一表 面上之第一閘極與第二表面上之矽氧化層,其係經第一表 面形成矽半導體主體第一閘極後之佈植區,以及沿該區域 之矽氧化層中的佈植區,隨之以摻雜增強氧化法在佈植區 中形成氧化矽,並於該區形成氧化矽;再將矽氧化層移 除,即可在該區之第二表面產生凹處,並在該凹處施予第 二閘極材質,藉此形成第二閘極内之材質。 依本發明之方法需奠基於對氧化速率係依局部摻雜程度 而定之瞭解。以大致與第一表面垂直方向,經第一閘極與 第一表面佈植摻雜離子,如銻、砷、磷或硼。掺雜離子在 與第一閘極的碰撞過程中,在第一閘極區域中損失邵份能 量;而在第一閘極週遭區域則無能量損失,故可佈植摻雜 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 478116 A7 _B7_ 五、發明說明(5 ) 離子於較深處,亦即深達氧化層。半導體主體之佈植區大 致正位於第一閘極之後,且其摻雜濃度相當高。若以如砷 與銻之重離子來佈植,則其佈植區邊緣處之摻雜離子濃度 分佈較以如硼與磷之輕離子佈植者爲陡。由於氧化速率與 摻雜程度有關,故在氧化過程中,矽半導體主體中第一閘 極層後區域之相對高摻雜區之氧化層長成,較矽區域週遭 之相對低摻雜區爲快。此導致一定深度的凹處,其大致爲 第一閘極正投影於半導體主體第二表面的同心圓佈植區。 在氧化過程中,佈植於氧化層區之摻雜離子維持在氧化層 中。 在第二基座配置於矽半導體主體與第一閘極之第一表面 後,將整個產品翻面。再將矽氧化層與摻雜增強氧化期間 形成的氧化矽移除。 第二閘極可以各種方法配置。如此一來,沉積於具凹處 之第二表面的第二閘極,即可以如複晶矽或金屬之第二閘 極材質製得,再將凹處側邊的層自第二表面移除,如抛光 法。 第二閘極材質留存於凹處區域,使得至少凹處底壁爲之 覆蓋,或以第二閘極填充整個凹處,其係視層之厚度與凹 處深度而定。 以此方式製得之第二閘極大致位於第一閘極正下方,並 與第一閘極尺寸相仿。 已可選由下述方式製得第二閘極。將第二閘極材質層, 如複晶梦或金屬,沉積於具凹處之第二表面。一光阻層位 -8- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 1¾^ --------^---------· 經濟部智慧財產局員工消費合作社印制衣 478116 A7 B7_ 五、發明說明(6 ) 於閘極材質之上。此光阻爲負光阻。將光阻層曝光。n 第二閘極材質反射。位於凹處中心上方之光阻之曝光強度 最高。在光阻層程序完成後,原塑造之第二閘極圖樣保留 在光阻中。此光阻之圖樣中心準確地座落於所對應之凹處 中心,並充作後續蝕刻第二閘極時之罩。將此光阻移除 後,即完成第二閘極。 在配置第二閘極材質前,可選擇在凹處放置閘極介電。 此第二表面凹處之閘極介電位於第二閘極與第二表面 間,有助於減少閘極漏電流。 半導體裝置可含互補式金氧半導體(CMOS)邏輯電路、記 憶體或其組合。在邏輯應用中,電壓增益與空乏模式操作 十分重要,其中尤以記憶體中之應用爲甚,俾可調變電流 於各數量級間。另一優點爲第二閘極在互補式金氧半導體 邏輯與記憶體均適用。可組合具記憶體應用之邏輯,使能 在一製程中製得之凹處中第二閘極,同時適用於半導體裝 置中所有的電晶體。 其亦適用於具矽半導體主體之凹處中第二閘極之反轉通 道中的二維效應。反轉通道寬度小至實際上即爲含二維電 子氣體之量子井。此限制使得裝置之製造,可基於庫倫閉 鎖(Coulomb blockade)、單電子效應或諸如電荷量子化之 量子效應爲之。 依本發明裝置的這些與其它、觀點之詳細内容,將參酌附 圖敘述之,其中: 圖1所示爲半導體裝置具體實施例剖面圖; -9 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------____ (請先閱讀背面之注意事項再填寫本頁) — — — — — — — — — %- 478116 A7 五、發明說明(7 ) 圖2所示爲半導體裝置製造方法之步骤序列, 圖2a至2e所示爲過渡產品剖面圖;其中之 圖2a爲經健後之過渡產品㈣圖^ 後區域形成高摻雜區; 昂甲1私〈 •圖2b爲經摻雜增強氧化後之過渡產品剖面圖,其 導體主體的第二表面形成凹處; 、圖2c爲過渡產品剖面圖’其中已產出源極與汲極,且基 座與半導體主體的第一表面及第一閘極相倚; 圖2d爲㈣氧化層料後之過渡以啦Η,其中並將 過渡產品上下顚倒; 7 圖2e爲過渡產品剖面圖,其中半導體主體的凹處已完全 爲第二閘極所填滿; 圖3爲第二閘極製造方法之修整步驟序列;其中之 圖3a爲過渡產品剖面圖,其中已將光阻曝光; 圖3b烏經光阻照射及第二閘極材質蝕刻之過渡產品剖面 圖;及 圖3c爲凹處内具第二閘極之半導體裝置剖面圖。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 圖1所示半導體裝置之半導體主體1,具第一表面2及與第 一表面相對而立之第二表面3,和場效電晶體4。場效電晶 體4内含源極5、汲極6、内插通道7,以及與第一表面2相對 於通道7配置之第一閘極8。第一閘極8範圍9係沿第一表面2 爲之。與第一閘極8相對處,配置有第二表面3之第二閘極 10。第二閘極10位於深度爲12之凹處n。凹處1Ui在半導 -體主體1中第二表面3内,大致爲第一閘極8正投影之同心 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 A7 五、發明說明(8 經濟部智慧財產局員工消費合作社印製
B7 圓。 具體實施例中所示第二閘極1〇,沿第二表面3至凹處⑴笨 又12之平均尺寸13,大致與第一閘極8尺寸9相同。 具體實施例中所示第二間極1〇之平均尺寸13,大致與第 :問極8尺寸9相同。κ中凹處η大致完全爲第二閘極10所 填无。具體實施例中所示第—閘極8與第—表面2間具閉極 介,η。具體實施例中所示閘極介電15則位於第二閉極⑼ 與第二表面3間。基座16與第-閘極8以及第-半導體主體i 相倚。 丘 丘 圖2中與圖1相對應部件之參考代碼均同。 圖2a中半導體王體j具第二表面3上之石夕氧化層η。半導 遭忘體1可爲如絕緣體上州〇1)晶圓之_,·而第二表面3上 1氧化層17可爲如絕緣體切晶圓之潛藏氧化層。梦半 導體主體1之厚度約1〇〇奈米較佳。 第-閘極8位於半導體主體1中之第一表面2上。第一閉極 之材質可爲如複晶矽或金屬。在製造過程中,亦可將第一 閘極8稱之爲假閘極。假閘極之材質可爲如複晶秒、氮化 物、氧化物或電阻,或爲這些材質之組合。在稍後稱之爲 取代閘極製程的製造過程階段中,假閘極之材質可以如高 捧雜複晶梦或金屬代之。 ° 以大致與第-表面2垂直方向,經第一表面2佈植捧雜離 子於半導體王體1的第一表面2上之第一問極8與第二表面3 上之矽氧化層17。 在矽半導體王體1之第一閘極8後方形成之佈植區18,摻 -11-
本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公^
I— .裝 訂--------- (請先閱讀背面之注意事項再填寫本頁) 478116 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(9 ) 雜濃度約如102G個原子/立方公分;佈植區19沿該區域成型 於矽氧化層17中。上述摻雜離子均經熱活化,如以快速熱 製程法。 圖2b爲經摻雜增強氧化後之半導體主體1,其具閘極介電 14、第一閘極8與氧化層17。由於氧化速率與掺雜濃度有 關’在氧化過程中,梦半導體主體1中第* —闊極8層後區域 之相對高摻雜區18之氧化層長成,較矽半導體主體1之高摻 雜區I8週邊爲快。例如,若在高摻雜區18之磷摻雜濃度約 爲3 X 102G個原子/立方公分,i在1〇3〇 π下將磷摻雜電活 化處理20秒;在700。(:下將其置於氧中熱氧化15分鐘,在 碎半導m主體之兩捧雜鱗區18中,會有厚度約奈米之額 外氧化矽自矽氧化層17長成,然而在高摻雜區週邊長成之 乳化碎則少於3奈米。此舉在南捧雜铸區η中造成半導體主 體15之第二表面3中深12之凹處U,其中凹處大致爲第一 閘極8正投影之同心圓,且充滿了氧化妙。 圖2c爲過渡產品剖面圖,其中源極5與汲極6已經佈植完 成,且其摻雜業已經快速熱製程法活化。通道7位於源極5 與汲極6間,場效電晶體4的第一閘極8下方。基座16與半導 體主體1的第一表面2及第一閘極8相倚。基座16以具低介電 係數者較佳,如玻璃。 圖2d爲過渡產品剖面圖,其中將整個產品上下顚倒,並 已將氧化層17移除,如採濕化學蝕刻,藉此產生凹處l]L。 圖2e爲施加第二閘極10後之過渡產品剖面圖。第二閘極 10係由第二閘極材質製成,如鋁或氮化鈦。第二閘極介電 -12 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) 裝
I I I I I—,· ϋ ϋ n n —i I 478116 A7 _2_ B7_ 五、發明說明(1Q ) 15配置於第二閘極10與半導體主體1間,如具體實施例所 示,採用化學蒸渡沉積法。 圖3中與圖1、圖2相對應部件之參考代碼均同。 圖3 a爲過渡產品剖面圖,其中將光阻曝光。光阻層21配 置於第二閘極材質20層之上。此光阻爲負光阻。將光阻層 21整個曝光。光經第二閘極材質20反射。位於凹處11中心 之光阻之曝光強度因反射而最高。 圖3b爲經光阻照射及蝕刻第二閘極材質20產生第二閘極 10之過渡產品剖面圖。在光阻層21程序完成後,第二閘極 之圖樣22保留在光阻中。此光阻之圖樣22中心準確地座落 於所對應之凹處11中心,並充作後續蝕刻第二閘極材質20 時之罩,以完成第二閘極10。 圖3c爲半導體裝置剖面圖。將光阻中之第二閘極圖樣22 移除後,即得出凹處11内之第二閘極1〇。 —— — — — — — — — II I ·—— (請先閱讀背面之注意事項再填寫本頁) · · 經濟部智慧財產局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 478116 A8B8C8D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1· 一種半導體裝置,其半導體主體(1)具第一表面(2)及與 第一表面相對而立之第二表面(3),配置之場效電晶體 (4)包含源極(5)、没極(6)、内插通道(7),以及與第一 表面(2)相對於通道(7)配置之第一閘極(8),該第一閘極 (8)範圍(9)係沿該第一表面(2)爲之,並在第一問極(8) 相對處,配置有第二表面(3)上之第二閘極(1〇),其特徵 爲深度(12)之凹處(11)位於半導體主體中第二表面 (3)内,其中凹處(11)大致爲第一閘極(8)正投影之同 圓,第二閘極(1〇)存在於凹處(11)内。 2.如申請專利範園第〖項之半導體裝置,其特徵爲第二 極(10),沿第二表面(3)至凹處(11)深度之尺 (13),大致且至多對應於第一閘極之尺寸(9)。 如申請專利範圍第i或第2項之半導體裝置,其特徵爲 處(11)大致爲第二閘極(10)所填充。 如申請專利範圍第1或第2項之半導體裝置.,其特徵爲閉 極介電(14)位於第一閘極(8)與第一表面(2)之間。 如申請專利範圍第i或第2項之半導體裝置,其特徵爲問 極介電(15)位於第二閘極(1〇)與第二表面(3)之間。 如申請專利範圍第丨項之半導體裝置,其特徵爲基座 〇6)與半導體主體⑴的第一表面⑺及第一閘極⑻相 倚。 一種半導體裝置之製造方法,其半導體主體⑴具第一 表雨(2),以及與第一表面相對而立之第二表面(3卜配 置〈场效電晶體(4)包含源極⑺、没極⑹、内插通道 閘 寸 3. 5. 6. -14- χ297公釐Γ 凹 (請先閱讀背面之注意事項再填寫本頁)1/01iO A8B8C8D8 六、申請專利範圍 7),以及與第一表面(2)相對於通道(7)配置之第一閘極 (8),以第二閘極材質組成之第二閘極(1〇),矽與通遒 (7)相對配置於第二表面;其特徵爲佈植離子於半導 ,主體(1)中,該半導體主體具有一在第一表面(2)上之 第一閘極(8)及一在第二表面(3)上之矽氧化層(17),此 佈植係自與第一表面(2)大致垂直方向,經第一表面(2) 馬<,俾形成半導體主體(1)中,第一閘極(8)下方之佈 植區(18),以及該區(18)周圍矽氧化層(17)中之佈植區 (19);隨之以摻雜增強氧化法,在佈植區(18)中形成氧 化砍、’並將矽氧化層(17)與該區之氧化矽移除,形成第 二表面(3)在該區(18)之凹處(11),再以第二閘極材質 (2〇)填充於凹處(11),形成第二閘極(1〇)之材質。 、 如申請專利範圍第7項之方法,其特徵爲在第二閘極材 質(20)填充於凹處(11)前,即施予閘極介電(15)。 (請先閱讀背面之注意事項再填寫本頁) 1T---------線 i 經濟部智慧財產局員工消費合作社印製 -15-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00200717 | 2000-02-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW478116B true TW478116B (en) | 2002-03-01 |
Family
ID=8171125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090102347A TW478116B (en) | 2000-02-29 | 2001-02-05 | Semiconductor device and method of manufacturing same |
Country Status (10)
Country | Link |
---|---|
US (1) | US6621124B2 (zh) |
EP (1) | EP1179218B1 (zh) |
JP (1) | JP2003526210A (zh) |
KR (1) | KR100694331B1 (zh) |
CN (1) | CN1208841C (zh) |
AT (1) | ATE378692T1 (zh) |
DE (1) | DE60131334T2 (zh) |
MY (1) | MY124533A (zh) |
TW (1) | TW478116B (zh) |
WO (1) | WO2001065609A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1665386A1 (en) * | 2003-09-03 | 2006-06-07 | Koninklijke Philips Electronics N.V. | Method of fabricating a double gate field effect transistor device, and such a double gate field effect transistor device |
TWI248681B (en) * | 2004-03-29 | 2006-02-01 | Imec Inter Uni Micro Electr | Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel |
CN100397597C (zh) * | 2004-06-11 | 2008-06-25 | 旺宏电子股份有限公司 | 金属氧化物半导体晶体管的制造方法以及存储器元件的制造方法 |
DE602005005496T2 (de) | 2004-09-02 | 2009-04-09 | Nxp B.V. | Verfahren zur herstellung einer halbleitervorrichtung |
WO2006070310A1 (en) * | 2004-12-28 | 2006-07-06 | Koninklijke Philips Electronics N.V. | Method for the manufacture of a semiconductor device and a semiconductor device obtained through it |
US7709313B2 (en) * | 2005-07-19 | 2010-05-04 | International Business Machines Corporation | High performance capacitors in planar back gates CMOS |
US8017933B2 (en) * | 2008-06-30 | 2011-09-13 | Intel Corporation | Compositionally-graded quantum-well channels for semiconductor devices |
EP2190022B1 (en) * | 2008-11-20 | 2013-01-02 | Hitachi Ltd. | Spin-polarised charge carrier device |
US9466729B1 (en) * | 2015-05-08 | 2016-10-11 | Qualcomm Incorporated | Etch stop region based fabrication of bonded semiconductor structures |
JP7395273B2 (ja) * | 2019-07-02 | 2023-12-11 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
US11424262B2 (en) * | 2020-03-17 | 2022-08-23 | Micron Technology, Inc. | Microelectronic devices including staircase structures, and related memory devices and electronic systems |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04307972A (ja) * | 1991-04-05 | 1992-10-30 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2603886B2 (ja) * | 1991-05-09 | 1997-04-23 | 日本電信電話株式会社 | 薄層soi型絶縁ゲート型電界効果トランジスタの製造方法 |
US5302842A (en) * | 1992-07-20 | 1994-04-12 | Bell Communications Research, Inc. | Field-effect transistor formed over gate electrode |
US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
JPH07211916A (ja) * | 1994-01-19 | 1995-08-11 | Sony Corp | トランジスタ素子及びその作製方法 |
US5705405A (en) * | 1994-09-30 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Method of making the film transistor with all-around gate electrode |
US5736435A (en) * | 1995-07-03 | 1998-04-07 | Motorola, Inc. | Process for fabricating a fully self-aligned soi mosfet |
JP3409542B2 (ja) * | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
JP4332925B2 (ja) * | 1999-02-25 | 2009-09-16 | ソニー株式会社 | 半導体装置およびその製造方法 |
JP3086906B1 (ja) * | 1999-05-28 | 2000-09-11 | 工業技術院長 | 電界効果トランジスタ及びその製造方法 |
-
2001
- 2001-01-31 DE DE60131334T patent/DE60131334T2/de not_active Expired - Lifetime
- 2001-01-31 AT AT01911561T patent/ATE378692T1/de not_active IP Right Cessation
- 2001-01-31 KR KR1020017013705A patent/KR100694331B1/ko not_active IP Right Cessation
- 2001-01-31 CN CNB018010571A patent/CN1208841C/zh not_active Expired - Lifetime
- 2001-01-31 JP JP2001564399A patent/JP2003526210A/ja not_active Withdrawn
- 2001-01-31 EP EP01911561A patent/EP1179218B1/en not_active Expired - Lifetime
- 2001-01-31 WO PCT/EP2001/001023 patent/WO2001065609A1/en active IP Right Grant
- 2001-02-05 TW TW090102347A patent/TW478116B/zh not_active IP Right Cessation
- 2001-02-26 MY MYPI20010841A patent/MY124533A/en unknown
- 2001-02-28 US US09/795,002 patent/US6621124B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1366713A (zh) | 2002-08-28 |
DE60131334T2 (de) | 2008-09-11 |
EP1179218A1 (en) | 2002-02-13 |
ATE378692T1 (de) | 2007-11-15 |
US6621124B2 (en) | 2003-09-16 |
WO2001065609A1 (en) | 2001-09-07 |
CN1208841C (zh) | 2005-06-29 |
MY124533A (en) | 2006-06-30 |
EP1179218B1 (en) | 2007-11-14 |
DE60131334D1 (de) | 2007-12-27 |
KR100694331B1 (ko) | 2007-03-12 |
JP2003526210A (ja) | 2003-09-02 |
US20010017388A1 (en) | 2001-08-30 |
KR20010112468A (ko) | 2001-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI337384B (en) | Semiconductor fabrication process with asymmetrical conductive spacers | |
US7314802B2 (en) | Structure and method for manufacturing strained FINFET | |
US7018551B2 (en) | Pull-back method of forming fins in FinFets | |
JP5039979B2 (ja) | FinFET半導体構造 | |
TW478116B (en) | Semiconductor device and method of manufacturing same | |
TW200414543A (en) | Novel field effect transistor and method of fabrication | |
US20050212041A1 (en) | Novel process method of source drain spacer engineering to improve transistor capacitance | |
JP2002526920A (ja) | 電界効果型トランジスタを持つ半導体装置を製造する方法 | |
JP2004531085A (ja) | ダブル・ゲート・トランジスタおよび製法 | |
JP2014510402A (ja) | シリコン・ナノチューブmosfet | |
US6140163A (en) | Method and apparatus for upper level substrate isolation integrated with bulk silicon | |
TW554537B (en) | Fin field-effect transistor and method for fabricating a fin field-effect transistor | |
US7399714B2 (en) | Method of forming a structure over a semiconductor substrate | |
US5866473A (en) | Method of manufacturing a polysilicon gate having a dimension below the photolithography limitation | |
US6911705B2 (en) | MISFET which constitutes a semiconductor integrated circuit improved in integration | |
US20070166906A1 (en) | Method to Reduce Transistor Gate to Source/Drain Overlap Capacitance by Incorporation of Carbon | |
JP2004006891A (ja) | 半導体装置とその製造方法 | |
TW546834B (en) | Insulated gate field effect transistor and manufacturing thereof | |
JPH09107099A (ja) | ゲート電極用使い捨てスペーサを用いた片側傾斜チャネル半導体素子の形成方法 | |
US6200887B1 (en) | Method to form a smooth gate polysilicon sidewall in the fabrication of integrated circuits | |
US20050136580A1 (en) | Hydrogen free formation of gate electrodes | |
TW396421B (en) | Method for reducing source/drain junction capacitance | |
JP2004207517A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100601911B1 (ko) | 핀 펫 소자 제조 방법 | |
US5937302A (en) | Method of forming lightly doped drain region and heavily doping a gate using a single implant step |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |