CN1333466A - 半导体器件测试方法和测试装置 - Google Patents
半导体器件测试方法和测试装置 Download PDFInfo
- Publication number
- CN1333466A CN1333466A CN01116185A CN01116185A CN1333466A CN 1333466 A CN1333466 A CN 1333466A CN 01116185 A CN01116185 A CN 01116185A CN 01116185 A CN01116185 A CN 01116185A CN 1333466 A CN1333466 A CN 1333466A
- Authority
- CN
- China
- Prior art keywords
- electron beam
- specimen
- beam irradiation
- scanning
- current waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
用电子束在扫描测试样品时对一测试样品和另一测试样品的辐射,将测试样品中产生的电流值作为电流波形与电子束辐射的位置相应地储存,并比较电流波形,来检测被测试样品的缺陷位置。
Description
本发明涉及利用电子束对半导体器件的测试,具体地说,本发明涉及通过在用电子束辐射测试样品时测量流经测试样品的电流来判定被测试的样品质量的器件测试。
目前已经出现了用电子束来测试半导体器件的接触孔或通孔的半导体器件测试装置。例如JP H10-281746A公开了一种半导体器件测试装置。其中用电子束来辐射接触孔,并且当电流流过该器件时判定为开口,而当没有电流流过时则判定为非开口。在这种半导体器件测试装置中,可以通过与电子束扫描时间相应地测量的电流时间差来测量接触孔底部的直径。
随着SOC(System-On-Chip芯片上***)的普及,已经在半导体器件中形成了逻辑电路如存储器和CPU等。因为一般而言对逻辑电路的布局没有规律性,所以接触孔的位置通常是随机布置的。可以利用上述技术来测试随机布置的接触孔。
但是,为了使所测量的电流反映接触孔的质量,需要知道与接触孔对应的测量电流部分。因此,需要用CAD数据得到所有接触孔的位置信息,并为每个半导体器件准备这些数据。
另一方面,随着近来半导体器件集成化的加速普及,在一块芯片上可以集成超过1亿个的半导体器件。在这种情况下,保存每个芯片层布局需要的存储容量变为几个G(千兆)字节。现实当中不可能为一个器件准备测试装置,并且在批量生产的工厂中要生产很多种逻辑器件。因此,为了用CAD数据判定通孔的位置,需要积累大量的数据,并且难以在单个测试装置中积累所有的数据。
本发明的一个目的是提供一种半导体器件的测试方法和一种测试装置,即使在象逻辑电路中那样随机布置通孔的情况下,也可以不用CAD数据而获得测试的正确结果。
根据本发明的第一方面,一种半导体器件测试装置包括:电子束辐射装置,用于通过用电子束来扫描被测试样品(以后称“测试样品”)的表面来辐射测试样品;电流测量装置,用于测量由电子束辐射在所述测试样品中产生的电流,其特征在于,包括存储装置,用于当由电子束辐射装置移动电子束的辐射位置时,将电流测量装置所测量的多个测试样品中每一个的电流值的变化作为与电子束辐射位置相应的电流波形来储存;比较装置,用于将从多个测试样品中得到的电流波形与储存在所述存储装置中的电流波形相比较,并当所储存的电流波形之间存在的电流值差异超过预定值时,输出与测试样品上的位置相关的信息。
实际当中,存储装置的作用是储存由一块晶片上的两个测试样品中得到的电流波形,并且比较装置优选将测试样品的电流波形相互比较。但是,并不总是需要用形成在相同晶片上的两个测试样品。根据需要,可以预先从两个测试样品之一中获得要从两个测试样品中得到的电流波形之一。
优选电子束辐射装置可以将电子束的束宽度设置为基本上等于在测试样品中形成的接触孔的直径,并且,在用电子束在扫描线方向上扫描测试样品后,可以将扫描线在垂直于扫描线方向移动与电子束宽度相应的距离。此外,更为优选的是,电子束辐射装置在用电子束在扫描线方向上扫描测试样品后,可以将电子束的束宽度设置为小于在测试样品中形成的接触孔直径,并且可以将扫描线在垂直于扫描方向的方向上移动基本上等于接触孔直径的距离。此外,优选电子束辐射装置可以将电子束宽度设置为使得形成在测试样品中的多个接触孔同时被电子束所辐射,并且在用电子束在扫描线方向上扫描测试样品后,可以在垂直于扫描线方向的方向上将扫描线移动基本上等于束宽度的距离。此外,优选电子束辐射装置可以将电子束宽度设置为使得测试样品的包括多个接触孔的区域同时被电子束所辐射,并且在用电子束在一个扫描线方向上扫描测试样品后,可以在垂直于扫描线方向的方向上将扫描线移动基本上等于束宽度的距离。电子束辐射装置可包括主扫描装置,用于使用电子束通过移动测试样品来扫描测试样品,还包括副扫描装置,用于当主扫描装置扫描测试样品时,将电子束偏转到不同于主扫描方向的方向上。
在使用宽度小于接触孔直径的电子束的情况下,比较装置可包括用于比较多个测试样品的瞬时电流值的装置,每个测试样品在某种电路图形中产生的电流波形的上升沿和下降沿之间的中间位置处被测量。另外,在使用宽度基本等于或小于接触孔直径的电子束的情况下,比较装置可包括用于将在某种电路图形中产生的电流波形从上升沿到下降沿积分的装置,用于将来自积分装置的积分结果除以在电流波形的上升沿和下降沿之间距离的除法装置,以及平均值比较装置,其用于将除法装置所得到的平均电流值进行比较。比较装置可包括积分值比较装置,用于将在相同电路图形位置处测得的电流波形的电流值积分,并比较该积分的电流值。
此外,根据本发明的半导体器件测试装置可包括用于在移动和辐射电子束的位置时对测量的电流波形进行频率分析的装置,以及用于将测试样品位置分组的装置,根据频率分析的结果,将具有相同的频率成份的每个区域中得到电流波形的位置分组。在这种情况下,该半导体器件测试装置优选还包括用于与频率成份相应地设置每个分组区域的测试方法的装置。
该比较装置可包括用于计算在一电流波形中所包含的脉冲的上升位置和下降位置之间的中间位置以作为接触孔的中心位置的装置,和用于对两个测试样品所计算的接触孔中心位置的相对位置加以比较的装置。
根据本发明的第二方面,一种使用上述半导体器件测试装置的测试方法,其特征在于包括如下步骤:当在与电子束的矩形横截面的纵向垂直的方向上进行电子束扫描时,用电子束辐射形成在电路图形中的第一测试样品,其中电子束具有矩形的横截面,并且其宽度等于接触孔的直径,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与接触孔直径相应的距离,将用电子束辐射第一测试样品时产生的电流值作为第一电流波形,按照将电流值与用电子束辐射的位置对应的方式储存;当在与电子束的矩形横截面的较长边的方向垂直的方向上进行电子束扫描时,用电子束辐射以相同电路图形形成的第二测试样品,其中电子束具有矩形的横截面,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与接触孔直径相应的距离,将用电子束辐射第二测试样品时产生的电流值作为第二电流波形按照将电流值与用电子束辐射的位置对应的方式储存,将第一电流波形与第二电流波形相比较,并在第一和第二电流波形之间电流值之差等于或大于预定值时提取该位置的坐标。
根据本发明的第三方面,一种使用上述半导体器件测试装置的测试方法,其特征在于包括如下步骤:当在一个方向上进行电子束扫描时,用电子束辐射形成在电路图形中的第一测试样品,其中电子束具有小于接触孔直径的宽度,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与接触孔直径相应的距离,将用电子束辐射第一测试样品时产生的电流值作为第一电流波,形按照将电流值与用电子束辐射的位置对应的方式储存;当在一个方向上进行电子束扫描时,用电子束辐射以相同电路图形形成的第二测试样品,其中电子束具有小于接触孔直径的宽度,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与接触孔直径相应的距离,将用电子束辐射第二测试样品时产生的电流值作为第二电流波形,按照将电流值与用电子束辐射的位置对应的方式储存,提取在与同一电路图形相应的第一和第二电流波形的上升位置和下降位置之间的中间位置处每个测量的第一和第二电流波形的瞬时电流值,将瞬时电流值相互比较,并提取第一和第二电流波形之间的电流值之差等于或大于预定值的位置的坐标。
根据本发明的第四方面,一种使用上述半导体器件测试装置的测试方法,其特征在于包括如下步骤:当在与电子束的矩形横截面的较长边方向垂直的方向上进行电子束扫描时,用电子束同时辐射以相同电路图形形成的第一测试样品的多个接触孔,其中电子束具有矩形的横截面,并且其宽度等于接触孔的直径,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与电子束宽度相应的距离,将用电子束辐射第一测试样品时产生的电流值作为第一电流波形,按照将电流值与用电子束辐射的位置对应的方式储存,当在与电子束的矩形横截面的较长边方向垂直的方向上进行电子束扫描时,用电子束同时辐射形成在同一电路图形中的第二测试样品的多个接触孔,其中电子束具有矩形的横截面,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与电子束宽度相应的距离,将用电子束辐射第二测试样品时产生的电流值作为第二电流波形,按照将电流值与用电子束辐射的位置对应的方式储存,将第一电流波形与第二电流波形相比较,并在第一和第二电流波形电流值之差等于或大于预定值时提取与该差异对应位置的坐标。
根据本发明的第五方面,一种使用上述半导体器件测试装置的测试方法,其特征在于包括如下步骤:用电子束同时辐射形成在电路图形中的第一测试样品的含有多个接触孔的区域来对其进行扫描,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与接触孔的直径相应的距离,将用电子束辐射第一测试样品时产生的电流值作为第一电流波形、按照将电流值与用电子束辐射的位置对应的方式储存,用电子束同时辐射以相同电路图形形成的第二测试样品的含有多个接触孔的区域,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与接触孔的直径相应的距离,将用电子束辐射第二测试样品时产生的电流值作为第二电流波形、按照将电流值与用电子束辐射的位置对应的方式储存,将第一电流波形与第二电流波形积分并对积分后的电流进行比较,并在第一和第二电流波形电流值之差等于或大于预定值时提取该位置的坐标。
根据本发明的第六方面,一种使用上述半导体器件测试装置的测试方法,其特征在于包括如下步骤:将用电子束辐射测试样品以对其进行扫描时在测试样品中产生的电流值作为电流波形、按照将电流值与用电子束辐射的位置对应的方式储存,将包含在电流波形中的从上升沿到下降沿之间的电流积分,将积分结果除以电流波形中从上升沿到下降沿之间的距离,将相除后的结果与预先储存的基准值进行比较,并根据比较的结果判定测试样品的质量。
根据本发明的第七方面,一种使用上述半导体器件测试装置的测试方法,其特征在于包括如下步骤:用电子束辐射形成在电路图形中的第一测试样品来对该第一测试样品进行扫描,将用电子束辐射第一测试样品时产生的电流值作为第一电流波形、按照将电流值与用电子束辐射的位置对应的方式储存,将包含在电流波形中的从上升沿到下降沿之间的电流积分,将积分结果除以电流波形中从上升沿到下降沿之间的距离,以得到第一平均值,用电子束辐射以相同电路图形形成的第二测试样品来对该第二测试样品进行扫描,将用电子束辐射第二测试样品时产生的电流值作为第二电流波形、按照将电流值与用电子束辐射的位置对应的方式储存,将包含在电流波形中的从上升沿到下降沿之间的电流积分,将积分结果除以该电流波形中从上升沿到下降沿之间的距离,以得到第二平均值,并通过比较第一平均值与第二平均值来判定第一和第二样品的质量。
在上述测试方法中,每次当电子束的主扫描在第一方向进行了与测试样品中包含的接触孔直径相应的距离时,可以交替地在与执行电子束主扫描的第一方向不同的第二方向执行定量的扫描,或是在与第二方向相反的第三方向上执行定量的扫描。
可以通过对至少一个电流波形频率分析,将获得电流波形的位置分组,每个区域具有相同的频率成份。在这种情况下,可以给每个区域根据其频率成份设置多种测试方法之一。
根据本发明的第八方面,一种使用上述半导体器件测试装置的测试方法,其特征在于包括如下步骤:用电子束辐射形成在电路图形中的第一测试样品来对该第一测试样品进行扫描,将用电子束辐射第一测试样品时产生的电流值作为第一电流波形、按照将电流值与用电子束辐射的位置对应的方式储存,计算第一电流波形的上升沿和下降沿之间的中间位置,作为接触孔的中心位置,用电子束辐射形成在电路图形中的第二测试样品来对该第二测试样品进行扫描,将用电子束辐射第二测试样品时产生的电流值作为第二电流波形、按照将电流值与用电子束辐射的位置对应的方式储存,计算第二电流波形的上升沿和下降沿之间的中间位置,作为接触孔的中心位置,将得到的第一测试样品的中心位置与得到的第二测试样品的中心位置相比较,并且当中心之间的差异等于或大于预定值时,提取与此差异相应的中心位置的坐标。
将参考下面的附图对本发明的实施例进行说明,图中:
图1显示了根据本发明一实施例的半导体器件测试装置的构成框图;
图2是半导体器件测试的流程图;
图3显示了被测试的第一样品与第二样品之间的位置关系;
图4放大显示了图3的各部分;
图5a显示了图1所示的半导体器件测试装置执行测试的例子,其显示了正常芯片的测试区域;
图5b显示了显示了图1所示的半导体器件测试装置执行测试的例子,其显示了有缺陷芯片的测试区域;
图6a和6b显示了图1所示的半导体器件测试装置执行测试的另一例子,分别显示了正常芯片和有缺陷芯片的测试区域;
图7a和7b显示了图1所示的半导体器件测试装置执行测试的另一例子,分别显示了正常芯片和有缺陷芯片的测试区域;
图8a和8b显示了图1所示的半导体器件测试装置执行测试的另一例子,分别显示了正常芯片和有缺陷芯片的测试区域;
图9a和9b显示了图1所示的半导体器件测试装置执行测试的另一例子,分别显示了正常芯片和有缺陷芯片的测试区域;
图10是显示根据本发明第二实施例的半导体器件测试装置构成的框图;
图11是用图10所示的半导体器件测试装置进行器件测试的流程图;
图12显示了图10所示第二实施例的对于与图5a和5b所示被测试样品类似的样品执行测试的例子;
图13是显示根据本发明第三实施例的半导体器件测试装置构成的框图;
图14是用图13所示的半导体器件测试装置进行器件测试的流程图;
图15是显示根据本发明第四实施例的半导体器件测试装置构成的框图;
图16是用图15所示的半导体器件测试装置进行器件测试的流程图;
图17a和17b是用于解释测试原理的附图,分别显示了电子束孔覆盖率为100%与50%的情况下的例子;
图18显示根据本发明第五实施例的半导体器件测试装置构成的框图;
图19是用图18所示的半导体器件测试装置进行器件测试的流程图;
图20显示了当用细电子束执行测试时显著提高测试速度的半导体器件测试装置的构成;
图21显示了电子束扫描轨迹的例子;
图22是半导体器件测试方法的流程图,该半导体器件在单块芯片上包括一块随机布置接触孔的区域和一块以固定间隔布置接触孔的阵列区域,以与其它区域分开地测试该阵列区域;
图23显示了接触孔布局的一个例子;
图24是接触孔位置空间分布的功率谱图;
图25是通过用电流波形的位置信息来判定接触孔质量的方法流程图;
图26a和26b分别是正常和有缺陷芯片的测试例子。
下面将结合附图说明本发明的实施例。图1显示了根据本发明一实施例的半导体器件测试装置的构成框图;图2是用图1所示的半导体器件测试装置进行半导体器件测试的流程图。
该半导体器件测试装置包括:作为用电子束垂直辐射被测试的半导体晶片或样品的电子束辐射***的:一电子枪11;一XY平台12,用于收纳测试样品10和判定测试样品10与从电子枪11发出的电子束之间位置关系;一电子束辐射位置检测器13,用于测量电子束辐射的位置;一电子束辐射位置控制装置14,用于控制电子束辐射的测试样品的辐射位置;一电子枪控制装置15,用于在电子束辐射位置控制装置14和平台控制器16的控制下控制电子枪11和XY平台12。该半导体器件测试装置还包括:作为电流测量和测试***的:一电极20,设置在XY平台12上,以便该电极与测试样品10的后表面接触,从而测量补偿电流,一电流放大器21,用于放大流经电极20的电流,一A/D转换器22,用于将电流放大器21的电流值输出以及来自电子束辐射位置检测器13的位置信息转换为数字信号,存储器23和24,用于将转换后的数字信号分别储存,波形比较器25,用于比较储存在存储器23和24中的信号波形,缺陷芯片判定装置26,用于根据波形比较器25的比较结果判定接触孔的质量,数据库27,用于储存缺陷芯片判定装置26用来判定接触孔质量的信息,缺陷位置存储器28,用于储存判定为有缺陷的接触孔的位置,以及缺陷位置输出装置29,用于将缺陷位置输出至图象显示器、打印机或网络。
作为电子束辐射位置检测器13,可以使用光学精密测距装置。存储器23和24分别储存与被测试的两个样品或芯片相应的电流波形。但是,可以使用单个存储器来取代存储器23和24。此外,存储器23和24还可以用作缺陷位置存储器28。缺陷位置存储器28可以根据需要将缺陷分等级,并根据分等得到的分等规格储存每个等级的位置信息。
通过将电子枪11固定在特定位置并将XY平台12相对于电子枪11的位置移动来进行电子束扫描。XY平台12的位置由电子束辐射位置检测器13检测。当使用光学精密测距装置作为电子束辐射位置检测器13时,可以使测量电子束辐射的精度达到100埃。当用电子束沿一条线移动来扫描第一测试样品时,在被测试的第一样品中产生的电流由电流放大器21和A/D转换器22测量作为第一电流波形,并且该第一电流波形与从电子束辐射位置检测器13的输出得到的第一电子束辐射位置的坐标一起储存在第一存储器23中。对在另一芯片的相同图形位置处的第二被测试样品进行类似的测量,并且将第二电流波形与从电子束辐射位置检测器13的输出得到的第二电子束辐射位置的坐标一起储存在第二存储器24中。然后,波形比较器25检测第一和第二信号波形的差异,并且缺陷芯片判定装置26将该差异与从数据库27读出的基准值进行比较。当该差异小于基准值时,可判定为被测试样品是正常的。相反,当该差异大于基准值时,则判定被测试样品是有缺陷的,并将与该缺陷位置相应的电子束辐射位置的坐标储存在缺陷位置存储器28中。缺陷位置输出装置29将缺陷位置存储器28中储存的信息通过网络输出至图象显示器或其它装置中。
图3显示了本发明的该实施例及其它实施例中被测试的第一样品与第二样品之间的位置关系。图4显示了其放大的部分。在单个基片上形成两个测试样品1和2,并与最后要被切开为两块芯片的区域相对应。通过用一称为stepper的曝光装置制造半导体LSI,相邻芯片之间的间隔和芯片内的布局是相同的。即,由将原点(0,0)设置为第一测试样品1的一角的相对坐标表示的芯片内的布局与由将原点(0,0)设置为第二测试样品2的一角的相对坐标表示的芯片内的布局是极为一致的。因此,当比较这些区域并且其差异超过了某个基准时,这些区域可被认为是包含缺陷的。在本发明中,可以只要知道通过用这种比较来指定有缺陷接触孔的位置,而不必从CAD数据得到被测试样品的布局信息。
在图3中,两个测试样品是位于同一块半导体晶片上分开布设的位置处的芯片。但是,两个测试样品可以是同时形成在单个半导体晶片上的多个芯片中的任何两个芯片。尽管被相对测试的两个芯片根据情况而不同,一般情况下将相邻芯片之一或位于通常获得正常产品的特定位置处的芯片之一选择为第一测试样品,然后顺序改变第二测试样品来进行测试。用电子束判定正常或有缺陷的接触孔采用了在测试样品被电子束辐射时产生的电流的幅值和/或极性。为了简化说明,下面的说明是以因为在有缺陷接触孔的底部有腐蚀残留物存在,所以对有缺陷接触孔观察的电流远小于对正常接触孔观察的电流这一假设为基础的。
图5a显示了根据图1所示测试装置实施例的测试例中正常芯片的测试区域;图5b显示了根据图1所示测试装置实施例的测试例中有缺陷芯片的测试区域。在图5a和5b中,被测试的接触孔用A,B,C,D,E,F,G表示,同时显示了当这些接触孔被电子束辐射时产生的电流最大值。电子束扫描的行号示于图5a和5b的左侧,用数字1至7表示。这些图中右侧的字母W表示每个扫描中电子束的宽度。在这个例子中,被测试的接触孔的大小假定为不变的,例如都为0.15微米,如同在普通的半导体器件中那样。一般而言,半导体器件中接触孔的间隔比接触孔的直径长,这是由于半导体器件的曝光技术和腐蚀技术的限制所造成的。在该例子中,接触孔是随机布设的,没有固定的规律性。
在图5a和5b所示的例子中,图5a所示的正常芯片的接触孔A,B,C,D,E,F和G的最大电流值分别是10,9,10,7,9,6,和9而图5b显示的缺陷芯片的最大电流值分别是10,9,10,7,9,6和1。因此,显然接触孔G是有缺陷的。在图5a和5b中,显示了当在第6次电子束扫描中用电子束辐射接触孔G时观察到的并且与电子束扫描位置对应的电流值。
该测试方法将更详细地予以说明。
首先,使芯片(即测试样品)位置的坐标与执行电子束辐射位置的坐标一致。因为作为测试样品的最先进的器件的接触孔的大小是0.2微米或更小,所以要执行位置精度高于1000埃数量级的对准,这样就可以复制该位置坐标。为了实现这一目的,使用形成在晶片上的对准标记。
有一些使用对准标记的方法。其中之一是,使用在通常的半导体工艺中所用的掩模对准的对准标记。该对准标记通过氧化膜或金属膜形成在基片的表面,并被用设置在半导体器件测试装置中的扫描显微镜转换为二次电子图形。因为图像中的位置是用电子束正确辐射的位置,所以电子束扫描***的位置坐标系是使得对准标记的位置为电子束扫描***的原点。
作为另一种不使用扫描显微镜的方法,有一种测量流经对准标记的电流的方法。在这种情况下,具有与被测试样品相似结构的对准掩模被另外制备。对准标记的尺寸可以与测试样品的接触孔的相似。为了提高测量精度,对准标记可以比样品中的接触孔小。与接触孔的测试原理类似,当电子束辐射除对准标记以外的其它位置时观察到的电流小,而当电子束辐射对准标记的位置时,则观察到的电流增加。因为,当用电子束辐射的位置与对准标记一致时,所观察到的电流变为最大,观察到的电流变为最大,观察到最大电流的位置被用作与对准标记相一致的位置。
在完成对准后,用具有矩形横截面的垂直电子束沿行1从左到右扫描第一测试样品的形成有接触孔的表面区域。该电子束的矩形横截面的较长边的尺寸与接触孔直径相一致。当电子束到达测试区边缘时,电子束辐射位置在垂直于扫描方向的方向上移动W,沿行2重复电子束的扫描。该扫描可以沿S形的路径进行,或者也可以在返回到起始位置后从左向右进行。电子束垂直移动的量被设置为与接触孔直径基本相等的值。
沿3,4,5,6,7行的扫描也类似地进行,以覆盖整个被测试的样品。正常样品和缺陷样品之间进行比较的定时与在半导体器件测试装置中设置的存储器容量有关。当每行都进行比较时,使用能够储存与一扫描行相应的电流波形的存储器是足够了。当在整个正常芯片的测量后测到了缺陷芯片时,存储容量必须足以保存整个芯片的信息。但是为了提高测试速度,最好采用具有足够大容量能储存整个芯片的信息、并可适合于将缺陷芯片的信息与正常芯片的信息进行比较的存储器,因为将电子束辐射位置在芯片之间移动一个物理距离是相当费时的。
假定作为这种测试的结果,当电子束在沿第6行扫描中辐射位置变为与接触孔G相应的位置时,具有最大值为9的电流在一个样品中被观察到,而当电子束在沿第6行扫描中辐射位置变为与接触孔G相应的位置时,在其它测试样品中观察到具有最大值为1的电流,如图5所示。在这种情况下,显然其它样品的接触孔G是有缺陷的。可以通过由电子束辐射位置检测器13测量的电子束辐射位置来得到缺陷位置。
这样,根据该实施例,即使不知道测试样品接触孔位置,也可以检测有缺陷的接触孔并指出该有缺陷的接触孔的位置。
图6a和6b至图9a和9b显示了由图1所示的半导体器件测试装置所执行测试的其它例子,其中图6a、图7a、图8a和图9a显示了正常芯片测试区域的例子,而图6b、图7b、图8b和图9b显示了缺陷芯片测试区域的例子。尽管在图5的测试例子中,电子束的宽度被设为基本等于形成在测试样品中接触孔的直径,但图6a至9b所示的测试例子中电子束的宽度被设为大于形成在测试样品中的接触孔的直径,从而可以用电子束同时辐射形成在测试样品中的接触孔。详细地说,在这些例子中的电子束的矩形截面部分在扫描方向上具有100埃的长度,其宽度为几微米。此外,在完成一次扫描后,电子束被垂直于扫描方向移动该电子束宽度的距离,然后进行第二次扫描。
在图6a和6b所示的例子中,通过用电子束同时辐射多个随机布设的相同大小的接触孔来进行测试。在扫描方向上电子束截面的边长非常小,而在垂直于扫描方向上电子束截面的边长则足以覆盖多个接触孔。电流值为几皮安至几纳安。为了简化说明,在图6a和6b所示的例子中同时扫描两个接触孔。在接触孔右侧给出的数字显示当用电子束辐射时流经该接触孔的电流的最大值。
在显示出一正常的芯片的图6a所示的测试例子中,当电子束到达接触孔D时电流开始流动,而当电子束到达接触孔B时,测量的电流变为流经接触孔D和B的电流和。当电子束通过接触孔D的区域时,则电流减小,而电子束通过接触孔D的区域时,电流变为零。另一方面,在显示包含有一个缺陷接触孔D的芯片的图6b所示的测试例子中,在电子束到达接触孔D的位置测量的电流是非常小的。即,在正常和有缺陷的芯片中形成有相同接触孔图形的位置处的两个电流波形是彼此不同的。另一方面,在正常和有缺陷的芯片中形成有正常接触孔图形的位置处的电流波形是彼此相同的。因此,可以象图5a和5b所示的测试例子那样检测有缺陷的接触孔和指出有缺陷的接触孔的位置。
当用电子束辐射多个接触孔,并且如果缺陷芯片的接触孔位置偏离其正确位置时,则由于对于各测量位置分别测量各接触孔产生的电流,因此正常和有缺陷的芯片之间的电流波形差异很大。所以就能够通过波形比较来检测有缺陷的接触孔。
图7a和7b显示了多个接触孔垂直交迭的测试例子。根据本发明的测试原理,电子束辐射产生的电流值等于在同时被电子束辐射的接触孔中产生的电流之和。因此,当接触孔位置重迭时测量的电流值变为当这些接触孔被分别用电子束辐射时产生的电流之和。在图7a所示的正常芯片的测试例子中,当电子束到达接触孔B和D时观察到最大电流值为17,而在图7b所示的缺陷芯片的测试例子中,最大电流值仅为11。因此,在正常芯片和缺陷芯片之间的电流波形有很大的差异,从而检测到存在有缺陷的接触孔。
图8a和8b显示了在一列中具有不同大小的接触孔的情况下的测试例子。当使用在图7a和7b所示例子中的线形电子束时,测量的电流值变为用电子束辐射各接触孔所产生的电流之和。在该例子中,流经图8a所示的正常芯片的正常接触孔A的电流为10,而流经图8b所示的缺陷芯片的有缺陷接触孔A的电流为1。因此,当电子束到达位置A时在正常芯片和缺陷芯片之间存在电流波形差异。因为从接触孔A贡献的电流小,接着观察到的电流波形也相应变小。因为在一列中具有不同尺寸的接触孔的情况下,即使同时测试接触孔,在正常芯片和缺陷芯片之间也存在着电流波形的差异,从而能够检测出有缺陷的接触孔。
图9a和9b显示了在接触孔A、B、C、D有随机的不同尺寸的情况下测试的例子。在该例子中,假定缺陷芯片的接触孔C是如图9b所示有缺陷的。当用与在先前例子中所用一样的电子束扫描该芯片时在正常芯片的位置B的电流变化量与在缺陷芯片的位置B的电流变化量是不同的,如图9a和9b所示。
图10是显示根据本发明第二实施例的半导体器件测试装置构成的框图;图11是用图10所示的半导体器件测试装置进行器件测试的流程图。
图10中所示的半导体器件测试装置与第一实施例的半导体器件测试装置不同之处在于,图10所示的半导体器件测试装置包括,在第一实施例的波形比较器25位置具有脉冲检测器31和32以及瞬时电流比较器33,从电子枪11发射的电子束具有细长的横截面,其尺寸远远小于接触孔的直径。
当在具有底部为均匀的接触孔的测试样品中产生的电流通过用电子束辆射来测量时,通常底部每单位面积产生的电流量是相同的。因此,并不总是要为了判定接触孔的质量而用电子束一次辐射整个接触孔。鉴于此,在本实施例中使用的电子束采用点状电子束的形式,其横截面直径远远小于接触孔的直径。点状电子束的相邻扫描线之间的距离基本上等于接触孔的直径。当用上述条件下的电子束垂直辐射测试样品来对其进行扫描时,在扫描正常接触孔部分时得到脉冲电流。此外,通常情况下,即使用电子束扫描正常接触孔,在该电子束通过一个接触孔期间流过的总电流取决于电子束通过的接触孔的位置。但是,在电子束扫描得到的电流波形的中心位置处测得的瞬时电流值不管电子束通过的接触孔位置如何都是相同的。鉴于此,在该实施例中,检测脉冲电流的上升沿和下降沿,得到在波形的中央位置测得的瞬时电流值,并将该瞬时电流值与用电子束辐射测试样品的位置一起储存。通过比较从测试样品得到的瞬时电流值与所储存的正常接触孔的瞬时电流值相比较,就可以判定接触孔的质量。
图12a和12b显示了使用图10所示第二实施例对与图5a和5b所示被测试样品类似的样品执行测试的例子。其中图12a显示了正常接触孔的测试区域,而图12b显示了有缺陷的接触孔的测试区域。在图12a和图12b中,显然,因为在与正常芯片的接触孔F的中间位置对应的位置b测量的瞬时电流值和在缺陷芯片的接触孔F的中间位置对应的位置d测量的瞬时电流值是相同的,正常芯片和缺陷芯片的接触孔F是正常的接触孔,并且,因为在与正常芯片的接触孔G的中间位置对应的位置a测量的瞬时电流值和在缺陷芯片的接触孔G的中间位置对应的位置c测量的瞬时电流值是不同的,则判定正常芯片和缺陷芯片的接触孔G之一是有缺陷的接触孔。
该测试方法将更详细地予以说明。
在与第一实施例相似地完成对准之后,正常测试样品的形成接触孔的表面区域被用垂直电子束从左到右地沿线1进行扫描,该电子束与接触孔的直径相比足够细。当电子束到达测试区域的边缘时,在与扫描方向垂直的方向上将电子束辐射位置移动W距离,沿线2重复地进行电子束扫描。该扫描可以沿S形路径进行,或是在返回到初始位置后从左向右进行。电子束的垂直位移量W被设为与接触孔直径基本相等的值。
类似地沿线3,4,5,6和7扫描,以覆盖整个测试样品。
通过将电子枪11固定在一个特定位置并将XY平台12相对于电子枪11的位置移动,来进行电子束的扫描。XY平台12的位置由电子束辐射位置检测器13检测。当使用光学精密测距装置作为电子束辐射位置检测器13时,可以使测量电子束辐射的精度达到100埃。当用电子束沿一条线移动来扫描第一测试样品时,在被测试的第一样品中产生的电流由电流放大器21和A/D转换器22测量作为第一电流波形,并且该第一电流波形与从电子束辐射位置检测器13的输出得到的第一电子束辐射位置的坐标一起储存在第一存储器23中。对在另一芯片的相同图形位置处的第二被测试样品进行类似的测量,并且将第二电流波形与从电子束辐射位置检测器13的输出得到的第二电子束辐射位置的坐标一起储存在第二存储器24中。
如前所述,在第一实施例中,两个测试样品的质量是通过将电子束到达接触孔位置时两个测试样品产生的电流进行比较来判定的。但是,当在第二实施例中用细的电子束时,测试样品的质量是由接触孔中央位置的电流值,即,脉冲波形中央的瞬时值来判定的。因此,属于第一电流波形的脉冲的上升沿和下降沿的位置由脉冲检测器31检测,以得到属于第一电流波形的脉冲的中央位置,并提取在该位置测量的瞬时电流值。然后,属于第二电流波形的脉冲上升沿和下降沿的位置由脉冲检测器32检测,以得到属于第一电流波形的脉冲的中央位置,并提取在该位置测量的瞬时电流值。然后,在相互对应的位置处获得的瞬时电流值是通过瞬时电流比较器33来比较的。当瞬时电流值不同时,在该位置处的接触孔是有缺陷的,并被储存在缺陷位置存储器28中。
如前所述,在图5a和5b所示的测试例子中,在第6次扫描中,当电子束到达与第一测试样品的接触孔G对应的位置时观察到的最大电流为9,而当电子束到达与第二测试样品的接触孔G对应的位置时观察到的最大电流为1。因此,判定第二测试样品的接触孔G是有缺陷的。但是,在第二实施例中,因为在位置a和c处测量的瞬时电流值是不一样的,如图12a和图12b所示,所以判定为其中一个接触孔G有缺陷。
图13是显示根据本发明第三实施例的半导体器件测试装置构成的框图,图14是用图13所示的半导体器件测试装置进行器件测试的流程图。
根据本发明第三实施例的半导体器件测试装置与第一或第二实施例的半导体器件测试装置不同之处在于,在第一实施例的波形比较器25位置处或在第二实施例的具有脉冲检测器31和32以及瞬时电流比较器33的位置处,具有脉冲积分器41和42以及积分值比较器43,并且芯片的质量通过流经各接触孔的电流来判定。
从两个测试样品获得的电流波形与它们的位置信息一起暂时储存在存储器23和24中。暂时储存的信息由脉冲积分器41和42积分。积分值比较器43对该积分值进行相互比较。通过将比较结果与从数据库27中储存的信息作对照,来判定测试样品的质量。将与判断为有缺陷的波形相应的位置的坐标储存在缺陷位置存储器28中,并从缺陷位置输出装置29输出至图象显示器、打印机或网络等中。
图15是显示根据本发明第四实施例的半导体器件测试装置构成的框图;图16是用图15所示的半导体器件测试装置进行器件测试的流程图。
根据第四实施例的半导体器件测试装置与第一至第三实施例的半导体器件测试装置不同之处在于,图15所示的半导体器件测试装置在A/D转换器22和缺陷判定装置26之间包括:存储器51,脉冲积分器52,脉冲宽度检测器53,除法器54和存储器55,并且是根据流经接触孔的单位面积的电流来判定的。
在第四实施例中,测量的电流波形储存在存储器51中,并且从一属于该电流波形的一个脉冲的上升沿到下降沿的电流通过脉冲积分器52进行积分,以得到在该脉冲中流过的总电流。与此同时,从一脉冲波形的上升沿到下降沿所测量的宽度L(其等于接触孔的横跨距离)用脉冲宽度检测器53检测。然后,用除法器54将总电流除以宽度L的平方。根据该算术运算,可以得到流经接触孔单位面积的电流,而与电子束扫描的轨迹无关。缺陷判定装置26将每个单位面积的电流值与先前获得并储存在数据库中的基准值相比较,并根据每个单位面积的电流值与基准值的差异来判定芯片的质量。
图17a和17b是用于解释第四实施例测试原理的附图。因为,在本发明中,可以不用从例如CAD中得到的位置坐标而指出有缺陷接触孔的位置,并不总是用测试中所使用的电子束辐射整个接触孔。图17a显示了电子束通过接触孔整个区域的覆盖率为100%的情况,而图17b显示了电子束通过接触孔一半区域的覆盖率为50%的情况。流经具有固定尺寸的正常接触孔的电流值是恒定的。根据从所测量的与一个接触孔对应的电流波形的脉冲上升沿到下降沿的总电流,可以知道电子束通过的正常接触孔的区域。
在判定接触孔质量时与被测量电流相比较的基准值是正常接触孔每单位面积的电流值。因此,通过相同步骤加工的其它晶片的芯片的接触孔值、从测试图形或用诸如仿真等方法估计的值可以用作基准值。特别是,因为在第四实施例中基准值是为其它晶片的芯片的接触孔得到的值,当在半导体器件的工艺开发初期在一晶片内具有正常接触孔的半导体器件的产率很低时,使用该第四实施例。
图18显示根据本发明第五实施例的半导体器件测试装置构成的框图;图19是用图18所示的半导体器件测试装置进行器件测试的流程图。
根据第五实施例的半导体器件测试装置与第四实施例的半导体器件测试装置不同之处在于,图18所示的半导体器件测试装置与存储器51,脉冲积分器52,脉冲宽度检测器53,除法器54和存储器55并行地还具有存储器61,脉冲积分器62,脉冲宽度检测器63,除法器64和存储器65,并且还包括一除法器66,用于将储存在存储器55中的电流值除以储存在存储器65中的电流值,以及用在单个衬底上的多个芯片进行比较测试。
第五实施例可用于产量在一定程度上稳定的批量生产的工厂中。如同在第四实施例中一样,通过用电子束辐射第一和二测试样品所得到的电流波形被分别储存在存储器51和61中。然后,从属于该电流波形的一个脉冲的上升沿到下降沿的电流波形通过脉冲积分器52和62分别进行积分,以得到在该脉冲内的总电流值。另一方面,从脉冲波形的上升沿到下降沿所测量的宽度L(其等于接触孔的横跨距离)用脉冲宽度检测器53和63分别加以检测。然后,用除法器54和64分别将脉冲积分器52和62得到的总电流除以宽度L的平方。根据该算术运算,可以得到流经接触孔单位面积的电流值,而与电子束扫描的轨迹无关。在从第一和第二测试样品得到的值被分别储存在存储器55和65中后,储存在存储器中的值被除法器66进一步相互执行除法运算。缺陷判定装置26将除法器66的输出与基准值相比较。该基准值定义了芯片之间的可允许差异。当在一位置处的比较结果是大于基准值时,则判定在该位置有缺陷。因此,该位置的缺陷被储存在缺陷位置存储器28中,并通过缺陷位置输出装置29输出至图象显示器、打印机和/或网络中。
图20显示了对第二实施例的改进,以当用细电子束执行测试时显著提高测试速度。在此改进中,提供用于副扫描的电子束偏转器17,对测试样品的副扫描与XY平台12执行的主扫描同时进行,以确定晶片的位置。
通过移动XY平台12执行主扫描。但是,目前难以在超过1米/秒的速度下稳定地移动XY平台12。因为电流测量的测试是以很高的速度进行的,测试速度的上限由扫描速度限定。鉴于此,在与主扫描方向垂直的方向上与主扫描同时进行高速的副扫描,以便提高测试速度。因为副扫描是通过将电子束偏转来进行的,该副扫描的速度是XY平台12移动速度的数万倍。当副扫描的距离小时,可以利用通常的电子束偏转器,因为电子束的入射角基本上等于90度,并且对测试没有影响。当副扫描的距离大时,采用平行移动电子束的移束器(beamshifter)。
图21显示了电子束扫描轨迹的例子。在该例子中,当主扫描在固定方向上低速进行时,在固定的距离内往复地进行高速的副扫描。在主扫描方向上的往复平行副扫描的间隔基本上等于被测试接触孔的直径。因此,在与主扫描速度与副扫描速度之积对应的速度下对测试样品进行扫描,从而可以大大提高测试速度。
图22至图24显示了对具有芯片的器件的测试方法例子。该芯片包括随机布置有接触孔的区域和一块以有规律的间隔布置元件的阵列区域,图22是将该阵列区域与其它区域分开地测试的方法流程图,图23显示了接触孔布局的一个例子;图24是接触孔位置空间分布的功率谱图。
在诸如SOC器件中,提供有阵列区域,其中用于存储器等以及任意的逻辑电路的接触孔以有规律的间隔沿一长距离布置。如果该器件只包括此阵列区域,则常规的通过同时用电子束辐射多个接触孔来获得缺陷率的高速测试方法是可以被采用的。但是,这种测试不能被用于随机逻辑的情况。根据图22的流程图所示的方法,从测试样品中自动提取阵列区域,而不用来自CAD等的布局信息,并且阵列区域和其它区域是分开测试的。
即,通过用在垂直于扫描方向的方向上具有基本等于或小于接触孔直径的宽度的电子束测试第一测试样品得到电流波形。利用这种电子束,可以检测沿扫描方向存在的接触孔。暂时储存接触孔的位置,然后,每隔一定的特定部分(例如几十或几百微米),就对接触孔位置的空间分布进行频率分析。可以得到如图24所示的功率频谱的位置依赖关系。因为在互相关性强的区域中功率也大,所以检测到在该区域存在阵列。相反,相关性小于1的区域表示随机逻辑区域。在阵列部分的测试速度可以通过采用常规的高速测试方法来提高,以通过用电子束同时辐射多个接触孔得到缺陷率。
图25和图26显示了用电流波形的位置信息判定接触孔质量的方法,其中图25是其流程图而图26是由该方法获得的测试例子。在该方法中,扫描第一测试样品以得到电流波形,并判定第一测试样品中的接触孔位置,这和前一例子一样。然后,扫描第二测试样品以得到电流波形,并判定第二测试样品中的接触孔位置。比较被测量的接触孔位置,当位置偏差大于固定值时,将接触孔确定为有缺陷的。与此同时,将该位置储存在存储器中。
在所述实施例中,电子束具有细的矩形截面。但是,本发明可以采用具有与细长矩形不同的其它截面长度和/或结构的电子束。例如,根据测试对象的不同,可使用圆形、椭圆形或正方形截面的电子束。此外,用电子束的区域不总是连续的。尽管电子束辐射的强度优选在被同时辐射的区域内是恒定的,如果电子束强度等于或高于固定值,则可进行比较测试。为了执行更精确的测量,电子束辐射的分布优选为已知的。可以连续或断续地进行电子束的辐射。并不总是需要用电子束扫描不同的位置。可以通过覆盖其小部分来扫描区域。可以根据被测试的样品来选择电子束的加速电压和/或注入电流。电子束辐射位置检测器可以是任何能够检测能够根据距离相应地改变的物理量的检测器,例如光学检测器、利用电磁波的检测器、利用电阻的检测器、利用电容的检测器或根据量子力学的测量装置。
如前所述,根据本发明,通过比较流经各测试样品的电流测量值来判定测试样品。因此,不需要将接触孔的状态显示为二次电子图象,并且不需要用于二次电子图象显示的复杂设备。根据本发明,可以不用CAD数据而测试随机布设的接触孔质量。因为不需要在装置间交换大量的CAD数据,在大存储器和CPU之间的大量数据传递就不需要了,从而可以提高测试速度。此外还可以减小存储器容量。另外,即使当接触孔随机地布设,也可以同时进行多个接触孔的测试,从而可以提高测试速度。
在本发明中,可以在测试中获得电子束所穿过的接触孔的有效信息而与其位置无关,而且也不是总需要用电子束辐射接触孔的特定位置。因为接触孔的质量是利用接触孔的位置信息来测试的,即使当不能一直仅从接触孔底部的变化得到明确的测试结果时,该测试也是可行的。
一般而言,与多个接触孔随机布设以及将阵列式接触孔和随机布设接触孔混合布设在一块芯片上的情况相比,可以容易地提高在一阵列中设置有多个接触孔的情况下的测试速度。在本发明中,通过在开始测试时预先检测接触孔的布置、从被测量电流的频率分布中估计一接触孔按阵列方式排列的区域、以及根据被估计信息选择最佳测试方法,可以提高测试速度。
在采用电子束的副扫描的情况下,可以提高有效扫描的速度,从而可以进一步提高测试速度。
Claims (24)
1.一种半导体器件测试装置,包括:电子束辐射装置,用于通过用电子束来扫描被测试的测试样品来辐射所述测试样品;和电流测量装置,用于测量由电子束辐射在所述测试样品中产生的电流,所述半导体器件测试装置的特征在于,包括:
存储装置,用于当由所述电子束辐射装置移动电子束的辐射位置时,将所述电流测量装置所测量的多个所述测试样品中每一个的电流值的变化与所述电子束辐射位置对应地作为电流波形来储存;和
比较装置,用于将从多个所述测试样品中得到的电流波形与储存在所述存储装置中的电流波形相比较,并当所储存的电流波形之间存在的差异超过预定值时,输出与所述一个测试样品上的位置相关的信息。
2.根据权利要求1所述的半导体器件测试装置,其中所述存储装置储存一块晶片上的两个所述测试样品的电流波形,并且所述比较装置将所述两个测试样品中一个的电流波形与另一个测试样品的电流波形进行比较。
3.根据权利要求1所述的半导体器件测试装置,其中所述电子束辐射装置将电子束的宽度设置为基本上等于在所述测试样品中形成的接触孔的直径,并且,将电子束设置为,在用电子束沿扫描线扫描所述测试样品后,使电子束沿下一条扫描线扫描所述测试样品,所述下一条扫描线在垂直于所述扫描线的方向上与所述扫描线偏离与电子束宽度相等的距离。
4.根据权利要求1所述的半导体器件测试装置,其中所述电子束辐射装置将电子束的束宽度设置为小于在所述测试样品中形成的接触孔直径,并且将电子束设置为,在用电子束在扫描线方向上扫描所述测试样品后,使电子束沿下一条扫描线扫描所述测试样品,所述下一条扫描线在垂直于所述扫描线方向的方向上与所述扫描线偏离基本上等于所述接触孔直径的距离。
5.根据权利要求1所述的半导体器件测试装置,其中所述电子束辐射装置将电子束宽度值设置为使电子束足以同时覆盖形成在所述测试样品中的多个接触孔,并且,将电子束设置为,在用电子束沿扫描线扫描所述测试样品后,使电子束沿下一条扫描线扫描所述测试样品,所述下一条扫描线在垂直于所述扫描线的方向上与所述扫描线偏离与电子束宽度相等的距离。
6.根据权利要求1所述的半导体器件测试装置,其中所述电子束辐射装置将电子束宽度设置为使得电子束辐射包含所述测试样品中形成的多个接触孔的区域,并且,将电子束设置为,在用电子束沿扫描线扫描所述测试样品后,使电子束沿下一条扫描线扫描所述测试样品,所述下一条扫描线在垂直于所述扫描线的方向上与所述扫描线偏离与电子束宽度相等的距离。
7.根据权利要求1所述的半导体器件测试装置,其中所述电子束辐射装置包括主扫描装置,用于使用电子束通过移动所述测试样品来扫描所述测试样品,还包括副扫描装置,用于在所述主扫描装置进行扫描的过程中,将电子束偏转到不同于所述主扫描方向的方向上。
8.根据权利要求4所述的半导体器件测试装置,其中所述比较装置包括用于比较多个所述测试样品的瞬时电流值的装置,所述测试样品的瞬时电流值在由某种电路图形所产生的电流波形的上升沿和下降沿之间的中间位置处测量。
9.根据权利要求3或4所述的半导体器件测试装置,其中所述比较装置包括用于对某种电路图形所产生的电流波形从上升沿到下降沿进行电流积分的装置,用于将来自所述积分装置的积分结果除以在电流波形的上升沿和下降沿之间距离的除法装置,以及平均值比较装置,用于将所述除法装置所得到的商进行比较。
10.根据权利要求6所述的半导体器件测试装置,其中所述比较装置包括积分值比较装置,用于将与相同电路图形位置所对应的电流波形积分,并比较该积分的电流值。
11.根据权利要求1所述的半导体器件测试装置,还包括用于在移动电子束辐射位置时对测量的电流波形进行频率分析的装置,以及用于将在每个具有相同频率成份的区域中得到电流波形的位置进行分组的装置。
12.根据权利要求10所述的半导体器件测试装置,还包括用于与频率成份相应地设置每个分组区域的测试方法的装置。
13.根据权利要求1所述的半导体器件测试装置,其中所述比较装置包括用于计算在一电流波形中所包含的上升沿和下降沿之间的中间位置作为接触孔的中心位置的装置,和用于比较两个测试样品所计算的两个接触孔的两个中心位置以获得相对位置的装置。
14.一种半导体器件测试方法,利用当用电子束辐射测试样品时产生的电流来确定半导体器件的质量,所述半导体器件测试方法包括如下步骤:
当在与电子束的矩形横截面的较长边的方向垂直的扫描方向上进行电子束扫描时,用该电子束辐射第一测试样品,其中所述电子束具有矩形的横截面,并且该矩形较长边等于接触孔的直径,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与接触孔直径相等的距离,将用电子束辐射所述第一测试样品时产生的电流值作为第一电流波形,与电子束辐射的位置对应地储存;
当具有矩形横截面的电子束在扫描方向上进行电子束扫描时,用该电子束辐射形成在与所述第一测试样品为同一电路图形的第二测试样品,所述电子束矩形横截面的长边等于第二测试样品中形成的接触孔直径,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与接触孔直径相等的距离,将用电子束辐射所述第二测试样品时产生的电流值作为第二电流波形,与电子束辐射的位置对应地储存;和
将第一电流波形与第二电流波形相比较,并在第一和第二电流波形之间的差异超过预定值时提取与该差异对应的位置的坐标。
15.根据权利要求14所述的半导体器件测试方法,其中每次当电子束的主扫描在第一方向进行了与所述测试样品中包含的接触孔直径相应的距离时,在与执行电子束主扫描的第一方向不同的第二方向上或是在与第二方向相反的第三方向上执行定量的扫描。
16.根据权利要求14所述的半导体器件测试方法,其中至少对第一和第二电流波形之一进行频率分析,并将在每个具有相同频率成份的区域中获得电流波形的位置分组。
17.根据权利要求16所述的半导体器件测试方法,其中根据频率成份设置被分组区域的测试方法。
18.一种半导体器件测试方法,利用电子束辐射测试样品所产生的电流,该测试方法包括如下步骤:
当在一个固定方向上进行电子束扫描时,用该电子束辐射第一测试样品,其中电子束具有小于形成在所述第一测试样品中的接触孔直径的宽度,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与接触孔直径相等的距离,将用电子束辐射所述第一测试样品时产生的电流值作为第一电流波形与电子束辐射的位置对应地储存;
当在扫描方向上用具有矩形横截面的电子束进行扫描时,用电子束辐射形成在与所述第一测试样品具有相同电路图形的第二测试样品,其中电子束具有小于接触孔直径的宽度,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与接触孔直径相等的距离,将用电子束辐射所述第二测试样品时产生的电流值作为第二电流波形与电子束辐射的位置对应地储存;和
提取在与同一电路图形相应的第一和第二电流波形的上升沿和下降沿之间的中心位置处的瞬时电流值,并将瞬时电流值相互比较,并在瞬时电流值之间的差异超过预定值时提取与该差异对应的位置的坐标。
19.根据权利要求18所述的半导体器件测试方法,其中每次当电子束的主扫描在第一方向进行了与所述测试样品中包含的接触孔直径相应的距离时,在与执行电子束主扫描的第一方向不同的第二方向或是在与第二方向相反的第三方向上执行定量的副扫描。
20.一种半导体器件测试方法,利用电子束辐射测试样品时产生的电流,所述测试方法包括如下步骤:
当在与电子束的矩形横截面的较长边方向垂直的方向上进行电子束扫描时,用电子束同时辐射形成在第一测试样品中的多个接触孔,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与电子束较长边长度相等的距离,将用电子束辐射所述第一测试样品时产生的电流值作为第一电流波形,与电子束辐射的位置对应地储存;
当在所述扫描方向上进行电子束扫描时,用电子束同时辐射形成在与所述第一测试图形具有相同电路图形的所述第二测试样品中的多个接触孔,其中电子束具有矩形的横截面,将扫描位置在与电子束的矩形横截面较长边方向垂直的方向上移动与接触孔直径相应的距离,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与电子束矩形横截面相应的距离,将用电子束辐射所述第二测试样品时产生的电流值作为第二电流波形,与电子束辐射的位置对应地储存;和
将相同电路图形位置处的第一电流波形与第二电流波形相比较,并在其间的差异超过预定值时提取与该差异相应位置的坐标。
21.一种半导体器件测试方法,利用电子束辐射测试样品时产生的电流,所述测试方法包括如下步骤:
用电子束同时辐射第一测试样品的含有多个接触孔的区域来对该第一测试样品进行扫描,每当完成一行扫描,就在与扫描方向垂直的方向上将扫描位置移动与接触孔的直径相等的距离,将用电子束辐射所述第一测试样品时产生的电流值,作为第一电流波形与电子束辐射的位置对应地储存;
用电子束同时辐射形成在与所述第一测试样品相同的电路图形中的所述第二测试样品的含有多个接触孔的区域,每当完成一行扫描,就在与所述扫描方向垂直的方向上将所述扫描位置移动与接触孔的直径相等的距离,将用电子束辐射所述第二测试样品时产生的电流值作为第二电流波形与电子束辐射的位置对应地储存;和
将第一电流波形与第二电流波形分别积分,并对第一电流波形的积分值与第二电流波形的积分值进行比较,并在积分值之间的差异超过预定值时,提取对应于该差异的位置的坐标。
22.一种半导体器件测试方法,利用电子束辐射测试样品时产生的电流,所述测试方法包括如下步骤:
将用电子束辐射所述测试样品以对其进行扫描时在所述测试样品中产生的电流值作为电流波形与该电子束辐射的位置对应地储存;
将包含在电流波形中的脉冲从上升沿到下降沿之间的电流积分;
将积分后的电流除以电流波形中从上升沿到下降沿之间的距离;
将相除后的商与预先储存的基准值进行比较,根据比较的结果确定所述测试样品的质量。
23.一种半导体器件测试方法,利用电子束辐射测试样品时流经该样品的电流,包括如下步骤:
用电子束辐射形成在电路图形中的第一测试样品来对所述第一测试样品进行扫描,将用电子束辐射所述第一测试样品时产生的电流值作为第一电流波形与电子束辐射的位置对应地储存,将包含在电流波形中的相应电流波形从上升沿到下降沿之间的电流积分,将积分后的电流除以电流波形中从上升沿到下降沿之间的距离,以得到第一平均值;
用电子束辐射形成在电路图形中的第二测试样品来对所述第二测试样品进行扫描,将用电子束辐射所述第二测试样品时产生的电流值作为第二电流波形与电子束辐射的位置对应地储存,将包含在电流波形中的相应电流波形从上升沿到下降沿之间的电流积分,将积分后的电流除以该电流波形中从上升沿到下降沿之间的距离,以得到第二平均值;
通过比较商值与预先储存的基准值来确定测试样品的质量。
24.一种半导体器件测试方法,利用电子束辐射测试样品时产生的电流,包括如下步骤:
用电子束辐射第一测试样品来对所述第一测试样品进行扫描,将用电子束辐射所述第一测试样品时产生的电流值作为第一电流波形、与电子束辐射的位置对应地储存,计算包含在电流波形中的相应电流波形的上升沿和下降沿之间的中间位置,作为接触孔的中心位置;
用电子束辐射第二测试样品来对所述第二测试样品进行扫描,将用电子束辐射所述第二测试样品时产生的电流值作为第二电流波形、与电子束辐射的位置对应地储存,计算包含在电流波形中的相应电流波形的上升沿和下降沿之间的中间位置,作为接触孔的中心位置;
将得到的所述第一测试样品的接触孔中心位置与得到的所述第二测试样品的接触孔中心位置相比较,并且当中心之间的差异大于预定值时提取差与该差异对应的位置的坐标。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000160769A JP3874996B2 (ja) | 2000-05-30 | 2000-05-30 | デバイス検査方法および装置 |
JP160769/2000 | 2000-05-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1333466A true CN1333466A (zh) | 2002-01-30 |
Family
ID=18664912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN01116185A Pending CN1333466A (zh) | 2000-05-30 | 2001-05-29 | 半导体器件测试方法和测试装置 |
Country Status (5)
Country | Link |
---|---|
US (6) | US6809534B2 (zh) |
JP (1) | JP3874996B2 (zh) |
KR (1) | KR20010109131A (zh) |
CN (1) | CN1333466A (zh) |
TW (1) | TW541432B (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1316255C (zh) * | 2003-07-10 | 2007-05-16 | 宏达国际电子股份有限公司 | 电子装置的测试*** |
US7528614B2 (en) | 2004-12-22 | 2009-05-05 | Applied Materials, Inc. | Apparatus and method for voltage contrast analysis of a wafer using a tilted pre-charging beam |
CN100561699C (zh) * | 2002-02-04 | 2009-11-18 | 应用材料以色列有限公司 | 接触孔生产的监测 |
CN101400991B (zh) * | 2006-03-14 | 2013-03-20 | 应用材料公司 | 减小多个柱状电子束测试***中的串扰的方法 |
CN101501516B (zh) * | 2005-10-11 | 2013-04-24 | 以色列商奥宝科技股份有限公司 | 根据光电导通的晶体管阵列电子测试 |
CN103649764A (zh) * | 2011-07-15 | 2014-03-19 | 奥宝科技股份有限公司 | 使用电子束感应电浆探针对电子设备进行电性检测 |
CN105026883A (zh) * | 2013-03-29 | 2015-11-04 | 株式会社日立高新技术 | 缺陷检查方法以及缺陷检查装置 |
CN106575649A (zh) * | 2014-06-12 | 2017-04-19 | 普迪飞半导体技术有限公司 | 以其他方式用于填充单元、抽头单元、解耦电容器单元、刻线和/或虚设填充的区域中的ic测试结构和/或e‑波束目标焊盘的伺机放置,以及包含相同结构的产品ic芯片 |
CN107665831A (zh) * | 2016-07-29 | 2018-02-06 | 台湾积体电路制造股份有限公司 | 用于半导体器件制造工具器具的测量的***及其方法 |
US10290552B1 (en) | 2015-02-03 | 2019-05-14 | Pdf Solutions, Inc. | Methods for processing a semiconductor wafer using non-contact electrical measurements indicative of at least one tip-to-tip short or leakage, at least one via-chamfer short or leakage, and at least one corner short or leakage, where such measurements are obtained from cells with respective tip-to-tip short, via-chamfer short, and corner short test areas, using a charged particle-beam inspector with beam deflection to account for motion of the stage |
US10593604B1 (en) | 2015-12-16 | 2020-03-17 | Pdf Solutions, Inc. | Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells |
CN111417860A (zh) * | 2017-11-27 | 2020-07-14 | 浜松光子学株式会社 | 解析方法、解析装置、解析程序以及记录解析程序的存储介质 |
US10978438B1 (en) | 2015-12-16 | 2021-04-13 | Pdf Solutions, Inc. | IC with test structures and E-beam pads embedded within a contiguous standard cell area |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3874996B2 (ja) * | 2000-05-30 | 2007-01-31 | ファブソリューション株式会社 | デバイス検査方法および装置 |
US7038224B2 (en) | 2002-07-30 | 2006-05-02 | Applied Materials, Israel, Ltd. | Contact opening metrology |
US7473911B2 (en) | 2002-07-30 | 2009-01-06 | Applied Materials, Israel, Ltd. | Specimen current mapper |
US7217579B2 (en) * | 2002-12-19 | 2007-05-15 | Applied Materials, Israel, Ltd. | Voltage contrast test structure |
JP2007500954A (ja) * | 2003-06-10 | 2007-01-18 | アプライド マテリアルズ イスラエル リミテッド | 高電流電子ビーム検査 |
WO2005017997A1 (en) * | 2003-08-01 | 2005-02-24 | Applied Materials Israel, Ltd. | Charged particle beam inspection |
JP4144035B2 (ja) * | 2003-12-24 | 2008-09-03 | 株式会社島津製作所 | Tftアレイ検査装置 |
KR100614238B1 (ko) * | 2004-02-26 | 2006-08-18 | 삼성전자주식회사 | 기판 측정 장치 및 기판 측정 방법 |
JP2006019562A (ja) * | 2004-07-02 | 2006-01-19 | Fab Solution Kk | デバイス評価用素子、テグ、半導体ウエハー、半導体デバイス評価方法および半導体デバイス製造方法 |
TWI242827B (en) * | 2004-07-15 | 2005-11-01 | Ritdisplay Corp | System of detection and repair and method thereof |
US7388218B2 (en) * | 2005-04-04 | 2008-06-17 | Fei Company | Subsurface imaging using an electron beam |
JP5362355B2 (ja) * | 2005-07-30 | 2013-12-11 | シーイービーティー・カンパニー・リミティッド | マイクロカラムを用いた微細パターンおよび形状検査装置 |
US7662648B2 (en) * | 2005-08-31 | 2010-02-16 | Micron Technology, Inc. | Integrated circuit inspection system |
US20070198979A1 (en) * | 2006-02-22 | 2007-08-23 | David Dice | Methods and apparatus to implement parallel transactions |
US7805403B2 (en) | 2007-01-07 | 2010-09-28 | Apple Inc. | Synchronization methods and systems |
JP2008233035A (ja) * | 2007-03-23 | 2008-10-02 | Toshiba Corp | 基板検査方法 |
KR100944535B1 (ko) * | 2007-12-26 | 2010-03-05 | 주식회사 에이디피엔지니어링 | 웨이퍼 범핑 공정에서 전자빔을 이용하여 솔더 범프 형성및 전이 상태를 검사하는 장치 및 방법 |
US8392009B2 (en) * | 2009-03-31 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Advanced process control with novel sampling policy |
JP5500974B2 (ja) * | 2009-12-25 | 2014-05-21 | 株式会社日立ハイテクノロジーズ | パターン測定装置 |
JP5356284B2 (ja) * | 2010-03-05 | 2013-12-04 | 株式会社東芝 | 電子部品の検査方法及び検査装置 |
CN103487744B (zh) * | 2013-05-07 | 2016-01-27 | 上海华力微电子有限公司 | 一种动态emmi***及其实现方法和应用方法 |
JP6251525B2 (ja) * | 2013-09-13 | 2017-12-20 | 株式会社日立ハイテクノロジーズ | 荷電粒子線装置 |
US9805994B1 (en) | 2015-02-03 | 2017-10-31 | Pdf Solutions, Inc. | Mesh-style NCEM pads, and process for making semiconductor dies, chips, and wafers using in-line measurements from such pads |
US9799575B2 (en) | 2015-12-16 | 2017-10-24 | Pdf Solutions, Inc. | Integrated circuit containing DOEs of NCEM-enabled fill cells |
US10488852B2 (en) * | 2015-03-12 | 2019-11-26 | Limacorporate S.P.A. | Quality control method for regulating the operation of an electromechanical apparatus, for example an EBM apparatus, in order to obtain certified processed products |
US9929063B1 (en) | 2016-04-04 | 2018-03-27 | Pdf Solutions, Inc. | Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates |
US9905553B1 (en) | 2016-04-04 | 2018-02-27 | Pdf Solutions, Inc. | Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells |
US9653446B1 (en) | 2016-04-04 | 2017-05-16 | Pdf Solutions, Inc. | Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, TS-short-configured, and AA-short-configured, NCEM-enabled fill cells |
US9748153B1 (en) | 2017-03-29 | 2017-08-29 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure |
US9773774B1 (en) | 2017-03-30 | 2017-09-26 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells |
US9768083B1 (en) | 2017-06-27 | 2017-09-19 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells |
US9786649B1 (en) | 2017-06-27 | 2017-10-10 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells |
US10096530B1 (en) | 2017-06-28 | 2018-10-09 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells |
US9865583B1 (en) | 2017-06-28 | 2018-01-09 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells |
CN112313769A (zh) * | 2018-06-12 | 2021-02-02 | Asml荷兰有限公司 | 基于电子束感应电流的晶片检查 |
JP2019220559A (ja) * | 2018-06-19 | 2019-12-26 | 株式会社ニューフレアテクノロジー | マルチ荷電粒子ビーム描画装置及びそのビーム評価方法 |
US11410830B1 (en) | 2019-03-23 | 2022-08-09 | Kla Corporation | Defect inspection and review using transmissive current image of charged particle beam system |
US11328899B2 (en) * | 2019-10-01 | 2022-05-10 | Pdf Solutions, Inc. | Methods for aligning a particle beam and performing a non-contact electrical measurement on a cell using a registration cell |
US11378619B2 (en) * | 2019-12-18 | 2022-07-05 | Formfactor, Inc. | Double-sided probe systems with thermal control systems and related methods |
CN115201667B (zh) * | 2022-09-15 | 2022-12-23 | 武汉普赛斯电子技术有限公司 | 半导体激光器芯片的校准定位方法、设备及存储介质 |
Family Cites Families (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614608A (en) * | 1969-05-19 | 1971-10-19 | Ibm | Random number statistical logic test system |
JPS5063990A (zh) | 1973-10-08 | 1975-05-30 | ||
JPS5083990A (zh) | 1973-11-26 | 1975-07-07 | ||
JPS539807A (en) | 1976-07-15 | 1978-01-28 | Asahi Glass Co Ltd | Electroconductive glass globule and its prodaction |
JPS576310A (en) | 1980-06-13 | 1982-01-13 | Matsushita Electric Ind Co Ltd | Method and apparatus for measuring film thickness |
DE3279663D1 (en) * | 1981-06-17 | 1989-06-01 | Hitachi Ltd | Heterojunction semiconductor device |
DE3677034D1 (de) | 1985-03-11 | 1991-02-28 | Nippon Telegraph & Telephone | Methode und geraet zum testen eines integrierten elektronischen bauteils. |
JPS6219707A (ja) | 1985-07-17 | 1987-01-28 | Fujitsu Ltd | 膜厚の測定方法 |
JPS639807A (ja) | 1986-06-30 | 1988-01-16 | Nec Corp | 膜厚測定方法およびその装置 |
US4949162A (en) * | 1987-06-05 | 1990-08-14 | Hitachi, Ltd. | Semiconductor integrated circuit with dummy pedestals |
US4988877A (en) * | 1989-10-03 | 1991-01-29 | Tencor Instruments | Via hole checker |
US5089774A (en) * | 1989-12-26 | 1992-02-18 | Sharp Kabushiki Kaisha | Apparatus and a method for checking a semiconductor |
JPH0750153B2 (ja) | 1989-12-29 | 1995-05-31 | シャープ株式会社 | 半導体検査装置及び半導体検査方法 |
US5327012A (en) * | 1990-03-27 | 1994-07-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a double-layer interconnection structure |
JP2953751B2 (ja) | 1990-06-25 | 1999-09-27 | 松下電子工業株式会社 | 半導体装置の検査方法 |
US5412210A (en) * | 1990-10-12 | 1995-05-02 | Hitachi, Ltd. | Scanning electron microscope and method for production of semiconductor device by using the same |
JPH04337235A (ja) | 1991-05-15 | 1992-11-25 | Nec Kyushu Ltd | 走査型電子顕微鏡 |
DE69208413T2 (de) * | 1991-08-22 | 1996-11-14 | Kla Instr Corp | Gerät zur automatischen Prüfung von Photomaske |
US5717204A (en) * | 1992-05-27 | 1998-02-10 | Kla Instruments Corporation | Inspecting optical masks with electron beam microscopy |
JP3730263B2 (ja) * | 1992-05-27 | 2005-12-21 | ケーエルエー・インストルメンツ・コーポレーション | 荷電粒子ビームを用いた自動基板検査の装置及び方法 |
JPH0645418A (ja) * | 1992-07-21 | 1994-02-18 | Mitsubishi Denki Eng Kk | 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路 |
JPH06110069A (ja) * | 1992-09-29 | 1994-04-22 | Matsushita Electric Ind Co Ltd | 電子部品の欠陥修復方法および欠陥修復装置 |
US5280176A (en) * | 1992-11-06 | 1994-01-18 | The United States Of America As Represented By The Secretary Of Commerce | X-ray photoelectron emission spectrometry system |
JPH06273297A (ja) | 1993-03-19 | 1994-09-30 | Casio Comput Co Ltd | イオンビームによるエッチング方法 |
JPH0714898A (ja) * | 1993-06-23 | 1995-01-17 | Mitsubishi Electric Corp | 半導体ウエハの試験解析装置および解析方法 |
JPH0766172A (ja) | 1993-08-30 | 1995-03-10 | Sanyo Electric Co Ltd | エッチング量の管理方法 |
JPH07122611A (ja) | 1993-10-27 | 1995-05-12 | Hitachi Ltd | 固体電子装置の製造プロセスの評価方法 |
JP3058394B2 (ja) | 1994-06-23 | 2000-07-04 | シャープ株式会社 | 透過電子顕微鏡用断面試料作成方法 |
DE19526194C2 (de) * | 1994-07-18 | 2002-11-07 | Advantest Corp | Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen |
JP2861849B2 (ja) | 1994-08-31 | 1999-02-24 | 日本電気株式会社 | 半導体集積回路チップ上の配線試験方法及びその装置 |
US5659244A (en) | 1994-09-21 | 1997-08-19 | Nec Corporation | Electronic circuit tester and method of testing electronic circuit |
US5614833A (en) | 1994-10-25 | 1997-03-25 | International Business Machines Corporation | Objective lens with large field deflection system and homogeneous large area secondary electron extraction field |
US5637188A (en) * | 1995-02-17 | 1997-06-10 | Colorado Seminary | Processing substrates with a photon-enhanced neutral beam |
US5708371A (en) * | 1995-03-16 | 1998-01-13 | Mitsubishi Denki Kabushiki Kaisha | Scanning photoinduced current analyzer capable of detecting photoinduced current in nonbiased specimen |
JP3060889B2 (ja) | 1995-05-19 | 2000-07-10 | トヨタ自動車株式会社 | 薄膜の膜厚測定方法 |
JP2666772B2 (ja) * | 1995-05-26 | 1997-10-22 | 日本電気株式会社 | 超音波加熱を用いた半導体集積回路配線系の検査法および装置 |
WO1996039619A1 (en) * | 1995-06-06 | 1996-12-12 | Kla Instruments Corporation | Optical inspection of a specimen using multi-channel responses from the specimen |
JPH0961142A (ja) | 1995-08-30 | 1997-03-07 | Hitachi Ltd | 膜厚計測法および装置 |
DE69634089T2 (de) * | 1995-10-02 | 2005-12-08 | Kla-Tencor Corp., San Jose | Verbesserung der ausrichtung von inspektionsystemen vor der bildaufnahme |
JP2751953B2 (ja) * | 1995-11-16 | 1998-05-18 | 日本電気株式会社 | ホール内部の汚染分析方法 |
US5637186A (en) * | 1995-11-22 | 1997-06-10 | United Microelectronics Corporation | Method and monitor testsite pattern for measuring critical dimension openings |
JPH09191032A (ja) | 1996-01-11 | 1997-07-22 | Hitachi Ltd | プロセス異常監視方法および装置 |
US5830612A (en) * | 1996-01-24 | 1998-11-03 | Fujitsu Limited | Method of detecting a deficiency in a charged-particle-beam exposure mask |
JPH09266197A (ja) * | 1996-03-28 | 1997-10-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH09320505A (ja) * | 1996-03-29 | 1997-12-12 | Hitachi Ltd | 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン |
US5781017A (en) | 1996-04-26 | 1998-07-14 | Sandia Corporation | Capacitive charge generation apparatus and method for testing circuits |
JPH1050785A (ja) * | 1996-07-29 | 1998-02-20 | Toshiba Corp | モニタパターン |
JPH1062149A (ja) | 1996-08-22 | 1998-03-06 | Nikon Corp | 欠陥検査装置 |
JP2956830B2 (ja) * | 1996-11-21 | 1999-10-04 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH10160095A (ja) | 1996-11-29 | 1998-06-16 | Asahi Glass Co Ltd | 竪軸軸受装置の洩れ油回収装置 |
JP2985826B2 (ja) | 1997-04-09 | 1999-12-06 | 日本電気株式会社 | 位置検出装置および方法 |
JPH10300450A (ja) | 1997-04-25 | 1998-11-13 | Jeol Ltd | 荷電粒子ビームを用いたホールの検査方法 |
JP3036472B2 (ja) | 1997-07-08 | 2000-04-24 | 日本電気株式会社 | 半導体装置及びそのマスク位置合わせズレ寸法測定方法 |
JP3260663B2 (ja) * | 1997-07-23 | 2002-02-25 | 沖電気工業株式会社 | ホール内表面の組成分布検出方法 |
JPH11118738A (ja) | 1997-10-14 | 1999-04-30 | Advantest Corp | 微小な測定対象物を高速に分析できる分析装置 |
JP2956671B2 (ja) * | 1997-11-25 | 1999-10-04 | 日本電気株式会社 | レティクル検査方法および検査装置 |
US6294919B1 (en) * | 1998-03-27 | 2001-09-25 | Infineon Technologies Ag | Method for nondestructive measurement of dopant concentrations and profiles in the drift region of certain semiconductor devices |
US6127193A (en) * | 1998-05-18 | 2000-10-03 | Advanced Micro Devices, Inc. | Test structure used to measure metal bottom coverage in trenches and vias/contacts and method for creating the test structure |
US6317514B1 (en) * | 1998-09-09 | 2001-11-13 | Applied Materials, Inc. | Method and apparatus for inspection of patterned semiconductor wafers |
JP3334750B2 (ja) | 1998-10-21 | 2002-10-15 | 日本電気株式会社 | 試料検査装置および方法 |
JP3175765B2 (ja) | 1998-12-08 | 2001-06-11 | 日本電気株式会社 | 半導体ウエハーの検査方法 |
JP3185774B2 (ja) | 1998-11-30 | 2001-07-11 | 日本電気株式会社 | コンタクトホール検査用標準試料、その製造方法およびコンタクトホール検査方法 |
JP3292159B2 (ja) | 1998-12-10 | 2002-06-17 | 日本電気株式会社 | 膜厚測定装置および膜厚測定方法 |
US6897440B1 (en) * | 1998-11-30 | 2005-05-24 | Fab Solutions, Inc. | Contact hole standard test device |
US6407386B1 (en) * | 1999-02-23 | 2002-06-18 | Applied Materials, Inc. | System and method for automatic analysis of defect material on semiconductors |
US6466315B1 (en) | 1999-09-03 | 2002-10-15 | Applied Materials, Inc. | Method and system for reticle inspection by photolithography simulation |
US6417680B1 (en) * | 1999-09-29 | 2002-07-09 | Advanced Micro Devices, Inc. | Method and apparatus for stress testing a semiconductor device using laser-induced circuit excitation |
JP3749107B2 (ja) * | 1999-11-05 | 2006-02-22 | ファブソリューション株式会社 | 半導体デバイス検査装置 |
JP2001156136A (ja) * | 1999-11-30 | 2001-06-08 | Jeol Ltd | 荷電粒子ビームを用いたホールの検査方法 |
JP3877952B2 (ja) * | 1999-11-30 | 2007-02-07 | ファブソリューション株式会社 | デバイス検査装置および検査方法 |
JP2001284425A (ja) * | 2000-04-03 | 2001-10-12 | Mitsubishi Electric Corp | 故障解析方法及び故障解析装置 |
JP3874996B2 (ja) * | 2000-05-30 | 2007-01-31 | ファブソリューション株式会社 | デバイス検査方法および装置 |
JP3732738B2 (ja) * | 2000-12-08 | 2006-01-11 | ファブソリューション株式会社 | 半導体デバイス検査装置 |
JP2002231780A (ja) * | 2001-01-30 | 2002-08-16 | Jeol Ltd | 荷電粒子ビームを用いたホールの検査方法 |
JP3913555B2 (ja) * | 2002-01-17 | 2007-05-09 | ファブソリューション株式会社 | 膜厚測定方法および膜厚測定装置 |
-
2000
- 2000-05-30 JP JP2000160769A patent/JP3874996B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-29 US US09/865,528 patent/US6809534B2/en not_active Expired - Fee Related
- 2001-05-29 CN CN01116185A patent/CN1333466A/zh active Pending
- 2001-05-29 KR KR1020010029594A patent/KR20010109131A/ko not_active Application Discontinuation
- 2001-05-29 TW TW090113115A patent/TW541432B/zh not_active IP Right Cessation
-
2004
- 2004-06-08 US US10/863,704 patent/US6900645B2/en not_active Expired - Fee Related
- 2004-06-15 US US10/868,581 patent/US6914444B2/en not_active Expired - Fee Related
-
2005
- 2005-06-13 US US11/150,967 patent/US7049834B2/en not_active Expired - Fee Related
-
2006
- 2006-05-19 US US11/437,375 patent/US7420379B2/en not_active Expired - Fee Related
-
2007
- 2007-10-25 US US11/976,563 patent/US7550982B2/en not_active Expired - Fee Related
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100561699C (zh) * | 2002-02-04 | 2009-11-18 | 应用材料以色列有限公司 | 接触孔生产的监测 |
CN1316255C (zh) * | 2003-07-10 | 2007-05-16 | 宏达国际电子股份有限公司 | 电子装置的测试*** |
US7528614B2 (en) | 2004-12-22 | 2009-05-05 | Applied Materials, Inc. | Apparatus and method for voltage contrast analysis of a wafer using a tilted pre-charging beam |
CN101501516B (zh) * | 2005-10-11 | 2013-04-24 | 以色列商奥宝科技股份有限公司 | 根据光电导通的晶体管阵列电子测试 |
CN101400991B (zh) * | 2006-03-14 | 2013-03-20 | 应用材料公司 | 减小多个柱状电子束测试***中的串扰的方法 |
CN103649764A (zh) * | 2011-07-15 | 2014-03-19 | 奥宝科技股份有限公司 | 使用电子束感应电浆探针对电子设备进行电性检测 |
US9523714B2 (en) | 2011-07-15 | 2016-12-20 | Photon Dynamics, Inc. | Electrical inspection of electronic devices using electron-beam induced plasma probes |
CN103649764B (zh) * | 2011-07-15 | 2017-06-09 | 奥宝科技股份有限公司 | 非机械性接触信号测量装置及其信号测量方法 |
CN105026883B (zh) * | 2013-03-29 | 2018-08-10 | 株式会社日立高新技术 | 缺陷检查方法以及缺陷检查装置 |
CN105026883A (zh) * | 2013-03-29 | 2015-11-04 | 株式会社日立高新技术 | 缺陷检查方法以及缺陷检查装置 |
CN106575649A (zh) * | 2014-06-12 | 2017-04-19 | 普迪飞半导体技术有限公司 | 以其他方式用于填充单元、抽头单元、解耦电容器单元、刻线和/或虚设填充的区域中的ic测试结构和/或e‑波束目标焊盘的伺机放置,以及包含相同结构的产品ic芯片 |
US10290552B1 (en) | 2015-02-03 | 2019-05-14 | Pdf Solutions, Inc. | Methods for processing a semiconductor wafer using non-contact electrical measurements indicative of at least one tip-to-tip short or leakage, at least one via-chamfer short or leakage, and at least one corner short or leakage, where such measurements are obtained from cells with respective tip-to-tip short, via-chamfer short, and corner short test areas, using a charged particle-beam inspector with beam deflection to account for motion of the stage |
US10777472B1 (en) | 2015-02-03 | 2020-09-15 | Pdf Solutions, Inc. | IC with test structures embedded within a contiguous standard cell area |
US10854522B1 (en) | 2015-02-03 | 2020-12-01 | Pdf Solutions, Inc. | Method for processing a semiconductor wafer using non-contact electrical measurements indicative of at least one tip-to-side short or leakage, at least one corner short or leakage, and at least one via open or resistance, where such measurements are obtained from non-contact pads associated with respective tip-to-side short, corner short, and via open test areas |
US10593604B1 (en) | 2015-12-16 | 2020-03-17 | Pdf Solutions, Inc. | Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells |
US10978438B1 (en) | 2015-12-16 | 2021-04-13 | Pdf Solutions, Inc. | IC with test structures and E-beam pads embedded within a contiguous standard cell area |
US11018126B1 (en) | 2015-12-16 | 2021-05-25 | Pdf Solutions, Inc. | IC with test structures and e-beam pads embedded within a contiguous standard cell area |
US11075194B1 (en) | 2015-12-16 | 2021-07-27 | Pdf Solutions, Inc. | IC with test structures and E-beam pads embedded within a contiguous standard cell area |
US11081476B1 (en) | 2015-12-16 | 2021-08-03 | Pdf Solutions, Inc. | IC with test structures and e-beam pads embedded within a contiguous standard cell area |
US11081477B1 (en) | 2015-12-16 | 2021-08-03 | Pdf Solutions, Inc. | IC with test structures and e-beam pads embedded within a contiguous standard cell area |
US11107804B1 (en) | 2015-12-16 | 2021-08-31 | Pdf Solutions, Inc. | IC with test structures and e-beam pads embedded within a contiguous standard cell area |
CN107665831A (zh) * | 2016-07-29 | 2018-02-06 | 台湾积体电路制造股份有限公司 | 用于半导体器件制造工具器具的测量的***及其方法 |
CN111417860A (zh) * | 2017-11-27 | 2020-07-14 | 浜松光子学株式会社 | 解析方法、解析装置、解析程序以及记录解析程序的存储介质 |
US11579184B2 (en) | 2017-11-27 | 2023-02-14 | Hamamatsu Photonics K.K. | Analysis method, analysis device, analysis program, and recording medium for recording analysis program |
Also Published As
Publication number | Publication date |
---|---|
US20050237069A1 (en) | 2005-10-27 |
US7049834B2 (en) | 2006-05-23 |
TW541432B (en) | 2003-07-11 |
US20060261824A1 (en) | 2006-11-23 |
JP3874996B2 (ja) | 2007-01-31 |
US7550982B2 (en) | 2009-06-23 |
JP2001338956A (ja) | 2001-12-07 |
US20080079447A1 (en) | 2008-04-03 |
US20040227531A1 (en) | 2004-11-18 |
US6900645B2 (en) | 2005-05-31 |
US7420379B2 (en) | 2008-09-02 |
US20020093350A1 (en) | 2002-07-18 |
US6809534B2 (en) | 2004-10-26 |
US6914444B2 (en) | 2005-07-05 |
US20040222806A1 (en) | 2004-11-11 |
KR20010109131A (ko) | 2001-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1333466A (zh) | 半导体器件测试方法和测试装置 | |
JP3749107B2 (ja) | 半導体デバイス検査装置 | |
US9496119B1 (en) | E-beam inspection apparatus and method of using the same on various integrated circuit chips | |
US20160118217A1 (en) | E-beam inspection apparatus and method of using the same on various integrated circuit chips | |
KR101242319B1 (ko) | 하전 입자선 장치 | |
CN100592028C (zh) | 薄膜样品测量方法和设备及薄膜样品制备方法和设备 | |
JP2017526167A (ja) | 電子装置のナノプロービングのための装置及び方法 | |
CN1377460A (zh) | 用于表征微电子特征部件质量的方法和装置 | |
JP2004516461A (ja) | 基板を検査するための方法及び装置 | |
KR102047166B1 (ko) | 높이 측정 장치 및 하전 입자선 장치 | |
CN109817502A (zh) | 带电粒子束装置 | |
US20030223087A1 (en) | Method and its apparatus for measuring size and shape of fine patterns | |
CN109075090A (zh) | 用于测量图案放置及图案大小的设备及方法及其计算机程序 | |
TW201243974A (en) | Methods and apparatus for optimization of inspection speed by generation of stage speed profile and selection of care areas for automated wafer inspection | |
CN106596615A (zh) | 一种连铸坯枝晶偏析的定量分析方法 | |
JP4767650B2 (ja) | 半導体デバイス検査装置 | |
CN103500722A (zh) | 一种电子束缺陷检测方法 | |
CN115575211A (zh) | 一种激光剥蚀方法及装置 | |
KR20150064168A (ko) | 화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램 | |
CN109596639A (zh) | 缺陷检测***及缺陷检测方法 | |
CN100382272C (zh) | 半导体器件检查装置 | |
JP2010103320A (ja) | 半導体検査装置 | |
CN102890421B (zh) | 光刻散焦的检测方法、检测***及光刻工艺的优化方法 | |
JP2001148016A (ja) | 試料検査装置,試料表示装置、および試料表示方法 | |
US20040031934A1 (en) | System and method for monitoring ion implantation processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
ASS | Succession or assignment of patent right |
Owner name: FARSUR SEMICONDUCTOR Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030130 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20030130 Address after: Kanagawa, Japan Applicant after: Onmasuki Electronics Co., Ltd. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |