CN1295763C - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1295763C
CN1295763C CNB031225098A CN03122509A CN1295763C CN 1295763 C CN1295763 C CN 1295763C CN B031225098 A CNB031225098 A CN B031225098A CN 03122509 A CN03122509 A CN 03122509A CN 1295763 C CN1295763 C CN 1295763C
Authority
CN
China
Prior art keywords
mentioned
ion
impurity element
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031225098A
Other languages
English (en)
Other versions
CN1452223A (zh
Inventor
伊藤貴之
饭沼俊彦
須黑恭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1452223A publication Critical patent/CN1452223A/zh
Application granted granted Critical
Publication of CN1295763C publication Critical patent/CN1295763C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供一种能精确地控制杂质的分布的半导体装置的制造方法。该制造方法包括：将杂质元素的离子注入半导体区域(1)的工序；作为预定元素将IV族的元素或与杂质元素的导电类型相同、质量数比杂质元素大的元素的离子注入半导体区域的工序；以及将闪光灯的光照射在注入了杂质元素及预定元素的非晶态区域(5、6)中，进行退火的工序。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法，特别是涉及热处理技术。
背景技术
通过使构成LSI的元件微细化，能达到LSI的高集成化。而且，伴随元件尺寸的缩小，形成浅的pn结、即形成浅的杂质扩散区域变得重要起来。
为了形成浅的杂质扩散区域，重要的是低加速能量的离子注入、以及此后的退火处理的最佳化。作为p型杂质使用硼(B)，作为n型杂质使用磷(P)或砷(As)。可是，这些杂质在硅(Si)中的扩散系数大，所以用卤灯进行RTA(快速热退火)处理时，杂质向内及向外扩散。因此，能获得浅的杂质扩散层，但逐渐变得困难起来。为了抑制杂质扩散，如果降低退火温度，则杂质的激活率极大地下降。因此，在用卤灯进行的RTA处理中，结深度浅(约20nm以下)，而且难以形成电阻低的杂质扩散层。
对于上述的问题，作为瞬时地供给激活所必要的能量的方法，研究了使用氙(Xe)闪光灯的闪光灯退火法。氙闪光灯是将氙气封入石英管等管内的灯，通过使蓄积在电容器等中的电荷在短时间内放电，例如能在数百微秒至数毫秒的范围内发白光。因此，能使被注入半导体层的杂质离子的分布不变化，而将杂质激活。
可是，由于闪光灯的光在半导体衬底表面上反射，加热效率劣化，难以充分地激活杂质。为了提高激活率，如果提高闪光灯的照射能量，则热应力增大，会破坏半导体衬底。即，在现有的闪光灯退火法中，即使能形成具有浅的结的杂质扩散区域，扩散层的低电阻化也有极限。
另一方面，作为现有技术，已知一种为了在退火处理中有效地吸收灯光而形成光吸收膜的技术。在特开平10-26772号公报中，公开了在TFT(薄膜晶体管)的制造中，在栅绝缘膜的表面上形成光吸收膜的技术。可是，由于利用在栅绝缘膜的表面上形成的光吸收膜，所以难以进行有效的加热。在特开2000-138177中公开了在半导体装置的制造中，在层间绝缘膜的表面上形成光吸收膜的技术。可是，由于利用在层间绝缘膜的表面上形成的光吸收膜，所以仍然难以进行有效的加热。
这样，伴随LSI的高集成化，形成浅而且电阻低的杂质扩散层等、更精确地控制杂质的分布变得重要起来，但迄今难以精确地控制杂质的分布。
本发明就是针对上述现有的课题完成的，目的在于提供一种能精确地控制杂质的分布的半导体装置及半导体装置的制造方法。
发明内容
本发明提供一种半导体装置的制造方法，其特征在于包括：将杂质元素的离子注入半导体区域的工序；作为预定元素将与IV族的元素或与上述杂质元素的导电类型相同、质量数比上述杂质元素大的元素的离子注入上述半导体区域的工序；以及将闪光灯的光照射在注入了上述杂质元素及上述预定元素的非晶态区域中，进行退火的工序。
本发明还提供一种半导体装置的制造方法，其特征在于包括：在半导体衬底上形成栅绝缘膜的工序；在上述栅绝缘膜上形成栅极的工序；至少将上述栅极作为掩模，将杂质元素的离子注入上述半导体衬底中的工序；至少将上述栅极作为掩模，作为预定元素将IV族的元素或与上述杂质元素的导电类型相同、质量数比上述杂质元素大的元素的离子注入上述半导体衬底中的工序；以及将闪光灯的光照射在注入了上述杂质元素及上述预定元素的非晶态区域中，进行退火的工序。
本发明还提供一种半导体装置的制造方法，其特征在于包括：将杂质元素的离子注入半导体区域的工序；作为预定元素将与IV族的元素或与上述杂质元素的导电类型相同、质量数比上述杂质元素大的元素的离子注入上述半导体区域的工序；以及通过向注入了上述杂质元素和上述预定元素的离子的非晶态区域照射将被注入的上述杂质元素的离子激活的光进行退火的工序，且该通过照射光进行退火的工序是对被加热的半导体区域进行的。
本发明还提供一种半导体装置的制造方法，其特征在于包括：在半导体衬底上形成栅绝缘膜的工序；在上述栅绝缘膜上形成栅极的工序；至少将上述栅极作为掩模，将杂质元素的离子注入上述半导体衬底中的工序；至少将上述栅极作为掩模，作为预定元素将IV族的元素或与上述杂质元素的导电类型相同、质量数比上述杂质元素大的元素的离子注入上述半导体衬底中的工序；以及通过向注入了上述杂质元素和上述预定元素的离子的非晶态区域照射将被注入的上述杂质元素的离子激活的光进行退火的工序，且该通过照射光进行退火的工序是对被加热的半导体区域进行的。
附图说明
图1是表示本发明的第一实施形态的半导体装置的制造方法的剖面图。
图2是表示第一实施形态的比较例的制造方法的剖面图。
图3是表示由图1(a)～图1(c)所示的工序获得的半导体装置中的Ge及B的浓度分布图。
图4是表示由图2(a)～图2(b)所示的工序获得的半导体装置中的B的浓度分布图。
图5是表示硅衬底表面的反射光谱图。
图6是表示Xe闪光灯及W卤灯的发光光谱以及Si的吸收特性的图。
图7是表示照射能量密度和薄膜电阻的关系的图。
图8是表示Ge的加速能量和薄膜电阻的关系的图。
图9是表示Ge的加速能量和结漏电流的关系的图。
图10是表示本发明的第二实施形态的半导体装置的制造方法的剖面图。
图11是表示由图10(a)～图10(c)所示的工序获得的半导体装置中的Ge及B的浓度分布图。
图12是表示本发明的第三实施形态的半导体装置的制造方法的剖面图。
图13是表示由图12(a)～图12(c)所示的工序获得的半导体装置中的Ge及B的浓度分布图。
图14是表示本发明的第四实施形态的半导体装置的制造方法的剖面图。
图15是表示本发明的第五实施形态的半导体装置的制造方法的剖面图。
图16是表示本发明的第六实施形态的半导体装置的制造方法的剖面图。
图17是表示本发明的第七实施形态的半导体装置的制造方法的剖面图。
具体实施方式
以下，参照附图说明本发明的实施形态。
(实施形态1)
图1(a)～图1(c)是表示本发明的第一实施形态的半导体装置的制造方法的剖面图。以下，以p型MOS晶体管的制造工序为例进行说明。
首先，如图1(a)所示，按照通常的p型MOS晶体管的制造方法，在n型硅(Si)衬底1上形成元件分离区域2。此后，形成栅绝缘膜(氧化硅膜)3，再在栅绝缘膜3上形成栅极4。
其次，如图1(b)所示，将栅极4作为掩模，将锗(Ge)离子注入到n型硅衬底1的表面区域中。作为离子注入条件，使加速能量为15keV，剂量为5×1014cm-2。通过该离子注入，在硅衬底1的表面上形成晶体缺陷区域5。例如，形成非晶态状态的晶体缺陷区域5。该晶体缺陷区域5的端部的深度从硅衬底1的表面算起约为20nm左右。
其次，将栅极4作为掩模，将硼(B)离子注入到硅衬底1的表面区域中。离子注入条件为：加速能量为0.2keV，剂量为1×1015cm-2。通过该离子注入，在晶体缺陷区域5的上部以重叠在晶体缺陷区域5上的方式形成杂质区域6。
其次，如图1(c)所示，用氙(Xe)闪光灯，使光照射在衬底的全部表面上。照射时间为10毫秒以下，照射能量密度为35J/cm2。通过该光照射(闪光灯退火)，杂质元素被激活，同时晶体缺陷区域5及杂质区域6的缺陷恢复，获得p型源·漏扩散层7。进行光照射时，最好在照射光之前预先将衬底加热到400℃左右的温度。
此后的工序，图中虽然未示出，但采用例如常压CVD法，成膜温度为400℃，在全部表面上形成氧化硅膜作为层间绝缘膜。此后，在层间绝缘膜上形成接触孔，再形成源·漏极、栅极、布线等。
图2(a)及图2(b)是表示第一实施形态的比较例的制造方法的剖面图。在本比较例中，在硅衬底1中不注入Ge离子，而是在与上述实施形态相同的条件下注入B离子，此后，在与上述实施形态相同的条件下照射氙闪光灯的光。
图3表示由图1(a)～图1(c)所示的工序获得的Ge及B的浓度分布，图4表示由图2(a)及图2(b)所示的工序获得的B的浓度分布。
在本实施形态的情况下，浓度为1018cm-3的深度在Ge的情况下为55nm，在B的情况下为12nm。与此相对，在比较例的情况下，B浓度为1018cm-3的深度约为18nm。即，本实施形态与比较例相比，B分布在浅的区域中。这是因为通过注入质量比B重的(质量数大的)Ge离子，在衬底表面上产生大量的晶体缺陷，呈非晶态状态，能抑制B的沟道现象。
另外，测定了扩散层的薄膜电阻，不注入Ge离子的比较例的试样中为7kΩ/□，与此不同，在注入了Ge离子的本实施形态的试样中为510Ω/□，可知扩散层的电阻显著地低。另外，研究了衬底表面内的电阻的离散，在比较例的试样中σ＝10％，与此不同，在本实施形态的试样中σ＜1.5％，可知提高了均匀性。
如上所述，通过将注入Ge离子和闪光灯退火组合起来，能精确地控制杂质的分布。因此，能形成有深度为20nm以下的浅的结的电阻低的p型源·漏扩散层。
为了研究减少扩散层的电阻值及提高扩散层电阻的均匀性的理由，测定了硅衬底表面的反射率。图5表示硅衬底表面的发射光谱。
通过注入B的低加速离子，在300nm以下的短波长一侧，来自Si(100)面的反射率下降10％左右。另外通过注入Ge离子，400nm以下的短波长一侧的反射率下降百分之几左右。另一方面，通过注入Ge离子，450nm以上的长波长一侧的反射率增加。在不注入离子Si(无Si)的情况下，在360nm及270nm附近观测峰值。这些峰值与频带结构的临界点E1(L3-L1)及E2(X4-X1)有关。通过注入Ge离子，这两个峰值消失，但这暗示衬底表面上产生大量的晶体缺陷，晶体的周期性崩溃。
图6表示Xe闪光灯及W卤灯的发光光谱(发光强度分布)、以及Si的吸收特性。在卤灯的情况下，长波长一侧发光强度强，与此相反，在闪光灯的情况下，可见光区域、特别是250～500nm左右的区域的发光强度强。另外，Si在可见光区域中光的吸收率高。
由以上可知，使用闪光灯的情况与使用卤灯的情况相比，前者的发光能量有效地被硅吸收。另外，由于注入Ge离子，硅衬底的表面区域中产生大量的晶体缺陷，所以在闪光灯的发光强度大的波长区域中，能使硅衬底表面的反射率下降。即，能提高硅衬底表面的吸收率。因此，通过将注入Ge离子和闪光灯退火组合起来，能提高加热效率，B等杂质的分布不会被破坏，能有效地将杂质激活。
图7是检查了本实施形态的图1(c)所示的工序后的照射能量密度和薄膜电阻的关系的结果。示出了使用不阻断紫外光的闪光灯的情况(a)、以及使用阻断了400nm以下的紫外光的闪光灯的情况。在阻断了紫外光的情况下，根据杂质扩散层的薄膜电阻的变化，可知功率损失约30％。即，可知照射通常的闪光灯时，紫外光有效地加热Si衬底。
另外，准备了在10keV、5×1015cm-2的条件下注入了B的Si衬底；以及在与其相同的条件下注入了B后，在1keV、5×1014cm-2的条件下注入了Ge的Si衬底，在衬底温度为400℃、照射能量密度为35J/cm2的条件下，进行了闪光灯退火处理。其结果，只注入了B离子的试样薄膜电阻为320Ω/□，注入了Ge和B离子的试样薄膜电阻为100Ω/□。这时，浓度为1×1018cm-3的深度在B的情况下约为150nm，在Ge的情况下约为10nm。即，在含有B的全部区域中不一定含有Ge。因此，上述的结果意味着现有的预非晶态化的效果和由于存在高浓度B而提高B的激活率的效果不同。
另外，为了证明存在高浓度Ge无效，注入Ge离子，接着用550℃进行1小时退火处理，恢复晶体状态，此后注入B离子，然后又进行了闪光灯退火处理。测定了该试样的扩散层的薄膜电阻为7kΩ/□，不能使薄膜电阻值下降。
根据以上情况，由注入Ge离子导致的杂质扩散层的薄膜电阻的下降及薄膜电阻的均匀性的提高，可以认为除了由于Ge使得Si衬底的表面区域呈非晶态状态而使晶体性的恢复变好以外，还由于照射闪光灯而提高了加热效率。
如上所述，如果采用本实施形态，则通过将注入Ge离子和由闪光灯进行的短时间的光照射组合起来，能高精度地控制杂质的分布。因此，能用高浓度形成浅的低电阻的扩散层。
(实施形态2)
图10(a)～图10(c)是表示本发明的第二实施形态的半导体装置的制造方法的剖面图。以下，以p型MOS晶体管的制造工序为例进行说明。
在本实施形态中，Ge(预定元素)的离子注入区域(Ge扩散层)比B(杂质元素)的离子注入区域(B扩散层)浅。具体地说，在n型半导体衬底和p型的B扩散层的边界(pn结的边界)上，Ge的浓度比B的浓度低。从另一种观点来说，Ge浓度与pn结的边界上的B浓度相等的位置在半导体衬底的表面和pn结的边界之间。pn结的边界上的B的浓度为例如1×1018/cm3左右。再从另一种观点来说，Ge的浓度分布最大的位置比B的浓度为1×1019/cm3的深度浅。
首先，如图10(a)所示，按照通常的p型MOS晶体管的制造方法，在n型硅衬底1上形成元件分离区域2。此后，形成栅绝缘膜(氧化硅膜)3，再在栅绝缘膜3上形成栅极4。
其次，如图10(b)所示，将栅极4作为掩模，将Ge离子注入n型硅衬底1的表面区域中。离子注入条件为：加速能量为1keV，剂量为5×1014cm-2。通过该离子注入，在硅衬底1的表面上形成晶体缺陷区域5。其次，将栅极4作为掩模，将B离子注入硅衬底1的表面区域中。离子注入条件为：加速能量为0.2keV，剂量为1×1015cm-2。通过该离子注入，杂质区域6重叠在晶体缺陷区域5上、且在晶体缺陷区域5的下方形成。
其次，如图10(c)所示，用氙(Xe)闪光灯，使光照射在衬底的整个表面上。照射时间为10毫秒以下，照射能量密度为35J/cm2。通过该光照射(闪光灯退火)，杂质元素被激活，同时晶体缺陷区域5及杂质区域6的缺陷恢复，获得p型源·漏扩散层7。进行光照射时，最好在照射光之前预先将衬底加热到400℃左右的温度。
此后的工序，图中虽然未示出，但采用例如常压CVD法，成膜温度为400℃，在全部表面上形成氧化硅膜作为层间绝缘膜。此后，在层间绝缘膜上形成接触孔，再形成源·漏极、栅极、布线等。
图11是表示由图10(a)～图10(c)所示的工序获得的Ge及B的浓度分布图。在本实施形态中，浓度为1018cm-3的深度在Ge的情况下约为10nm，在B的情况下约为14nm。即，在注入了B的全部杂质区域中未必分布Ge，Ge扩散层形成得比B扩散层浅。
另外，测定了扩散层的薄膜电阻为960Ω/□，与不注入Ge的情况相比，显著地降低了。其结果，意味着现有的预非晶态化的效果和由于存在高浓度B而提高B的激活率的效果不同。
另外，测定了结漏电流，在第一实施形态中为2×10-12A/μm2，与此不同，在本实施形态中为6×10-17A/μm2，可知pn结特性大幅度提高。这可以认为是因为在比B扩散层浅的区域中形成Ge扩散层，在过渡层内不存在由Ge引起的晶体缺陷。另外，在比B扩散层深的区域形成晶体缺陷的情况下，在后面进行的热处理工序中诱发B的扩散，晶体管特性有可能劣化，但在本实施形态中，能抑制这样的B扩散。
如上所述，如果采用本实施形态，则除了能获得与第一实施形态相同的作用和效果以外，由于Ge扩散层比B扩散层浅，所以能谋求降低漏电流和抑制B扩散，能获得特性和可靠性优异的微小的晶体管。
图8及图9是分别表示在加速能量为0.2～0.5keV、剂量为1×1015cm-2的条件下，对注入了B的Si衬底，在衬底温度为400℃、照射能量密度为35J/cm2的条件下进行了闪光灯退火处理时的Ge离子注入加速条件(剂量为5×1014cm-2)和薄膜电阻的关系、以及Ge离子注入加速能量和pn结漏电流的关系的图。
如图8所示，Ge的加速能量越增加，薄膜电阻越低。例如，在B的加速能量为0.2keV的情况下，如果用0.8keV以上的加速能量注入Ge，则能获得1000Ω/□以下的薄膜电阻。在B的加速能量为0.5keV的情况下，如果用0.5keV以上的加速能量注入Ge，则能获得1000Ω/□以下的薄膜电阻。
另一方面，如图9所示，Ge的加速能量越增加，pn结漏电流越增加。例如，在B的加速能量为0.2keV的情况下，如果Ge的加速能量超过4keV，则结漏电流达到10-16A/μm2以上，在B的加速能量为0.5keV的情况下，如果Ge的加速能量超过6keV，则结漏电流达到10-16A/μm2以上。
因此，在B的加速能量为0.2keV的情况下，Ge的加速能量最好在0.8keV以上且在4keV以下，在B的加速能量为0.5keV的情况下，Ge的加速能量最好在0.5keV以上且在6keV以下。
例如，在上述的条件下，能将B浓度为1018cm-3的位置(pn结的边界)设定在深度为20nm以下的区域内。而且，在上述的条件下，能使Ge离子注入的平均射程(Ge的浓度分布的最大点)比pn结的边界浅。另外，还能使上述平均射程中加上了上述浓度分布的标准偏差的值(深度)比pn结的边界浅。
另外，在上述的第一及第二实施形态中，虽然在硅衬底(IV族半导体衬底)中作为IV族元素注入了Ge离子后，作为杂质元素注入了B离子，但也可以相反地在注入了杂质元素的离子后，注入IV族元素离子。另外，在IV族元素中，除了Ge以外，还能采用Si、Sn(锡)或Pb(铅)。另外，IV族元素的剂量的大小，在Si衬底的表面区域中产生某种程度以上的晶体缺陷的范围(最好使Si衬底的表面区域呈非晶态状态的范围)内即可，最好在1×1014cm-2以上至1×1016cm-2以下的范围内。
另外，在上述的第一及第二实施形态中，虽然说明了p沟道型MOS(MIS)FET，但n沟道型MOS(MIS)FET也能适用同样的方法。在此情况下，被注入p型硅衬底的n型杂质中，能使用磷(P)或砷(As)。在n型杂质的情况下，已知在将卤灯作为加热源的RTA处理时，Ge的添加量越增加，载流子浓度越减少，扩散层的电阻值越增加。通过采用闪光灯退火，能提高加热效率，所以能有效地降低扩散层的电阻值。
(实施形态3)
图12(a)～图12(c)是表示本发明的第三实施形态的半导体装置的制造方法的剖面图。以下，以p型MOS晶体管的制造工序为例进行说明。
在本实施形态中，作为形成晶体缺陷区域5用的元素，能使用Ga代替Ge。另外，Ga(预定元素)的离子注入区域(Ga扩散层)比B(杂质元素)的离子注入区域(B扩散层)浅。
首先，如图12(a)所示，按照通常的p型MOS晶体管的制造方法，在n型硅衬底1上形成元件分离区域2。此后，形成栅绝缘膜(氧化硅膜)3，再在栅绝缘膜3上形成栅极4。
其次，如图12(b)所示，将栅极4作为掩模，将Ga离子注入到n型硅衬底1的表面区域中。离子注入条件为：加速能量为1keV，剂量为5×1014cm-2。通过该离子注入，在硅衬底1的表面上作为晶体缺陷区域5，例如形成非晶态区域。其次，将栅极4作为掩模，将B离子注入硅衬底1的表面区域中。离子注入条件为：加速能量为0.2keV，剂量为1×1015cm-2。通过该离子注入，杂质区域6重叠在晶体缺陷区域5上、且在晶体缺陷区域5的下方形成。
其次，如图12(c)所示，用氙(Xe)闪光灯，使光照射在衬底的全部表面上。照射时间为10毫秒以下，照射能量密度为35J/cm2。通过该光照射(闪光灯退火)，杂质元素被激活，同时晶体缺陷区域5及杂质区域6的缺陷恢复，获得p型源·漏扩散层7。进行光照射时，最好在照射光之前预先将衬底加热到400℃左右的温度。
此后的工序，图中虽然未示出，但采用例如常压CVD法，成膜温度为400℃，在全部表面上形成氧化硅膜作为层间绝缘膜。此后，在层间绝缘膜上形成接触孔，再形成源·漏极、栅极、布线等。
图13是表示由图12(a)～图12(c)所示的工序获得的Ga及B的浓度分布图。在本实施形态中，浓度为1018cm-3的深度在Ga的情况下约为11nm，在B的情况下约为14nm。即，在注入了B的全部杂质区域中未必分布Ga，Ga扩散层形成得比B扩散层浅。
另外，测定了扩散层的薄膜电阻为850Ω/□。薄膜电阻之所以比第二实施形态的低，是由作为与B为同一导电类型的Ga的激活引起的。另外，测定了结漏电流，未发现漏电流增加。即，伴随Ga离子注入，未发现pn结特性劣化。
如上所述，即使在本实施形态中，也能获得与第一实施形态相同的作用和效果。另外，与第二实施形态相同，由于Ga扩散层比B扩散层浅，所以能谋求降低漏电流和抑制B扩散，能获得特性和可靠性优异的微小的晶体管。
另外，在上述的第三实施形态中，虽然在注入与B(杂质元素)为同一族的Ga(III族元素)离子后注入B离子，但也可以相反地在注入了杂质元素离子后注入III族元素离子。另外，在III族元素中，能使用比杂质元素重的(质量数比杂质元素大的)元素，除了Ga以外，还能使用In(铟)或Tl(铊)。另外，III族元素的剂量的大小，在Si衬底的表面区域中产生某种程度以上的晶体缺陷的范围(最好使Si衬底的表面区域呈非晶态状态的范围)内即可，最好在1×1014cm-2以上至1×1016cm-2以下的范围内。
另外，在上述的第三实施形态中，虽然说明了p沟道型MOS(MIS)FET，但n沟道型MOS(MIS)FET也能适用同样的方法。在此情况下，被注入p型硅衬底的n型杂质中，能使用磷(P)或砷(As)。在此情况下，作为与磷及砷为同一族的元素(V族元素)，能使用比磷及砷重的(质量数比磷及砷大的)Sb或Bi。
另外，在以上说明的第一至第三实施形态中，作为闪光灯退火的条件，虽然使照射能量密度为35J/cm2，使衬底温度为400℃，但衬底温度能在200～550℃的范围内变更，照射能量密度能在10～60J/cm2的范围内变更。之所以使衬底温度在550℃以下，是为了在闪光灯照射前防止晶体缺陷区域恢复。之所以使照射能量密度能在60J/cm2以下，是为了防止由过剩且急剧的照射能量引起的热应力的增加，防止在Si衬底内产生滑动或裂纹等损伤。之所以使衬底温度在200℃以上，是因为在衬底温度小于200℃时，为了激活杂质需要超过60J/cm2的照射能量。作为衬底的预热方法，能采用卤灯等进行的灯光加热、或用加热板等进行的加热器加热。
另外，在以上说明的第一至第三实施形态中，虽然说明了浅的源·漏扩散层的形成即扩展区域的形成，但上述的方法也能适用于深的源·漏扩散层的形成、多晶硅栅极的形成或沟道区域的形成。
另外，在以上说明的第一至第三实施形态中，说明了作为光源使用闪光灯的退火，但如果是发光强度分布的最大点为600nm以下(最好为500nm以下)的光，则也能使用闪光灯以外的光源。另外，发光时间最好在100毫秒以下，10毫秒以下就更好。在闪光灯以外的光源中能使用受激准分子激光器。
(实施形态4)
图14(a)～图14(f)是表示本发明的第四实施形态的半导体装置的制造方法的剖面图。本实施形态是关于利用上述的第一至第三实施形态的方法制造MOS晶体管的方法。因此，基本上能适合采用第一至第三实施形态中所述的各种事项(第五至第七实施形态也一样)。
首先，如图14(a)所示，按照通常的MOS晶体管的制造方法，在n型硅衬底1上形成元件分离区域2。此后，形成栅绝缘膜(氧化硅膜)3，再在栅绝缘膜3上形成栅极4。
其次，如图14(b)所示，将栅极4作为掩模，将Ge离子注入n型硅衬底1的表面区域中。离子注入条件为：加速能量为1keV，剂量为5×1014cm-2。通过该离子注入，形成从硅衬底1的表面算起深度为10nm的晶体缺陷区域5。其次，将栅极4作为掩模，将B离子注入硅衬底1的表面区域中。离子注入条件为：加速能量为0.2keV，剂量为1×1015cm-2。通过该离子注入，重叠在晶体缺陷区域5上形成杂质区域6。
其次，如图14(c)所示，在将衬底加热到400℃左右的温度的状态下，将氙闪光灯的光照射在衬底的全部表面上。照射时间为10毫秒以下，照射能量密度为35J/cm2。通过该光照射，杂质元素被激活，同时晶体缺陷区域5及杂质区域6的缺陷恢复，获得与栅极4相邻的浅的源·漏扩散层7(扩展区域)。
其次，如图14(d)所示，采用CVD法依次淀积氮化硅膜(SiN膜)及氧化硅膜(SiO2)。接着，用RIE法，有选择地将氮化硅膜8及氧化硅膜9残留在栅极4的侧壁上，形成多层结构的侧壁隔离片。
其次，如图14(e)所示，将栅极4和由氮化硅膜8及氧化硅膜9构成的侧壁隔离片作为掩模，注入B离子。离子注入条件为：加速能量为5keV，剂量为3×1015cm-2。通过该离子注入，形成离开栅极4的端部的深的杂质区域10。另外，通过该离子注入，B也被注入到栅极(多晶硅)中。
其次，如图14(f)所示，在将衬底加热到400℃左右的温度的状态下，将氙闪光灯的光照射在衬底的全部表面上。照射时间为10毫秒以下，照射能量密度为35J/cm2。通过该光照射，注入了离子的杂质元素被激活，同时杂质区域10等的晶体缺陷恢复，获得离开栅极4的端部的深的源·漏扩散层11。
此后的工序虽然图中未示出，但例如利用常压CVD法，在成膜温度400℃的条件下，在全部表面上形成氧化硅膜作为层间绝缘膜。此后，在层间绝缘膜上形成接触孔，再形成源·漏极、栅极、布线等。
如果采用本实施形态，则通过采用闪光灯退火，能缩短将与栅极4相邻的浅的杂质区域6激活所需要的热处理时间。因此，能将杂质向栅极下的扩散抑制在最小限度，能抑制短沟道效应。另外，通过闪光灯照射前的Ge离子注入，在Si衬底的表面区域中形成晶体缺陷区域，所以提高了加热效率。因此，能有效地降低扩散层的电阻，能提高MOS晶体管的电流驱动能力。
(实施形态5)
图15(a)～图15(f)是表示本发明的第五实施形态的半导体装置的制造方法的剖面图。本实施形态是关于利用上述的第一至第三实施形态的方法制造MOS晶体管的方法。
首先，如图15(a)所示，按照通常的MOS晶体管的制造方法，在n型硅衬底1上形成元件分离区域2。此后，形成栅绝缘膜(氧化硅膜)3，再在栅绝缘膜3上形成栅极4。
其次，如图15(b)所示，将栅极4作为掩模，将B离子注入硅衬底1的表面区域中。离子注入条件为：加速能量为0.2keV，剂量为1×1015cm-2。通过该离子注入，形成杂质区域6。
其次，如图15(c)所示，进行使用卤灯的RTA处理。退火条件为：衬底温度为800℃、加热时间为10秒。通过该退火处理，杂质区域6的缺陷恢复，获得与栅极4相邻的浅的源·漏扩散层7(扩展区域)。
其次，如图15(d)所示，采用CVD法依次淀积氮化硅膜(SiN膜)及氧化硅膜(SiO2)。接着，用RIE法，有选择地将氮化硅膜8及氧化硅膜9残留在栅极4的侧壁上，形成多层结构的侧壁隔离片。
其次，如图15(e)所示，将栅极4和由氮化硅膜8及氧化硅膜9构成的侧壁隔离片作为掩模，注入Ge离子。离子注入条件为：加速能量为15keV，剂量为5×1014cm-2。通过该离子注入，形成从硅衬底1的表面算起深度为20nm的非晶态区域(晶体缺陷区域5)。其次，将栅极及侧壁隔离片作为掩模，注入B离子。离子注入条件为：加速能量为5keV，剂量为3×1015cm-2。通过该离子注入，形成离开栅极4的端部的深的杂质区域10。另外，通过该离子注入，B也被注入到栅极(多晶硅)中。
其次，如图15(f)所示，在将衬底加热到400℃左右的温度的状态下，将氙闪光灯的光照射在衬底的全部表面上。照射时间为10毫秒以下，照射能量密度为35J/cm2。通过该光照射，注入了离子的杂质元素被激活，同时杂质区域10等的晶体缺陷恢复，获得离开栅极4的端部的深的源·漏扩散层11。
此后的工序虽然图中未示出，但例如利用常压CVD法，在成膜温度400℃的条件下，在全部表面上形成氧化硅膜作为层间绝缘膜。此后，在层间绝缘膜上形成接触孔，再形成源·漏极、栅极、布线等。
如果采用本实施形态，则使浅的杂质扩散层7经受高温的只是将深的杂质区域10激活用的闪光灯退火工序。因此，能将杂质向栅极下的扩散抑制在最小限度，能抑制短沟道效应。另外，由于减少闪光灯的照射次数，所以能抑制急剧的温度上升引起的热应力的发生。因此，能降低衬底损伤，能提高合格率。另外，通过闪光灯照射前的Ge离子注入，使Si衬底的表面区域呈非晶态状态，所以结晶性的恢复变好，同时提高了加热效率。因此，能有效地降低扩散层的电阻，能提高MOS晶体管的电流驱动能力。
(实施形态6)
图16(a)～图16(f)是表示本发明的第六实施形态的半导体装置的制造方法的剖面图。本实施形态也是关于利用上述的第一至第三实施形态的方法制造MOS晶体管的方法。
首先，如图16(a)所示，按照通常的MOS晶体管的制造方法，在n型硅衬底1上形成元件分离区域2。此后，形成栅绝缘膜(氧化硅膜)3，再在栅绝缘膜3上形成栅极4。此后，利用CVD法依次淀积氮化硅膜(SiN膜)及氧化硅膜(SiO2)。接着，用RIE法，有选择地将氮化硅膜8及氧化硅膜9残留在栅极4的侧壁上，形成多层结构的侧壁隔离片。
其次，如图16(b)所示，将栅极及侧壁隔离片作为掩模，注入B离子。离子注入条件为：加速能量为5keV，剂量为3×1015cm-2。通过该离子注入，形成离开栅极4的端部的深的杂质区域10。另外，通过该离子注入，B也被注入到栅极(多晶硅)中。
其次，如图16(c)所示，进行使用卤灯的RTA处理。退火条件为：衬底温度为1015℃、加热时间为10秒。通过该退火处理，杂质元素被激活，同时杂质区域10的缺陷恢复，获得离开栅极4的深的源·漏扩散层11。
其次，如图16(d)所示，用氢氟酸(HF)有选择地刻蚀构成侧壁隔离片的一部分的氧化硅膜9。
其次，如图16(e)所示，将栅极4和氮化硅膜8作为掩模，注入Ge离子。离子注入条件为：加速能量为1keV，剂量为5×1014cm-2。通过该离子注入，形成从硅衬底1的表面算起深度为20nm的晶体缺陷区域5。其次，将栅极4和氮化硅膜8作为掩模，注入B离子。离子注入条件为：加速能量为0.2keV，剂量为1×1015cm-2。通过该离子注入，形成与栅极4的端部的相邻的浅的杂质区域6。
其次，如图16(f)所示，在将衬底加热到400℃左右的温度的状态下，将Xe闪光灯的光照射在衬底的全部表面上。照射时间为10毫秒以下，照射能量密度为35J/cm2。通过该光照射，注入了离子的杂质元素被激活，同时杂质区域6等的晶体缺陷恢复，获得与栅极4相邻的浅的源·漏扩散层7。
此后的工序虽然图中未示出，但例如利用常压CVD法，在成膜温度400℃的条件下，在全部表面上形成氧化硅膜作为层间绝缘膜。此后，在层间绝缘膜上形成接触孔，再形成源·漏极、栅极、布线等。
如果采用本实施形态，则在深的源·漏扩散层11之后形成浅的源·漏扩散层7。因此，不使浅的杂质区域6经受将深的杂质区域10激活用的秒级的高温。因此，能将杂质向栅极下的扩散抑制在最小限度，能抑制短沟道效应。另外，由于减少闪光灯的照射次数，所以能抑制急剧的温度上升引起的热应力的发生。因此，能降低衬底损伤，能提高合格率。另外，通过闪光灯照射前的Ge离子注入，在Si衬底的表面区域上形成了晶体缺陷区域，所以提高了加热效率。因此，能有效地降低扩散层的电阻，能提高MOS晶体管的电流驱动能力。
另外，在上述的第四至第六实施形态中，虽然说明了p型MOS晶体管的例子，但上述的方法也能适用于n型MOS晶体管。另外，能进行在第一至第三实施形态中说明的各种变更。
(实施形态7)
图17(a)～图17(e)是表示本发明的第七实施形态的半导体装置的制造方法的剖面图。
首先，如图17(a)所示，用CVD法在n型硅衬底21上淀积厚度为200nm的氧化硅膜(SiO2膜)22。其次，如图17(b)所示，对氧化硅膜22进行构图，形成0.3微米×0.3微米的接触孔23。
其次，如图17(c)所示，将氧化硅膜22作为掩模，将Ga离子注入硅衬底21的表面区域中。离子注入条件为：加速能量为15keV，剂量为5×1014cm-2。通过该离子注入，在硅衬底21的表面上作为晶体缺陷区域24，例如形成非晶态区域。其次，将氧化硅膜22作为掩模，将B离子注入硅衬底21的表面区域中。离子注入条件为：加速能量为5keV，剂量为5×1015cm-2。通过该离子注入，杂质区域25重叠在晶体缺陷区域24上、且在晶体缺陷区域24的下方形成。
其次，如图17(d)所示，在全部表面上形成厚度为30nm以下的金属膜26。该金属膜26最好采用能使硅衬底上的自然氧化膜还原的金属、例如Ti。一般说来，能采用IIIa族、IVa族、Va族的高熔点金属。
其次，在将衬底加热到400℃左右的温度的状态下，将Xe闪光灯的光照射在衬底的全部表面上。照射时间为10毫秒以下，照射能量密度为35J/cm2。通过该光照射(闪光灯退火)，杂质元素被激活，同时晶体缺陷区域24及杂质区域25的缺陷恢复，获得扩散层27。另外，通过该闪光灯退火，能获得金属膜26和扩散层27的良好的欧姆接触。
其次，如图17(e)所示，作为电阻率低的金属膜28，例如淀积Al膜(厚度400nm)。另外，对金属膜26及28进行构图，形成电极。
测定了通过上述的工序获得的Al电极28和硅衬底21之间的接触电阻为6×10-8Ωcm2。与此不同，使用不离子注入Ge而只离子注入B的比较例的试料时，接触电阻为3×10-7Ωcm2。由这些结果可知，本实施形态与比较例相比，能显著地降低接触电阻。
一般说来，在金属和半导体的接触中，半导体内存在阻挡层，它成为发生接触电阻的原因。通过注入离子Ge，在衬底表面上产生晶体缺陷(使衬底表面非晶态化)，所以能在阻挡层内形成局部的能级。因此，即使载流子象热电子释放电流那样不越过阻挡层，载流子也能通过在阻挡层内形成的能级容易地移动。因此，可以认为在本实施形态中，形成了再结合欧姆接触的结果，接触电阻显著下降。
另外，在上述的实施形态中，离子注入Ge(预定元素)的工序、离子注入B(杂质元素)的工序及形成金属膜(导电膜)26的工序能以任意的顺序进行。
如上所述，如果采用本实施形态，则如第一至第三实施形态中所述，除了能获得电阻低的浅的扩散层以外，还能获得良好的欧姆接触。
另外，即使在本实施形态中，也能进行第一至第三实施形态中所述的各种变更。例如，在本实施形态中虽然通过离子注入硼(B)，形成了p型扩散层，但也能通过离子注入磷(P)或砷(As)，形成n型扩散层。另外，还能作为IV族元素，离子注入Si、Sn或Pb，代替离子注入Ge。另外，在形成p型扩散层的情况下，还能离子注入作为III族元素的Ga、In或Ti，代替离子注入Ge。另外，在形成n型扩散层的情况下，还能离子注入作为V族元素的Sb或Bi，代替注入离子Ge。
以上，虽然说明了本发明的实施形态，但本发明不限定于上述实施形态，在不脱离其旨意的范围内，能进行各种变形实施。另外，在上述实施形态中包括各个阶段的发明，通过适当地组合所公开的结构的必要条件，能抽出各种发明。例如，即使从所公开的结构的必要条件中删除几个结构的必要条件，如果能获得规定的效果，则能作为发明抽出。
如果采用本发明，则能形成浅而且电阻低的杂质扩散层等，能精确地控制杂质的分布。

Claims (14)

1.一种半导体装置的制造方法，其特征在于包括：
将杂质元素的离子注入半导体区域的工序；
作为预定元素将与IV族的元素或与上述杂质元素的导电类型相同、质量数比上述杂质元素大的元素的离子注入上述半导体区域的工序；以及
将闪光灯的光照射在注入了上述杂质元素及上述预定元素的非晶态区域中，进行退火的工序。
2.一种半导体装置的制造方法，其特征在于包括：
在半导体衬底上形成栅绝缘膜的工序；
在上述栅绝缘膜上形成栅极的工序；
至少将上述栅极作为掩模，将杂质元素的离子注入上述半导体衬底中的工序；
至少将上述栅极作为掩模，作为预定元素将IV族的元素或与上述杂质元素的导电类型相同、质量数比上述杂质元素大的元素的离子注入上述半导体衬底中的工序；以及
将闪光灯的光照射在注入了上述杂质元素及上述预定元素的非晶态区域中，进行退火的工序。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于：
在照射上述光的工序之前，还具有在上述半导体区域上形成导电膜的工序。
4.根据权利要求1至权利要求3中的任意一项所述的半导体装置的制造方法，其特征在于：
上述预定元素从Si、Ge、Sn、Pb、Ga、In、Tl、Sb和Bi中选择。
5.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于：
上述光的发光时间为100毫秒以下。
6.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于：
上述光的照射能量密度在10J/cm2以上，60J/cm2以下。
7.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于：
上述闪光灯的光在600nm以下的波长区域中有发光强度分布的最大点。
8.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于：
在加热了上述半导体区域的状态下，进行照射上述光的工序。
9.一种半导体装置的制造方法，其特征在于包括：
将杂质元素的离子注入半导体区域的工序；
作为预定元素将与IV族的元素或与上述杂质元素的导电类型相同、质量数比上述杂质元素大的元素的离子注入上述半导体区域的工序；以及
通过向注入了上述杂质元素和上述预定元素的离子的非晶态区域照射将被注入的上述杂质元素的离子激活的光进行退火的工序，且
该通过照射光进行退火的工序是对被加热的半导体区域进行的。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于：
在对上述非晶态区域进行退火的工序之前，还具有在上述半导体区域上形成导电膜的工序。
11.一种半导体装置的制造方法，其特征在于包括：
在半导体衬底上形成栅绝缘膜的工序；
在上述栅绝缘膜上形成栅极的工序；
至少将上述栅极作为掩模，将杂质元素的离子注入上述半导体衬底中的工序；
至少将上述栅极作为掩模，作为预定元素将IV族的元素或与上述杂质元素的导电类型相同、质量数比上述杂质元素大的元素的离子注入上述半导体衬底中的工序；以及
通过向注入了上述杂质元素和上述预定元素的离子的非晶态区域照射将被注入的上述杂质元素的离子激活的光进行退火的工序，且
该通过照射光进行退火的工序是对被加热的半导体区域进行的。
12.根据权利要求9～11中任一项所述的半导体装置的制造方法，其特征在于：上述光在600nm以下的波长区域中有发光强度分布的最大点。
13.根据权利要求9～11中任一项所述的半导体装置的制造方法，其特征在于：上述预定元素从Si、Ge、Sn、Pb、Ga、In、Tl、Sb和Bi中选择。
14.根据权利要求9～11中任一项所述的半导体装置的制造方法，其特征在于：上述光是闪光灯的光。
CNB031225098A 2002-04-16 2003-04-16 半导体装置的制造方法 Expired - Fee Related CN1295763C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP113570/2002 2002-04-16
JP2002113570A JP3746246B2 (ja) 2002-04-16 2002-04-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1452223A CN1452223A (zh) 2003-10-29
CN1295763C true CN1295763C (zh) 2007-01-17

Family

ID=28786704

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031225098A Expired - Fee Related CN1295763C (zh) 2002-04-16 2003-04-16 半导体装置的制造方法

Country Status (5)

Country Link
US (3) US7091114B2 (zh)
JP (1) JP3746246B2 (zh)
KR (1) KR100537120B1 (zh)
CN (1) CN1295763C (zh)
TW (1) TW571338B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7255899B2 (en) * 2001-11-12 2007-08-14 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and heat treatment method of substrate
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) * 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
JP4846239B2 (ja) * 2002-12-13 2011-12-28 エイチアールエル ラボラトリーズ，エルエルシー ウェル注入を用いた集積回路の改変
WO2004075274A1 (ja) * 2003-02-19 2004-09-02 Matsushita Electric Industrial Co., Ltd. 不純物導入方法
JP2005005405A (ja) * 2003-06-10 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体装置の製造方法
JP2005005406A (ja) * 2003-06-10 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
DE10339991A1 (de) * 2003-08-29 2005-03-31 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Technik zum Einstellen einer Eindringtiefe während der Implantation von Ionen in ein Halbleitergebiet
WO2005031832A1 (ja) * 2003-09-24 2005-04-07 Matsushita Electric Industrial Co., Ltd. 不純物導入方法、不純物導入装置およびこれらを用いて形成した電子素子
WO2005036626A1 (ja) * 2003-10-09 2005-04-21 Matsushita Electric Industrial Co., Ltd. 接合の形成方法およびこれを用いて形成された被処理物
US7060581B2 (en) * 2003-10-09 2006-06-13 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
JP2005142344A (ja) 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
WO2005057662A2 (en) * 2003-12-10 2005-06-23 Koninklijke Philips Electronics N.V. Method and apparatus for fabricating ultra-shallow junction metal-oxide semiconductor integrated circuit devices.
JP4342429B2 (ja) * 2004-02-09 2009-10-14 株式会社東芝 半導体装置の製造方法
US7501332B2 (en) * 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
JP2005322893A (ja) * 2004-04-05 2005-11-17 Toshiba Corp 不純物添加方法及び半導体装置の製造方法
JPWO2005112088A1 (ja) * 2004-05-14 2008-03-27 松下電器産業株式会社 半導体装置の製造方法および製造装置
WO2005119745A1 (ja) * 2004-06-04 2005-12-15 Matsushita Electric Industrial Co., Ltd. 不純物導入方法
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
JP4594664B2 (ja) 2004-07-07 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006066686A (ja) * 2004-08-27 2006-03-09 Matsushita Electric Ind Co Ltd 不純物導入方法および不純物導入装置
US7531436B2 (en) * 2005-02-14 2009-05-12 Texas Instruments Incorporated Highly conductive shallow junction formation
JP2006294751A (ja) * 2005-04-07 2006-10-26 Toshiba Corp 半導体集積回路及びその製造方法
US20080050883A1 (en) * 2006-08-25 2008-02-28 Atmel Corporation Hetrojunction bipolar transistor (hbt) with periodic multilayer base
US20060292809A1 (en) * 2005-06-23 2006-12-28 Enicks Darwin G Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection
US20070054460A1 (en) * 2005-06-23 2007-03-08 Atmel Corporation System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop
JP4825459B2 (ja) * 2005-06-28 2011-11-30 株式会社東芝 熱処理装置、熱処理方法及び半導体装置の製造方法
JP5135743B2 (ja) * 2005-09-28 2013-02-06 富士通セミコンダクター株式会社 半導体装置の製造方法
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070102834A1 (en) * 2005-11-07 2007-05-10 Enicks Darwin G Strain-compensated metastable compound base heterojunction bipolar transistor
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
US8969126B2 (en) * 2006-03-15 2015-03-03 Lg Chem, Ltd. Fabrication method for organic light emitting device and organic light emitting device fabricated by the same method
JP5283827B2 (ja) * 2006-03-30 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法
US20070262295A1 (en) * 2006-05-11 2007-11-15 Atmel Corporation A method for manipulation of oxygen within semiconductor materials
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US7495250B2 (en) * 2006-10-26 2009-02-24 Atmel Corporation Integrated circuit structures having a boron- and carbon-doped etch-stop and methods, devices and systems related thereto
US7569913B2 (en) * 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
JP4874830B2 (ja) * 2007-02-06 2012-02-15 株式会社東芝 半導体装置の製造方法
KR100877099B1 (ko) * 2007-03-26 2009-01-09 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100900234B1 (ko) * 2007-08-24 2009-06-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP5221099B2 (ja) * 2007-10-17 2013-06-26 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
JP2008124489A (ja) * 2007-12-28 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
JP2009182089A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 半導体装置の製造方法
US8377804B2 (en) * 2008-10-02 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
US8178430B2 (en) 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors
JP2011086728A (ja) 2009-10-14 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP5499804B2 (ja) * 2010-03-19 2014-05-21 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101926609B1 (ko) * 2012-06-12 2018-12-10 삼성전자 주식회사 질화갈륨계 반도체 소자 및 그 제조방법
JP6425950B2 (ja) * 2014-09-12 2018-11-21 株式会社Ｓｃｒｅｅｎホールディングス 半導体製造方法および半導体製造装置
JP2018107190A (ja) * 2016-12-22 2018-07-05 トヨタ自動車株式会社 半導体装置の製造方法
CN108695158B (zh) * 2017-04-05 2021-08-13 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法
EP3474314A1 (en) * 2017-10-20 2019-04-24 Infineon Technologies Austria AG Semiconductor device and method for manufacturing a semiconductor method
US10347720B2 (en) 2017-10-30 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Doping for semiconductor device with conductive feature
US10832913B2 (en) * 2018-02-14 2020-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Method and apparatus for forming semiconductor structure
US11251268B2 (en) * 2020-01-28 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with doped structure

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
JPS5750427A (en) 1980-09-12 1982-03-24 Ushio Inc Annealing device and annealing method
US4617066A (en) * 1984-11-26 1986-10-14 Hughes Aircraft Company Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
JP2850319B2 (ja) 1987-04-28 1999-01-27 ソニー株式会社 シリコン薄膜の形成方法
JPH0629235A (ja) 1992-07-09 1994-02-04 Mitsubishi Electric Corp 半導体装置の製造方法
JP2919254B2 (ja) 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
JP2586407B2 (ja) 1994-10-28 1997-02-26 日本電気株式会社 半導体装置の製造方法
JP3070420B2 (ja) * 1994-12-21 2000-07-31 日本電気株式会社 半導体装置の製造方法
JPH0917867A (ja) 1995-06-30 1997-01-17 Nkk Corp 半導体装置におけるコンタクト部の形成方法
JP3840697B2 (ja) 1996-07-11 2006-11-01 セイコーエプソン株式会社 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法
JP3075225B2 (ja) * 1997-09-11 2000-08-14 日本電気株式会社 半導体装置の製造方法
US6037640A (en) * 1997-11-12 2000-03-14 International Business Machines Corporation Ultra-shallow semiconductor junction formation
JPH11168069A (ja) * 1997-12-03 1999-06-22 Nec Corp 半導体装置の製造方法
KR100260766B1 (ko) * 1998-02-18 2000-08-01 구본준 레이저 어닐 장비
JP2000138177A (ja) 1998-10-29 2000-05-16 Sharp Corp 半導体装置の製造方法
JP2000260728A (ja) 1999-03-08 2000-09-22 Nec Corp 半導体装置の製造方法
JP2000260710A (ja) 1999-03-11 2000-09-22 Seiko Epson Corp 半導体装置の製造方法及びアニール装置
US6333244B1 (en) * 2000-01-26 2001-12-25 Advanced Micro Devices, Inc. CMOS fabrication process with differential rapid thermal anneal scheme
US6417515B1 (en) * 2000-03-17 2002-07-09 International Business Machines Corporation In-situ ion implant activation and measurement apparatus
US6645838B1 (en) * 2000-04-10 2003-11-11 Ultratech Stepper, Inc. Selective absorption process for forming an activated doped region in a semiconductor
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
US6399452B1 (en) * 2000-07-08 2002-06-04 Advanced Micro Devices, Inc. Method of fabricating transistors with low thermal budget
JP3904936B2 (ja) 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
TW490746B (en) * 2001-04-02 2002-06-11 United Microelectronics Corp Formation method of ultra-shallow junction
US20030096490A1 (en) * 2001-11-16 2003-05-22 John Borland Method of forming ultra shallow junctions
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3746246B2 (ja) 2006-02-15
US20030193066A1 (en) 2003-10-16
JP2003309079A (ja) 2003-10-31
KR100537120B1 (ko) 2005-12-16
US20100055859A1 (en) 2010-03-04
TW571338B (en) 2004-01-11
CN1452223A (zh) 2003-10-29
US20060273392A1 (en) 2006-12-07
KR20030082430A (ko) 2003-10-22
US7091114B2 (en) 2006-08-15

Similar Documents

Publication Publication Date Title
CN1295763C (zh) 半导体装置的制造方法
CN1244955C (zh) 半导体器件的制造方法和退火装置
CN1315179C (zh) 半导体器件的制造方法
US8211785B2 (en) Fabrication method for semiconductor device including flash lamp annealing processes
CN1130757C (zh) 使用离子注入制造半导体器件的方法
CN1243372C (zh) 制造具有超浅超陡反向表面沟道的半导体器件的方法
US7981816B2 (en) Impurity-activating thermal process method and thermal process apparatus
US8017528B2 (en) Impurity-activating thermal process method and thermal process apparatus
JP2004063574A5 (zh)
CN1830067A (zh) 半导体装置的制造方法
KR102478873B1 (ko) 디이프 접합 전자 소자 및 그의 제조 공정
TWI251880B (en) Semiconductor device and manufacturing method thereof
CN1694263A (zh) 半导体装置及其制造方法
US9947821B2 (en) High concentration doping in silicon
CN1476061A (zh) 半导体器件的制造方法
CN1892996A (zh) 薄膜晶体管的制造方法与修补多晶硅膜层之缺陷的方法
CN109891553B (zh) 装置形成方法
CN1134600A (zh) 制造薄膜晶体管的方法及设备
US20090108408A1 (en) Method for Trapping Implant Damage in a Semiconductor Substrate
Foggiato et al. Ultra shallow junction formation by flash annealing: The challenges ahead
JPH02144973A (ja) 可変容量ダイオード素子の製造方法
JP2010212304A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070117

Termination date: 20140416