TW571338B - Semiconductor device and manufacturing method for the same - Google Patents

Semiconductor device and manufacturing method for the same Download PDF

Info

Publication number
TW571338B
TW571338B TW091125055A TW91125055A TW571338B TW 571338 B TW571338 B TW 571338B TW 091125055 A TW091125055 A TW 091125055A TW 91125055 A TW91125055 A TW 91125055A TW 571338 B TW571338 B TW 571338B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor
semiconductor device
manufacturing
impurity
Prior art date
Application number
TW091125055A
Other languages
English (en)
Inventor
Takayuki Ito
Toshihiko Iinuma
Kyoichi Suguro
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW571338B publication Critical patent/TW571338B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

571338 ⑴ 玖、發明說明 施方式及圖式簡單說明) (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實 [發明所屬之技術領域] 本發明係關於一種半導體裝置及半導體裝置的製造方 法，其特點係關於熱處理技術者。 [習知技術] L SI的高集成化’係藉著漸縮小L s 1的構成元件而達成。 而隨著元件尺寸的縮小，淺Pn接合的形成，亦即淺雜質擴 散區域的形成，乃更开^重要。 欲形成淺雜質擴散區域者，其重點係以低加速能量進行 離子植入，以及隨後之退火處理的最佳化。P型雜質採硼 (B)，η型雜質採璘（P)或砷（AS)。然而，因該等雜質在矽（Si) 中具大的擴散係數故在採_素燈的RTA (Rapid Thermal Anneal，即快速退火）處理時，雜質將朝内側及外側擴散。 因之，欲得淺雜質擴散層乃漸次遭逄難處。倘欲控制雜質 擴散而降低退火潘度’則雜質的活性化常數將大幅降低。 故，採_素燈的RTA處理’難以形成接合深度淺（20 nm以 下)且具低電P旦的雜質擴散層。 針對上提問題點’已有採氙氣（Xe)閃光燈式的源俾瞬時 提供活性化必須能量之閃光燈退火處理法。Xe閃光燈係 將Xe氣體封入石英管等的管内者，可使儲於電容等的電 荷進行短時間的放電’例如’可在100 Msec〜數msec的範圍 内發放白色光。故’了不改變植入半導體層的雜質離子之 分布而進行雜質的活洗化。 然而，因閃光燈的光由半導體基板表面反射’致惡化加 -6- 571338 (2) 發明說明績頁 熱效率，使雜質難以充分的進行活性化。倘欲提昇活性化 常數而升高閃光燈的照射能量，將增加熱應力致破壞了半 導體基板。亦即，以往的閃光燈退火處理法雖能形成淺接 合的雜質擴散區域，然對擴散層的低電阻化則有其極限。 另一方面，在以往技術中，已知有形成光吸收膜的技術 俾在退火處理中對吸收光源具良效者。在特開平10-26772
號公報所揭示者，係在製造TFT (薄膜晶體）中，在閘極絕 緣膜的表面形成光吸收膜的技術。然而，因為利用了形成 在閘極絕緣膜的表面之光吸收膜，以致欲進行有效率的加 熱作業時有其困難。特開2000-138177號公報所揭示者，係 在半導體裝置的製造中，在層間絕緣膜的表面形成光吸收 膜的技術。然而，因利用了形成在層間絕緣膜的表面之光 吸收膜，終究仍難以進行有效率的加熱作業。 [發明所欲解決的問題]
如所揭示般，隨著L S I的高集成化，欲形成淺且低電阻 的雜質擴散層等對雜質之分布（profile)的精度控制，其重 要性係與時倶增，然而以往對雜質之分布的精度控制卻相 當困難。 本發明係著眼於上揭之已知問題點，其目的在提供可精 確控制雜質的分布之半導體裝置及半導體裝置的製造方 法。 [解決問題的方法] 在發明之半導體裝置的製造方法，其特徵在於包含下述 諸製程：將雜質元素之離子植入半導體區域；將作為特定 571338 _ (3) 發明說明續頁 元素的IV族元素或與上述雜質元素屬同一導電型且質量 數較上述雜質元素大的元素之離子，植入上述半導體區域 ;以及退火處理製程，俾將發光強度分布的頂點為600 nm 以下的波長區域之光源，照射至已植入上述雜質元素及上 述特定元素之區域。 又，本發明之半導體裝置的製造方法，其特徵在於包含 下述諸製程：將閘極絕緣膜形成於半導體基板上；將閘極 形成於上述閘極絕緣膜上；至少以上述閘極為罩幕，將雜 質元素的雜子植入上述半導體基板；至少以上述閘極為罩 幕，將作為特定元素的IV族元素或與上述雜質元素屬同 一導電型且質量數較上述雜質元素大的元素之離子，植入 上述半導體基板；以及退火處理，係將發光強度分布的頂 點為600 nm以下的波長區域之光源，照射至已植入上述雜 質元素及上述特定元素之區域。 本發明之半導體裝置，其特徵在於包含下述者：第1半 導體區域，具第1導電型；第2半導體區域，具第2導電型 ，係形成在上述第1半導體區域上且含第2導電型的雜質元 素者；其中，含有特定元素的IV族元素或與上述雜質元 素屬同一導電型且質量數較上述雜質元素大的元素所構 成的區域，至少有部分係被上述第2半導體區域所包含， 且上述特定元素在深度方向具濃度分布，自上述第2半導 體區域的表面迄上述濃度分布之頂點的深度，與自上述第 2半導體區域的表面迄上述第1半導體區域與第2半導體區 域交界面的深度相較，前者較淺。 571338 ⑷ 發明說明續頁 [發明之實施形態] 以下將參照圖面說明本發明之實施形態。 (實施形態1 ) 圖1(a)〜圖1(c)所示者，係本發明第1實施形態的半導體 裝置之製造方法的分布圖。以下將以？型M〇s電晶體的製 ^為說明例。 首先，如圖1(a)所揭示般，藉由一般的卩型M〇s電晶體 的製造方法，在n型矽（si)基板i形成元件分離區域2。之 後’形成閘極絕緣膜（氧化矽膜）3，再將閘極4形成於間極 絕緣膜3上。 繼而，如圖1(b)所揭示般，以閘極4為罩幕，將錯 離子植入η型矽基板1的表面區域。係以加速能 里 keV、 捧雜量5x 1014 cm·2為離子植入的條件。藉該離 丁植入致在 石夕基板1的表面形成了結晶缺陷區域5。例如， μ y成了非晶 狀態的結晶缺陷區域5。該結晶缺陷區域5的端鄯 〈衣度， 係由石夕基板1的表面算起約2〇 nm。 接著，以閘極4為罩幕，將硼（B)離子植入矽其士 迅狹1的表 面區域。係以加速能量〇·2 keV、摻雜量lxl〇15 cm·2 A由 丄 4離子植 入的條件。藉該離子植入致使雜質區域6與結晶缺 % b區域5 重疊而形成於結晶缺陷區域5的上部。 之後，如圖1 (c)所揭示般，藉氙氣（Xe)閃光燈 β、、 射在基板全面。使照射時間在10 ms以下，照射 W %量密度 為35 j/cm2。藉由該光的照射（閃光燈退火處理） )%使雜質 元素活性化之外，同時亦恢復結晶缺陷區域5及雜所 雖貝區域6 571338 (5) I發明說明續頁 的缺陷，獲得P型源極•汲極擴散層7。在進行光照射前希 先對基板加熱至40(TC為佳。 之後的製程雖未明示於圖示中，然而，係以例如常壓 C VD法經成膜溫度400°C的條件將氧化矽膜形成於全面俾 作為閘極絕緣膜。之後，在層間絕緣膜開出接觸孔（contact hole)，再形成源極、汲極、閘極、配線等。 圖2 (a)及圖2(b)所示者，係對比於第1實施形態之比較例
的製造方法之分布圖。本比較例之中，未將G e離子植入 矽基板1，而以相同於上述實施形態的條件將B離子植入 ，之後，以相同於上述實施形態的條件來藉氤氣閃光燈施 以照射。 得之G e及B的 程中所取得之 圖3所示者係圖1(a)〜圖l(c)的製程中所取 濃度分布，圖4所示者係圖2(a)及圖2(b)的製 B的濃度分布。 本實施形態之中，濃度為，cm-3時，〜的深度約55· 而心約12·。相對的，在比較例之中’ B濃度為1〇1、以3時 的深度約18 nm。亦即，本實施形態與比較例相較，b分佈 於較淺區域。此結果係因將質量較B重（即質量數較大）的
Ge離子植入，使基板表面產生大量的結晶缺陷而呈非晶 狀，致抑制B的穿隧效應所致。 "曰 又’對擴散層的片電阻進行實測後，未植人 比較例為7 kQ/□，相對於前者 離子的 7万、則者，植入Ge離子的本實 則為510 Ω/口’可得知擴散層的電阻已顯著下降=者心 經計算基板面内之電限的分布均度後，比較例者為㈣% -10 - 571338 ⑹ 發明說明續頁: ，相對於前者 度向上提昇。 本貫施形態者為σ< 1.5%，故可得知其均勻 如以上所揭7^般’藉著組合Ge的離子植入及閃光燈退 火處理’可準確控制雜質的分布。因❿，可形成深度2〇⑽ 以下的及接e之低電阻的P型源極•汲極擴散層。 為抓求減少擴散層的電阻值及提昇擴散層電阻的均勻
度之原Q 遂足發基板表面的反射率。圖5所示者，係 矽基板表面的反射光譜。 藉植入B的低加速離子，從§丨（1〇〇)產生的反射率在3的 以下的t波長側下降約丨〇%，再植入以離子則使4〇〇腿以 下的短波長側的反射率下降約數％。另一方面，隨〜的離 子植入，增加了 45〇 nm以上的長波長側的反射率。未植入 離子的Si (裸碎）’可觀測得係以π。nrr^wo nm附近為其頂 點。孩等〈頂點係與帶狀結構的臨界點Ei (L34Ll：^ E2 (ΧθΧ!)相關連者。冑著Ge的離子植入，使該二個頂點消 失，其係因為在基板表面產生大量的結晶缺陷而破壞了結 晶的周期性所致。 圖6所不者，係氙氣閃光燈及_化鎢燈的發頻譜（發光強 度分布）’以及Si的吸收特性。可觀剛得知，相較於齒素 燈在長波長側具強的發光強度，閃光燈則在可見光區域具 強的發光強度’尤以250〜50〇 左右的區域為最。又，Si 在可見光區域具高的光吸收率。 由以上内容即可 發光能量能有效地 明瞭，使用閃光燈時較使用商素燈時其 被吸收。再者，藉植入Ge離子可在矽 -11- 571338 ⑺ 發明說明續頁 基板的表面區域產生田 .. r 又1的結晶缺陷，故可在閃光燈的發 光強度大的波長區域 1年低矽基板表面的反射率。亦即，可 提昇矽基板表面的吸妆* τ卩了 收率。因之，藉由組合G e的離子植 入及閃光燈退火處理能丄 月匕徒向加熱效率，故能不破壞B等雜 質的分布而有效車—& 半地使雖質活性化。 圖7所示者，係本鲁、Α 貫她形態之圖1 (c)的製程後，所實測
之照射能量密度與片電阻的關係。所示者分別為不遮蔽紫 外光之閃光k用例（a)，以及遮蔽彻_以下的紫外光的閃 光:L用例（b)遮蔽紫外光的用例中，可知用雜質擴散層 的片電阻變化致造成約3〇%的功率損失。丨即，一般的閃 光燈之照射，能使紫外光對Si基板加熱具有良效。
又，以10 keV、5xl015 em-2的條件將B植入Si基板，並準 備另基板係經上述同等條件植入B後且以1 keV、5xl014 cm 2條件植入Ge者’分別對上述基板施以基板溫度4〇〇〇c、 射也f舍度35 J/cm2之閃光燈退火處理。觀其結果，僅 植入B離子者其片電阻達320 Ω/□，相對於前者，植入Ge 與B離子者其片電阻為1〇〇 Ω/□。此際，濃度為lxl〇i8 cm-3 時，B的深度約150 nm，Ge的深度約10 nm。亦即，含有b 的區域整體中並未含Ge。因之，上述結果與以往之預非 晶化（Pre-amorphous)的效果或是存有高濃度Ge的情況下提 高B的活性化常數的效果，具有相異意函。 再者，欲證明並非存有高濃度Ge之效果，植入Ge離子 ，接著以55〇°C進行1小時的退火處理使恢復結晶狀態，之 後再植入B離子，再以閃光燈進行退火處理。經實測該例 -12- 571338 (8) I發明說明:f頁 之擴散層的片電阻為7 kQ/□，無降低片電阻值之效。 經上述所揭示者，以植入Ge離子所造成之雜質擴散層 的片電阻之降低及片電阻的均勻性之提昇，係除了因Ge 使S i基板的表面呈非晶狀而有助於結晶性的恢復，而且因 閃光燈的照射而提高加熱效率之故。 如以上所揭示者，若採本實施形態，將因組合了 Ge的 離子植入及閃光燈的瞬時照射，故得精確控制雜質的分布 。故可在高濃度下形成淺的低電阻擴散層。 (實施形態2) 圖10(a)〜圖10(c)所示者，係本發明之第2實施形態的半 導體裝置之製造方法的分布圖。以下將以p型MOS電晶體 的製程為說明例。 本實施形態之中，係使Ge (特定元素）的離子植入區域 (Ge擴散層）較B (雜質元素）的離子植入區域（B擴散層）為 淺。具體而言，在η型半導體基板與p型的B擴散層之交界 (ρη接合的交界）中，Ge的濃度較Β的濃度低。倘以其他角 度形容，使Ge濃度等於pn接合的交界面之B濃度的位置在 半導體基板的表面與ρη接合的交界之間。ρη接合的交界面 之Β濃度，例為lxlO18 cm3。倘再以其他角度陳述，Ge的濃 度分布達頂點時的位置，係較B的濃度為lxlO19 cm3時的深 度要淺。 首先，如圖10(a)所揭示般，藉由一般的p型MOS電晶體 的製造方法，在η型S i基板1形成元件分離區域2。之後， 形成閘極絕緣膜（氧化矽膜）3，再將閘極4形成閘極絕緣膜 (9)571338 發明說明續頁 繼而，如圖10(b)所揭示般，以閘極4為罩幕，將Ge離子 植入η型矽基板1的表面區域。係以加速能量i 、摻雜量· 5xl014 cnT2為離子植入的條件。藉該離子植入致在矽基板1 · 的表面形成了結晶缺陷區域5。接著，以閘極4為罩幕，將 、 B離子植入矽基板1的表面區域。係以加速能量〇.2 kV、摻 誰里1x10 5 cm 2為離子植入的條件。藉該離子植入致使雜 貝區域6與結晶缺陷區域5重疊而形成於結晶缺陷區域5的 下方。 _ 之後，如圖H)(c)所揭示般，藉氤氣（Xe)閃光燈將光 照射在基板全面。使照射時間在1〇咖以下，照射能量 度為35 J/cm2 〇藉由該光的照射（閃本 〜1内先燈退火處理），除使 貝元素活性化之外，同時亦恢德 丁 j |人復結晶缺陷區域5及雜質 域6的缺陷，獲得p型源極•沒極 & 4丄揚散層7。在進行光照 削希先對基板加熱至4〇〇°C為佳。 然而，係以例如常壓 化矽膜形成於全面俾 膜開出接觸孔，再形 之後的製程雖未明示於圖示中，
C VD法經成膜溫度4〇〇t的條件將氧 作為閘極絕緣膜。之後，在層間絕緣 成源極、汲極、閘極、配線等。 , 、 ''么π土 τ 尸/f取得之 Β的濃度分布。本實施形態中 ^ /辰度為1〇18 cm·3時， 冰度約10 nm，而B約14 nm。亦即，、人 1 於植入B之雜質區 體未含Ge分布，故形成了較β擴 、畋層淺的Ge擴散層。 又’對擴散層的片電阻進行實 爲〜J後，係960 Ω/□，較 -14- 571338 (ίο) 發明說明續頁 入Ge者具明顯降低效果。*結果與以往的預非晶化的效 果或是存有高濃度Ge的情況下提高B的 〇丨王化吊數的效 果，實具有相異意函。 再者 •…、不丄只苑形態二
2χ10·ΐ2 Α/μπ^，本實施形態為6xl〇-n AW，故得知已大中 提昇了 pn接合特性。此現象係因為^擴散層形成於較_ 散層淺的區域，致使在空乏層内不存有因以而產生結# 缺陷的現象。又，倘將結晶缺陷形成在較B擴散層深的^ 域，在之後的熱處理製程中有謗使B的擴散致劣I電晶韻 特性之虞，然而在本實施形態中可抑制此型態之B的擴散 如以上所揭示般，若依據本實施形態，除了能獲第1實 施形態的相同效果外，尚因Ge擴散層較3擴散層淺，故可 望降低漏電流或抑制b擴散，因而可獲得特性及可靠度俱 佳的微型電晶體。 圖8及圖9所示者，係以基板溫度4〇〇t、照射能量密度h J/cm2的條件下’對於已經由加速能量〇·2〜〇·5 ^、摻雜量 lxl015cm-2的條件將B離子植入的&基板，進行閃光燈退火修 處理時其Ge的離子植入加速條件（摻雜量5xl〇14 cm〈）與 片電阻的關係（圖8)及Ge的離子植入加速能量與㈣接 合漏電流的關係（圖9)。 嚎圖8所揭示奴’隨G e的加速能量增加，則片電阻漸降 · 例如在B的力口速能量為〇·2 keV的應用例時，倘以〇·8 一 —、 、上的加速旎I植入Ge，則可獲1〇〇〇 Ω/□以下的片電阻。、 的加速此里為〇·5 keV的應用例時，倘以〇·5 keV以上的 -15- 571338 (ii) 發明說明績頁 加速能量植入Ge，則可獲1000 Ω/ΕΙ以下的片電阻。 另一方面，如圖9所示般，隨G e的加速能量增加，則ρ η 接合漏電流漸增。例如，在Β的加速能量為0.2 keV的應用 例時，倘Ge的力口速能量超過4 keV，則接合漏電流高於10_16 Α/μηι2。在B的加速能量為0.5 keV的應用例時，倘G e的加速 能量超過6 keV，則接合漏電流高於1(Γ16 Α/μιη2。
因之，在Β的加速能量為0.2 keV的應用例時，希使Ge的 加速能量在0.8 keV以上及4 keV以下；在B的加速能量為0.5 keV的應用例時，希使Ge的加速能量在0.5 keV以上及6 keV 以下。
例如，在上揭的條件中，可將B濃度為1018 cm_3的位置（即 ρ η接合的交界面）設定在深度20 nm以下的區域内。又，在 上揭的條件中，可使植入Ge離子的平均自由徑（Ge的濃度 分布之頂點）較ρ η接合的交界面淺。又，亦可使上述濃度 分布的標準差累加於上述平均自由徑後所呈數值（深度） ，仍較ρη接合的交界面淺。 再者，在上述第1及第2實施形態中，雖係先將I V族元素 之Ge離子植入矽基板（IV族半導體基板）之後始植入雜質 元素之B離子，然而，亦可先植入雜質元素離子後始植入 IV族元素之離子。又，IV族元素之使用，除Ge外，亦可 採Si、Sn (錫）、或Pb (鉛）。又，IV族元素之摻雜量範圍 ，係足以在S i基板的表面區域產生某種程度以上的結晶缺 陷即可（更佳者係使S i基板的表面區域呈非晶狀態者），希 在lxlO14 cm-2以上及lxlO16 cm-2以下的範圍内。 -16- (12) (12)571338 發明說明續頁 又，在上述第1及第2實施形能丄 ,
7您中，雖以P通道型MOS (MIS) FET為說明例，然而，即俊^ 尺n通道型MOS (MIS )FE丁之 應用例者亦適用同樣方法。此廂 ~用例時，係採磷（P)或砷 (A s)為植入ρ型碎基板的η型雜嘗 。如所咸知者，η型雜質 的應用例時，以自素燈為加埶、^ …、綠的 RTA (Rapid Thermal
Anneal，快速退火處理）處理中，障。 见G e的添加量漸增而減少 載子濃度，致增加擴散層的電卩且# 11 °因為採閃光燈退火處 理，故可提昇加熱效率，俾能夠有私 、 降低擴散層的電阻值。 (實施形態3) 圖12(a)〜圖12(c)所示者，係本狄 尽發明之第3實施形態中， 其半導體裝置的製造方法之分布_ *·。以下將以P型Μ〇S電 晶體的製程為說明例。 本實施形態之中，係以Ga (鉸、& )代替Ge (鍺）作為形成結 晶缺陷區域5的元素。又，使Ga r社、一 、 （狩定元素）的離子植入區 域（G a擴散層）較B (雜質元素）的龜 J離予植入區域（B擴散層） 為淺。 首先，如圖12(a)所揭示般’藉由—般的㈣刪電晶體 的製造方法，在n型矽基板i形成元件分離區域2。之後， 形成閘極絕緣膜（氧化矽膜）3，再將門Λ & /狀；J丹將閘極4形成於閘極絕緣 膜3上。 繼而，如圖12(b)所揭示般，以閘極4為罩幕，將^離子 植入η型矽基板i的表面區域。係以加速能量工、摻雜量 5xl014 cnT2為離子植入的條件。藉該離子植入致在矽基板1 的表面形U結晶缺陷區域5，例如，形成了非晶形狀態 -17- 571338 (13) 發明說明續頁 的結晶缺陷區域5。接著，以閘極4為罩幕，將B離子植入 石夕基板1的表面區域。係以加速能量0.2 keV、掺雜量lx 101 cm—2為離子植入的條件。藉該離子植入致使雜質區域6與 結晶缺陷區域5重受而形成於結晶缺陷區域5的下方。
之後，如圖12(c)所揭示般，藉氙氣（Xe)閃光燈將光源 照射在基板全面。使照射時間在10 ms以下，照射能量密 度為3 5 J/cm2。藉由該光的照射（閃光燈退火處理），除使雜 質元素活性化之外，同時亦恢復結晶缺陷區域5及雜質區 域6的缺陷，獲得p型源極•汲極擴散層7。在進行光照射 前希先對基板加熱至400°C為佳。 之後的製程雖未明示於圖示中，然而，係以例如常壓 CVD法經成膜溫度400°C的條件將氧化矽膜形成於全面俾 作為層間絕緣膜。之後，在層間絕緣膜開出接觸孔，再形 成源極、没極、閘極、配線等。
圖13所示者係圖12(a)〜圖12(c)的製程中所取得之Ga及 B的濃度分布。本實施形態中，濃度為1018 cm_3時，Ga的 深度約1 1 nm，而B約14 nm。亦即，於植入B離子之雜質分 布區域内皆未含Ga，故形成了較B擴散層淺的Ga擴散層。 又，對擴散層的片電阻進行實測後，係850 Ω/ΕΙ。其片 電阻較第2實施形態更低的原因，係因為與B為同一導電 型之G a所產生之活性化所致。又，實測其接合漏電流時 ，未見增加漏電流現象。亦即，並無隨G a的離子植入而 劣化ρ η接合特性之情形。 如以上所揭示般，本實施形態亦可獲得第1實施形態的 -18 - 571338 (14) 發明說明續頁 相同效果。又，尚因Ga擴散層與第2實施形態相同地較B 擴散層淺，故可望降低漏電流或抑制B擴散，因而可獲得 特性及可靠度俱佳的微型電晶體。 再者，在上述第3實施形態中，雖係先將B (雜質元素） 的同族之Ga (III族元素）離子植子之後始植入B離子，然而 ，亦可先植入雜質元素之離子後始植入III族元素。又，
III族元素之使用可採較雜質元素重者（亦即質量數較雜 質元素大者），除Ga外，尚可用In (錮）或T1 (鉈）。又，III 族元素之摻雜量範圍之制定只要足以在S i基板的表面區 域產生某種程度以上的結晶缺陷即可（更佳者係使S i基板 的表面區域呈非晶狀態者），希在lxlO14 cm·2以上及lxlO16 cm·2以下的範圍内。
又，在上述第3實施形態中，雖以p通道型MOS (MIS) FET 為說明例，然而，即使η通道型MOS (MIS) FET之應用例者 亦適用同樣方法。此應用例時，係採磷（P)或坤（As)為植 入p型矽基板的η型雜質。此例時，可用銻（Sb)或鉍（Bi)， 因其係與磷及珅同族（V族元素）且較磷及珅重者（亦即其 質量較麟及坤重）。 又，以上所揭示之第1〜第3實施形態中，雖以照射能量 密度35 J/cm2。基板溫度400°C為閃光燈退火處理的條件， 然而，可在基板溫度200〜550°C的範圍内、照射能量密度 10〜60 J/cm2的範圍内變更。基板溫度在550°C以下的原因， 係防止在閃光燈照射前即產生結晶缺陷區域之恢復現象 。照射能量密度在60 J/cm2以下的原因，係欲防止因過剩 -19- 571338 (15) 發明說明續頁 且急速的照射能量產生熱應力的增加，避免在S i基板内發 生滑動（slip)或龜裂（crack)等損傷。基板溫度在20(TC以上的 原因，係因為倘基板溫度未滿200°C則必須提供60 J/cm2以 上的照射能量方能促雜質進行活性化。可採鹵素燈等燈源 加熱或是熱平板式等加熱器作為基板的預熱方法。
又，以上所揭示之第1〜第3實施形態中，雖以淺源極· 汲極擴散層的形成（亦即extension之形成）為其說明例，然 而，上述方法亦適用在深源極•汲極擴散層的形成、多晶 矽閘極的形成、或通道區域的形成。 另，以上所揭示之第1〜第3實施形態中，雖以閃光燈為 光源來進行退火處理，然而，只要是發光強度分布的頂點 在600 nm以下的光（較佳者係500 nm以下），亦可採閃光燈以 外的光源。又，發光期間在1 0 0毫秒以下，甚至1 0毫秒以 下則更佳。閃光燈以外的光源亦可採準分子雷射。 (實施形態4)
圖14(a)〜圖14(f)所示者，係本發明之第4實施形態的半 導體裝置的製造方法之分布圖。本實施形態係利用上述第 1〜第3實施形態的方法來製造MO S電晶體的方法。因而， 基本上適用第1〜第3實施形態所揭示之各事項（第5〜第7實 施形態亦同）。 首先，如圖1 4 (a)所揭示般，藉由一般的Μ Ο S電晶體的 製造方法，在η型矽基板1形成元件分離區域2。之後，形成 閘極絕緣膜（氧化矽膜）3，再將閘極4形成於閘極絕緣膜3 上。 -20- (16) (16)571338 發明說明續頁 、S而如圖14(b)所揭示般，以閘極4為罩幕，將以離子 14、土 / 1的表面區域。係以加速能量1 keV、掺雜量 0 cm為離子植入的條件。藉該離子植入致在矽基板1 的=成了深10 -結晶缺陷區域5。接著，β問極4為 幕私Β離子植入石夕基板1的表面區域。係以加速能量 keV夂4里lxl〇i5 cm-2為離子植入的條件。藉該離子植 入致使雜質區域6與結晶缺陷區域5重疊而形成。 一足後，如圖14(c)所揭示般，將基板保持在4〇(rc左右之 焚熱狀態，藉Xe閃光燈將光源照射在基板全面。使照射 時間在10 ms以下’照射能量密度為35 "⑽2。藉由該光的 '、、、射除使4貝7C素活性化外’同時亦恢復結晶缺陷區域 5、及雜質區域6的缺陷，俾獲得鄰接閘極4之淺源極·汲極 擴散 7 (extension區域）。 接著，如圖14⑷所示般，藉CVD法依序堆積氮化矽膜 (SiN膜）及氧化碎膜（si%膜）。繼而，藉rie法（反應式離子 蝕刻法），使氮化矽膜8及氧化矽膜9選擇性地殘留在閘極4 的側壁，致形成多層結構的側邊間隙壁（spwM)。 其後，如圖14(e)所示般，以問極4及包括氮化矽膜8及 氧化矽膜9的間隙壁為罩幕，植入B離子。係以加速能量5 keV、摻雜量3xl015 cm·2為離子植入的條件。藉由該離子植 入致形成彳文閘極4的端部隔離出的深雜質區域1 〇。又， 藉該離子植入亦將B植入閘極（多晶矽）中。 之後，如圖14(f)所揭示般，將基板保持在4〇〇ι左右之 芡熱狀態，藉Xe閃光燈將光源照射在基板全面。使照射 -21 - 571338 _ (17) 發明說明續頁 間在10 ms以下，照射能量密度為35 J/cm2。藉由該光的照 射，除使植入的雜質元素活性化之外，同時亦恢復雜質區 域1 0等的結晶缺陷，因而得到從閘極4的端部隔離出的深 源極•汲極擴散層1 1。
之後的製程雖未明示於圖示中，然而，係以例如常壓 C VD法經成膜溫度400°C的條件將氧化矽膜形成於全面俾 作為層間絕緣膜。之後，在層間絕緣膜開出接觸孔，再形 成源極•汲極、閘極、配線等。 倘根據本實施形態，藉採閃光燈退火處理，可縮短對鄰 接於閘極4之淺.雜質區域6施以活性化所需之熱處理時間 。因而，可將雜質朝閘極下擴散的情況控制在最低程度， 故能抑制短通道效應。又，因在閃光燈照射前已經植入 Ge離子之故，乃在Si基板的表面區域形成結晶缺陷區域， 而提昇加熱效率。因此，能有效地降低擴散層的電阻，故 可提昇MOS電晶體的電流驅動能力。
(實施形態5) 圖15(a)〜圖15(f)所示者，係本發明之第5實施形態中，其 半導體裝置的製造方法之分布圖。本實施形態亦同為利用 上述第1〜第3實施形態的方法來製造Μ Ο S電晶體的方法。 首先’如圖1 5 (a)所揭tf般’精由一般的Μ Ο S電晶體的 製造方法，在η型基板1形成元件分離區域2。之後，形成閘 極絕緣膜（氧化矽膜）3，再將閘極4形成閘極絕緣膜3上。 繼而，如圖1 5 (b)所揭示般，以閘極4為罩幕，將Β離子 植入石夕基板1的表面區域。係以加速能量0.2 keV、掺雜量 -22- 571338 (18) 發明說明績頁 lx 1015 cm—2為離子植入的條件。藉該離子植入而形成雜質 區域6。 之後，如圖15(c)所揭示般，藉卣素燈進行RTA處理。 其退火條件係使基板溫度為800°C，加熱時間為1 0秒。藉 由該退火處理，除使雜質元素活性化外，同時亦恢復雜質 區域6的缺陷，俾獲得鄭接閘極4之淺源極•汲極擴散7 (extension區域）。
接著，如圖15(d)所示般，藉CVD法依序堆積氮化矽膜 (SiN膜）及氧化矽膜（Si02膜）。繼而，藉RIE法，使氮化矽 膜8及氧化矽膜9選擇性地殘留在閘極4的側壁，致形成多 層結構的間隙壁。
其後，如圖1 5 ( e)所示般，以閘極4及包括氮化矽膜8及 氧化矽膜9的間隙壁為罩幕，植入G e離子。係以加速能量 15 keV、掺雜量5xl014 cm_2為離子植入的條件。藉由該離子 植入，致從矽基板1的表面形成了深達20 nm的非晶狀區域 (結晶缺陷區域5)。接著，以閘極及間隙壁為罩幕而植入B 離子。離子植入條件為力口速能量5 keV、掺雜量3xl015 cm—2 。藉由該離子植入，致從閘極4的端部隔離出深雜質區域 1 0。又，亦藉該離子植入將B植入於閘極（多晶矽）中。 之後，如圖15(f)所揭示般，將基板溫度保持在400°C左 右之受熱狀態，藉Xe閃光燈將光源照射在基板全面。使 照射間在10 ms以下，照射能量密度為35 J/cm2。藉由該光 的照射，除使植入的雜質元素活性化之外，同時亦恢復雜 質區域1 0等的結晶缺陷，因而得到從閘極4的端部隔離出 -23 - 571338 (19) 發明說明績頁 的深源極•汲極擴散層1 1。 之後的製程雖未明示於圖示中，然而，係以例如常壓 CVD法經成膜溫度400°C的條件將氧化矽膜形成於全面俾 作為層間絕緣膜。之後，在層間絕緣膜開出接觸孔，再形 成源極•沒極、閘極、配線等。
倘根據本實施形態，使淺雜質擴散層7曝於高溫的機會 ，僅有欲使深雜質區域1 0達活性化而施以閃光燈退火處理 時。因之，可將雜質朝閘極下擴散的情況控制在最低程度 ，故能抑制短通道效應。又，因減少了閃光燈的照射次數 ，故能抑制因溫.度急升而產生熱應力之現象。因而可減少 基板損傷，故能提昇良率。又，因在閃光燈照射前已經植 入G e離子之故，使S i基板的表面區域呈非晶狀態，故除了 對結晶性的恢復具良效外，同時亦提昇加熱效率。因之， 可有效地降低擴散層的電阻，故可提昇MO S電晶體的電流 驅動能力。
(實施形態6) 圖16(a)〜圖16(f)所示者，係本發明之第6實施形態中， 其半導體裝置的製造方法之分布圖。本實施形態亦為利用 上述第1〜第3實施形態的方法而製造Μ Ο S電晶體者。 首先，如圖1 6 (a)所揭示般，藉一般的Μ Ο S電晶體的製 造方法，在η型矽基板1形成元件分離區域2。之後，形成 閘極絕緣膜（氧化矽膜）3，之後在閘極絕緣膜3上形成閘極 4。之後，藉CVD法依序堆積氮化矽膜（SiN膜）及氧化矽膜 (SiOJt )。接著，藉由RIE法，使氮化矽膜8及氧化矽膜9 -24- 571338
發明說明續頁 選擇性地殘存於閘極4的側壁，致形成多層結構的間隙壁。 接著，如16(b)所揭示般，以閘極及間隙壁為罩幕而植 入B離子。係以加速能量5 keV、摻雜量3x1015 cm·2為離子植 入的條件。藉由該離子植入，而形成了從閘極4的端部隔 離出的深雜質區域1 0。又，亦藉該離子植入將B植入於閘 極（多晶碎）中。
其後，如圖16(c)所揭示般，採鹵素燈俾進行RTA處理 。係以基板溫度1015°C、加熱時間10秒為退火條件。藉該 退火處理，從使雜質元素活性化之外，同時亦恢復雜質區 域1 0的缺陷，而獲得從閘極4隔離出的深源極•汲極擴散 層1 1 〇 繼而，如圖16(d)所揭示般，藉氟酸（HF)對於構成閘隙 壁的一部份之氧化石夕膜9施以選擇性独刻。
接著，如圖1 6(e)所揭示般，以閘極4及氮化矽膜8為罩 幕而植入Ge離子。係以加速能量1 keV、摻雜量5x1014 cm-2 為離子植入的條件。藉該離子植入，故從矽基板1的表面 形成深度10 nm的結晶缺陷區域5。繼而以閘極4及氮化矽 膜8為罩幕而植入B離子。係以加速能量0.2 keV、掺雜量 lxlO15 cnT2為離子植入的條件。藉該離子植入，以致形成 了鄰接閘極4的端部之淺雜質區域6。 之後，如圖16(f)所揭示般，將基板保持在400°C左右之 受熱狀態，藉Xe閃光燈將光源照射在基板全面。使照射 時間在10 ms以下，照射能量密度為35 J/cm2。藉由該光的 照射，除使植入的雜質元素活性化之外，同時亦恢復雜質 -25- (21)571338 發明說明績買 區域6等之結晶缺陷，因而得到鄰接於閘極4的淺源極•沒 極擴散層7。 <後的製程雖未明示於圖示中，然而，係以例如常恩 cVD法經成膜溫度40(rc的條件將氧化矽膜形成於全面俾 作為層間絕緣膜。之後，在層間絕緣膜開出接觸孔，再形 成源極•汲極、閘極、配線等。
倘根據本實施形態，亦可在形成深源極•汲極擴散層i i 後形成淺源極•汲極擴散層7。因而，並未使淺雜質區域6 +杰對深4貝區域1〇施以活性化時的秒級（〇rder)高溫之 下。因而，可將雜質擴散至閘極下的情況控制在最低程度 ，而抑制短通道效應。又，因減少了閃光燈的照射次數， 故可控制因溫度急升而產生之熱應力。故能減少基板的損 傷而提昇良率。又，因為在閃光燈照射前即已經植入以 離子故在S1基板的表面區域形成結晶缺陷區域，致提昇 了加熱效率。因而，能有效地降低擴散層的電阻，故能提 昇Μ 0 S電晶體的電流驅動能力。 再者，上述第4〜第6實施形態，雖以ρ型M〇 s電晶體為說 月例；太而’上述方法亦適用在η型Μ 0 S電晶體。又，可 施以如第1〜第3實施形態所揭示之各種變更。 (實施形態7) 圖17(a)〜圖17(e)所示者，係本發明之第7實施形態中， 其半導體裝置的製造方法之分布圖。 首先’如圖17(a)所示般，藉cvD法將厚200 nm的氧化矽 膜（Si〇2膜）22堆積在矽基板21上。接著，如圖17(1))所 -26 - (22) (22)571338 發明說明續頁 示般’將氧化矽膜22圖案化，而開出0_3 μηι X 0.3 μιη的接觸 孔23。 其後，如圖17(c)所示般，以氧化矽膜22為罩幕，將Ge 離子植入矽基板2 1的表面區域。係以加速能量丨5 keV、接 雜里5x1 〇14 cm-2為離子植入的條件。藉該離子植入乃在石夕 基板2 1的表面形結晶缺陷區域2 4，例如非晶狀區域。進而 以氧化石夕膜2 2為罩幕，將B離子植入石夕基板2 1的表面區 域。係以加速能量5 keV、摻雜量5x1 〇15 cm·2為離子植入的 條件。藉由該離子植入，使雜質區域25重疊於結晶缺陷區 域2 4而形成於結晶缺陷區域2 4的下方。 繼而，如圖17(d)所示般，將厚度30 nm以下的金屬膜26 开^成於全面。此金屬膜2 6希採用可還原梦基板上的自然氧 化膜的金屬為佳，例如鉈（T1)。一般可用Hla族、IVa族、 Va族的高溶點金屬。 接著，將基板溫度保持在4〇〇°C的受熱狀態，藉Xe閃光 燈將光源照射在基板全面。使照射時間在10 ms以下，照 度能量密度為35 J/cm2。藉由該光的照射，除使雜質元素 活性化之外，同時亦恢復結晶缺陷區域24及雜質區域25 勺缺卩曰’而得到擴散層2 7。又，藉該閃光燈退火處理使得 金屬膜2 6與擴散層2 7具有好的歐姆接觸。 其後’如圖1 7 (e)所揭示般，堆積低電阻率的金屬膜2 8 ，例如鋁（A1)膜（膜厚400 η)。再者，將金屬膜2 6及2 6圖案 化而形成電極。 經實測上述製程所得到之Α1電極2 8與矽基板2 1之間的 -27- 571338 (23) 發明說明續頁 接觸電阻，係6x10-8 Ωcm2。相對於前者，未植入Ge離子而 僅植入B離子之比較例中，其接觸電阻係3xl0_7 Qcm2。由 該等觀測結果即可了解，本實施形態比較例乃具備明顯地 降低接觸電阻之功效者。
一般而言，金屬與半導體的接觸時，因半導體内具障壁 層，此乃產生接觸電阻的要因。藉由植入G e離子，使基 板表面產生結晶缺陷（使基板表面非晶化），故可在障壁層 内形成局部性地準位。藉而，即使載子未跨障壁而產生如 熱電子放出電流般的效應，仍可透過障壁内形成的準位使 載子易於流動。因之，本實施形態可視為係因形成再結合 歐姆接觸故而對降低接觸電阻具良效者。 再者，上述實施形態中，Ge (特定元素）離子的植子製程 、B (雜質元素）的離子植入製程、及金屬膜（導電膜）26的 形成製程，其順序可互換。
如以上所揭示般，倘依據本實施形態，可如第1〜第3實 施形態所示般，除獲低電阻的淺擴散層之外，亦具良好的 歐姆接觸。 再者，本實施形態亦可如第1〜第3實施形態般施以各種 變更。例如，本實施形態雖藉植入硼（B)離子來形成p型擴 散層，然而，亦可藉入磷（P)或砷（As)離子來形成η型擴散 層。又，亦可植入IV族元素之Si、Sn、或Pb之離子來取代 Ge離子。再者，形成p型擴散層時，亦可植入ΠΙ族元素之 Ga、In、或T1之離子來取代Ge離子。另，形成η型擴散層 時，亦可植入用V族元素之Sb或Bi之離子來取代Ge離子。 -28- 571338 _ (24) 發明說明續頁 以上係本發明之實施形態的說明例，然而本發明並未侷 限於上述實施形態，凡在未脫其要旨的範圍内仍可施以各 種變形應用。再者，上述實施形態含各種階段的發明，可 將揭示之構成諸要件予以適當組合後衍生出各種發明。例 如，即使將揭示之構成諸要件予以剔除其中幾項，只要具 特定效果者仍可視為係本發明所衍生者。 [發明效果]
倘根據本發明，可形成淺且低電阻之雜質擴散層等，故 能精確控制雜質的分布。 [圖示之簡要說明] 圖1(a)〜（c)所示者，係本發明之第1實施形態中，其半導 體裝置的製造方法之分布圖。 圖2(a)、（b)所示者，係第1實施形態的比較例之製造方 法的分布圖。
圖3所示者，係圖1(a)〜圖1(c)的製造中所取得之半導體 裝置的Ge及B之濃度分布圖。 圖4所示者，係圖2(a)〜圖2(b)的製程中所取得之半導體 裝置的B之濃度分布圖。 圖5所示者，係從碎基板表面反射之光譜。 圖6所示者，係Xe閃光燈及i素鎢燈的發光頻譜及Si的 吸收特性。 圖7係照射能量密度與片電阻的關係圖。 圖8係G e的加速能量與片電阻的關係圖。 圖9係G e的加速能量與接合漏電流的關係圖。 -29· 571338 (25) 發明說明續頁 圖10(a)〜（c)所示者，係本發明之第2實施形態中，其半 導體裝置的製造方法之分布圖。 圖1 1所示者，係圖10(a)〜圖10(c)的製造中所取得之半導 體裝置的Ge及B之濃度分布圖。 圖12(a)〜（c)所示者，係本發明之第3實施形態中，其半 導體裝置的製造方法之分布圖。 圖13所示者，係圖12(a)〜圖12(c)的製程中所取得之半導 體裝置的Ga及B之濃度分布圖。 圖14(a)〜（f)所示者，係本發明之第4實施形態中，其半 導體裝置的製造方法之分布圖。 圖15(a)〜（f)所示者，係本發明之第5實施形態中，其半 導體裝置的製造方法之分布圖。 圖16(a)〜（f)所示者，係本發明之第6實施形態中，其半 導體裝置的製造方法之分布圖。 圖17(a)〜（e)所示者，係本發明之第7實施形態中，其半 導體裝置的製造方法之分布圖。 [圖式代表符號說明] 1 矽基板 2 元件分離區域 3 閘極絕緣膜 4 閘極 5 結晶缺陷區域 6、 1 0 雜質區域 7、 1 1 源極•沒極擴散層 -30- 571338 (26) 8 氮 化 矽 膜 9 氧 化 矽 膜 2 1 矽 基 板 22 氧 化 矽 膜 23 接 觸 孔 24 結 晶 缺 陷區域 25 雜 質 區 域 26 ^ 28 金 屬 膜 27 擴 散 層 發明說明績頁
-31 -

Claims (1)

  1. 571338 拾、申請專利範圍 1. 一種半導體裝置的製造方法，其特徵在於包含下述諸製 程： 將雜質元素的離子植入半導體區域； 將特定元素如IV族元素之離子或是與上述雜質元素 屬同一導電型且質量數較上述雜質大的元素之離子，植 入上述半導體區域；
    以及退火處理，係以發光強度分布的頂點為600 nm以 下的波長區域之光源，照射在已植入上述雜質及上述特 定元素之區域。 2. —種半導體裝置的製造方法，其特徵在於包含下述諸製 柱 · 將閘極絕緣膜形成於半導體基板上； 將閘極形成於上述絕緣膜上；
    至少以上述閘極為罩幕，將雜質元素的離子植入上述 半導體基板； 至少以上述閘極為罩幕，將特定元素的IV族元素之離 子或是與上述雜質元素屬同一導電型且質量數較上述 雜質大的元素之離子，植入上述半導體基板； 以及退火處理，係以發光強度分布的頂點為600 nm以 下的波長區域之光源，照射在已植入上述雜質及上述特 定元素之區域。 3.如申請專利範圍第1項之半導體裝置的製造方法，其中 在進行上述光的照射之前，將導電膜形成於上述半導 571338 申請專利範爾續頁; 體區域。 4. 如申請專利範圍第1至3項之任一項的半導體裝置之製 造方法，其中 上述特定元素，係選自由矽（Si)、鍺（Ge)、錫（Sn)、 鉛（Pb)、鎵（Ga)、銦（In)、鉈（T1)、銻（Sb)、及鉍（Bi)所 構成之群。 5. 如申請專利範圍第1至3項之任一項的半導體裝置之製 造方法，其中 上述光的發光期間為100毫秒（millisecond)以下。 6. 如申請專利範圍第1至3項之任一項的半導體裝置之製 造方法，其中 上述光的能量照射密度為10 J/cm2以上60 J/cm2以下。 7. 如申請專利範圍第1至3項之任一項的半導體裝置之製 造方法，其中 上述光為閃光燈式的光源。 8. 如申請專利範圍第1至3項之任一項的半導體裝置之製 造方法，其中 上述光的照射係在對半導體區域加熱之狀態下進行 者。 9. 一種半導體裝置，其特徵在於： 包含有第1導電型之第1半導體區域，及第2導電型之 第2半導體區域；第2半導體區域係形成於上述第1半導 體區域上且含第2導電型之雜質元素者； 況且，含有特定元素之IV族元素或是第2導電型且質 571338 申請專利範圍績頁 量數較上述雜質元素大的元素所構成的區域，至少有部 分係被上述第2半導體區域所包含； 上述特定元素在深度方向具濃度分布，從上述第2半 導體區域的表面迄上述濃度分布之頂點的深度，相較於 從上述第2半導體區域的表面迄上述第1半導體區域與 第2半導體區域的交界面之深度，前者較淺。 10. 如申請專利範圍第9項之半導體裝置，其中 將上述濃度分布的標準差累加至從上述第2半導體區 域的表面迄上述濃度分布的頂點之深度後，相較於從上 述第2半導體區域的表面迄上述第1半導體區域與第2半 導體區域的交界面之深度，前者較淺。 11. 如申請專利範圍第9或10項之半導體裝置，其中 上述特定元素，係選自由矽（Si)、鍺（Ge)、錫（Sn)、 鉛（Pb)、鎵（Ga)、銦（In)、鉈（T1)、銻（Sb)、及鉍（Bi)所 構成之群。
TW091125055A 2002-04-16 2002-10-25 Semiconductor device and manufacturing method for the same TW571338B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002113570A JP3746246B2 (ja) 2002-04-16 2002-04-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW571338B true TW571338B (en) 2004-01-11

Family

ID=28786704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091125055A TW571338B (en) 2002-04-16 2002-10-25 Semiconductor device and manufacturing method for the same

Country Status (5)

Country Link
US (3) US7091114B2 (zh)
JP (1) JP3746246B2 (zh)
KR (1) KR100537120B1 (zh)
CN (1) CN1295763C (zh)
TW (1) TW571338B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7255899B2 (en) * 2001-11-12 2007-08-14 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and heat treatment method of substrate
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) * 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
AU2003293540A1 (en) * 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
TW200423185A (en) 2003-02-19 2004-11-01 Matsushita Electric Ind Co Ltd Method of introducing impurity
JP2005005406A (ja) * 2003-06-10 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005005405A (ja) * 2003-06-10 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体装置の製造方法
DE10339991A1 (de) * 2003-08-29 2005-03-31 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Technik zum Einstellen einer Eindringtiefe während der Implantation von Ionen in ein Halbleitergebiet
KR20060085247A (ko) * 2003-09-24 2006-07-26 마쯔시다덴기산교 가부시키가이샤 불순물 도입 방법, 불순물 도입 장치 및 이들을 이용하여형성한 전자 소자
US7060581B2 (en) * 2003-10-09 2006-06-13 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
WO2005036626A1 (ja) * 2003-10-09 2005-04-21 Matsushita Electric Industrial Co., Ltd. 接合の形成方法およびこれを用いて形成された被処理物
JP2005142344A (ja) 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
WO2005057662A2 (en) * 2003-12-10 2005-06-23 Koninklijke Philips Electronics N.V. Method and apparatus for fabricating ultra-shallow junction metal-oxide semiconductor integrated circuit devices.
JP4342429B2 (ja) * 2004-02-09 2009-10-14 株式会社東芝 半導体装置の製造方法
JP2005322893A (ja) * 2004-04-05 2005-11-17 Toshiba Corp 不純物添加方法及び半導体装置の製造方法
US7501332B2 (en) * 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
WO2005112088A1 (ja) * 2004-05-14 2005-11-24 Matsushita Electric Industrial Co., Ltd. 半導体装置の製造方法および製造装置
US20080194086A1 (en) * 2004-06-04 2008-08-14 Yuichiro Sasaki Method of Introducing Impurity
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
JP4594664B2 (ja) * 2004-07-07 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006066686A (ja) * 2004-08-27 2006-03-09 Matsushita Electric Ind Co Ltd 不純物導入方法および不純物導入装置
US7531436B2 (en) * 2005-02-14 2009-05-12 Texas Instruments Incorporated Highly conductive shallow junction formation
JP2006294751A (ja) * 2005-04-07 2006-10-26 Toshiba Corp 半導体集積回路及びその製造方法
US20070054460A1 (en) * 2005-06-23 2007-03-08 Atmel Corporation System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop
US20060292809A1 (en) * 2005-06-23 2006-12-28 Enicks Darwin G Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection
US20080050883A1 (en) * 2006-08-25 2008-02-28 Atmel Corporation Hetrojunction bipolar transistor (hbt) with periodic multilayer base
JP4825459B2 (ja) * 2005-06-28 2011-11-30 株式会社東芝 熱処理装置、熱処理方法及び半導体装置の製造方法
JP5135743B2 (ja) * 2005-09-28 2013-02-06 富士通セミコンダクター株式会社 半導体装置の製造方法
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070102834A1 (en) * 2005-11-07 2007-05-10 Enicks Darwin G Strain-compensated metastable compound base heterojunction bipolar transistor
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
JP4837774B2 (ja) 2006-03-15 2011-12-14 エルジー・ケム・リミテッド 有機発光素子の製造方法及びこれによって製造された有機発光素子
JP5283827B2 (ja) * 2006-03-30 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法
US20070262295A1 (en) * 2006-05-11 2007-11-15 Atmel Corporation A method for manipulation of oxygen within semiconductor materials
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US7495250B2 (en) * 2006-10-26 2009-02-24 Atmel Corporation Integrated circuit structures having a boron- and carbon-doped etch-stop and methods, devices and systems related thereto
US7569913B2 (en) * 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
JP4874830B2 (ja) * 2007-02-06 2012-02-15 株式会社東芝 半導体装置の製造方法
KR100877099B1 (ko) * 2007-03-26 2009-01-09 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100900234B1 (ko) * 2007-08-24 2009-06-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP5221099B2 (ja) * 2007-10-17 2013-06-26 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
JP2008124489A (ja) * 2007-12-28 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
JP2009182089A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 半導体装置の製造方法
SG160310A1 (en) * 2008-10-02 2010-04-29 Semiconductor Energy Lab Manufacturing method of semiconductor substrate and semiconductor device
US8178430B2 (en) * 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors
JP2011086728A (ja) 2009-10-14 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP5499804B2 (ja) * 2010-03-19 2014-05-21 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101926609B1 (ko) * 2012-06-12 2018-12-10 삼성전자 주식회사 질화갈륨계 반도체 소자 및 그 제조방법
JP6425950B2 (ja) 2014-09-12 2018-11-21 株式会社Ｓｃｒｅｅｎホールディングス 半導体製造方法および半導体製造装置
JP2018107190A (ja) * 2016-12-22 2018-07-05 トヨタ自動車株式会社 半導体装置の製造方法
CN108695158B (zh) * 2017-04-05 2021-08-13 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法
EP3474314A1 (en) * 2017-10-20 2019-04-24 Infineon Technologies Austria AG Semiconductor device and method for manufacturing a semiconductor method
US10347720B2 (en) * 2017-10-30 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Doping for semiconductor device with conductive feature
US10832913B2 (en) * 2018-02-14 2020-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Method and apparatus for forming semiconductor structure
US11251268B2 (en) * 2020-01-28 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with doped structure

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
JPS5750427A (en) 1980-09-12 1982-03-24 Ushio Inc Annealing device and annealing method
US4617066A (en) * 1984-11-26 1986-10-14 Hughes Aircraft Company Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
JP2850319B2 (ja) 1987-04-28 1999-01-27 ソニー株式会社 シリコン薄膜の形成方法
JPH0629235A (ja) 1992-07-09 1994-02-04 Mitsubishi Electric Corp 半導体装置の製造方法
JP2919254B2 (ja) 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
JP2586407B2 (ja) 1994-10-28 1997-02-26 日本電気株式会社 半導体装置の製造方法
JP3070420B2 (ja) 1994-12-21 2000-07-31 日本電気株式会社 半導体装置の製造方法
JPH0917867A (ja) 1995-06-30 1997-01-17 Nkk Corp 半導体装置におけるコンタクト部の形成方法
JP3840697B2 (ja) 1996-07-11 2006-11-01 セイコーエプソン株式会社 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法
JP3075225B2 (ja) * 1997-09-11 2000-08-14 日本電気株式会社 半導体装置の製造方法
US6037640A (en) * 1997-11-12 2000-03-14 International Business Machines Corporation Ultra-shallow semiconductor junction formation
JPH11168069A (ja) * 1997-12-03 1999-06-22 Nec Corp 半導体装置の製造方法
KR100260766B1 (ko) * 1998-02-18 2000-08-01 구본준 레이저 어닐 장비
JP2000138177A (ja) 1998-10-29 2000-05-16 Sharp Corp 半導体装置の製造方法
JP2000260728A (ja) 1999-03-08 2000-09-22 Nec Corp 半導体装置の製造方法
JP2000260710A (ja) 1999-03-11 2000-09-22 Seiko Epson Corp 半導体装置の製造方法及びアニール装置
US6333244B1 (en) * 2000-01-26 2001-12-25 Advanced Micro Devices, Inc. CMOS fabrication process with differential rapid thermal anneal scheme
US6417515B1 (en) * 2000-03-17 2002-07-09 International Business Machines Corporation In-situ ion implant activation and measurement apparatus
US6645838B1 (en) * 2000-04-10 2003-11-11 Ultratech Stepper, Inc. Selective absorption process for forming an activated doped region in a semiconductor
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
US6399452B1 (en) * 2000-07-08 2002-06-04 Advanced Micro Devices, Inc. Method of fabricating transistors with low thermal budget
JP3904936B2 (ja) 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
TW490746B (en) * 2001-04-02 2002-06-11 United Microelectronics Corp Formation method of ultra-shallow junction
US20030096490A1 (en) * 2001-11-16 2003-05-22 John Borland Method of forming ultra shallow junctions
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100537120B1 (ko) 2005-12-16
US7091114B2 (en) 2006-08-15
US20030193066A1 (en) 2003-10-16
JP2003309079A (ja) 2003-10-31
KR20030082430A (ko) 2003-10-22
CN1452223A (zh) 2003-10-29
CN1295763C (zh) 2007-01-17
US20060273392A1 (en) 2006-12-07
JP3746246B2 (ja) 2006-02-15
US20100055859A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
TW571338B (en) Semiconductor device and manufacturing method for the same
TWI225712B (en) Semiconductor manufacturing method and annealing device
JP4455441B2 (ja) 半導体装置の製造方法
US8394687B2 (en) Ultra-abrupt semiconductor junction profile
US7501332B2 (en) Doping method and manufacturing method for a semiconductor device
TW200834739A (en) Manufacture of semiconductor device
TW560069B (en) Groove gate field-effect transistor and method of manufacturing the same
TW546846B (en) Thin film transistor and method for manufacturing the same
TW200830429A (en) Method of forming a semiconductor structure comprising a field effect transistor having a stressed channel region
JP2007220755A (ja) 半導体装置及びその製造方法
TW200837951A (en) Low noise transistor and method of making same
US20120178223A1 (en) Method of Manufacturing High Breakdown Voltage Semiconductor Device
US8114748B2 (en) Shallow extension regions having abrupt extension junctions
US7569455B2 (en) Manufacturing method of semiconductor device
US20100317200A1 (en) Method of manufacturing semiconductor device
JP2005322893A (ja) 不純物添加方法及び半導体装置の製造方法
JP2004311585A (ja) 半導体装置の製造方法
TW200305252A (en) Source-side stacking fault body-tie for partially-depleted SOI mosfet hysteresis control
US6703281B1 (en) Differential laser thermal process with disposable spacers
JP2004056069A (ja) 半導体素子の高電圧接合形成方法
TW200428499A (en) Improved gate electrode for semiconductor devices
TW200416893A (en) Method of forming a semiconductor device having an energy absorbing layer and structure thereof
JPWO2006013898A1 (ja) 半導体装置の製造方法
JP5103695B2 (ja) 電界効果型半導体装置の製造方法
JP2005302883A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees