JP3070420B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3070420B2
JP3070420B2 JP6318127A JP31812794A JP3070420B2 JP 3070420 B2 JP3070420 B2 JP 3070420B2 JP 6318127 A JP6318127 A JP 6318127A JP 31812794 A JP31812794 A JP 31812794A JP 3070420 B2 JP3070420 B2 JP 3070420B2
Authority
JP
Japan
Prior art keywords
ion implantation
substrate
region
interstitial
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6318127A
Other languages
English (en)
Other versions
JPH08181085A (ja
Inventor
修一 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6318127A priority Critical patent/JP3070420B2/ja
Priority to US08/576,458 priority patent/US5837597A/en
Publication of JPH08181085A publication Critical patent/JPH08181085A/ja
Application granted granted Critical
Publication of JP3070420B2 publication Critical patent/JP3070420B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、チャネル注入，ＬＤ
Ｄ注入およびソース・ドレイン注入などの不純物形成に
おいて、浅い不純物層の形成を行う半導体装置の製造方
法に関する。
【０００２】
【従来の技術】半導体装置の微細化にともない、素子特
性を向上させるために、不純物層および拡散層の深さは
浅くなってきている。たとえば、０．３５μｍのチャネ
ル長の素子では、拡散層深さとして約０．１５μｍ程度
であったが、チャネル長が０．２５μｍとなると拡散層
深さは約０．１μｍとなり、さらにチャネル長が０．１
５μｍとなると拡散層の深さは約０．０６μｍ程度が要
求されている。これに対応してチャネル領域およびＬＤ
Ｄ領域の深さも浅くする必要がある。
【０００３】このように、浅い不純物層を形成するため
に、不純物のイオン注入のときの加速電圧を低電圧化す
ることや、さらには不純物の活性化のときの拡散を抑え
るために、低温熱処理あるいは高温短時間の熱処理が行
われている。ここで、文献１（T.Shibata et al:Abstra
ct of 1990 VLSI Symosium,P63）に報告されている例を
もとに、従来の技術に関して説明する。
【０００４】まず不純物層形成のプロセスフローを説明
すると、素子分離用酸化膜を形成した後、高真空でかつ
金属汚染を低減したクリーン化されたイオン注入装置を
用いて、Ａｓ+ を２５ＫｅＶで２×１０15ｃｍ-2注入
し、その後、４５０℃〜１０００℃で熱処理を行い、拡
散層を形成する。図４は、この拡散層のリーク電流を評
価した結果を示す、熱処理におけるアニール温度とリー
ク電流（REVERSE CURRENT ）の関係を示す特性図であ
る。同図において、Ｒｅｆ．１（文献２：K.Tsukamoto,
Y.Akasaka, Y.Watari, Y.Kusano, Y.Hirose,and G.Nak
amura, Jpn.J.Appl.Phys.17,Suppl.17-1,187(1987)），
Ｒｅｆ．２（文献３：A.E.Michel, F.F.Fang, and E.S.
Pan, J.Appl.Pys.45,2991(1947)）は上述したイオン注
入装置を用いなかった場合を示し、実線はそのイオン注
入装置を用いた場合を示す。
【０００５】図４から明らかなように、Ｒｅｆ．１およ
びＲｅｆ．２においては、熱処理温度が低くなると極端
にリーク電流が増大している。一方、実線で示す場合
は、１０００℃の処理に比較して４５０℃では約３桁程
度リーク電流は増大するが、それ以上には増大していな
い。これは、イオン注入する際の汚染を低減したために
リーク電流を低減することができたためである。しか
し、処理温度の低下にともない、なおリーク電流が増大
している原因としては、イオン注入時に生成する欠陥に
起因しているものと考えられる。すなわち、浅い不純物
層を形成するために不純物の拡散を抑えようとして熱処
理温度を下げると、不純物が拡散しないために、接合位
置にイオン注入時に発生する欠陥が残り、これがリーク
電流の原因と考えられている。
【０００６】
【発明が解決しようとする課題】従来では、イオン注入
時の汚染を低減することにより、ある程度リーク電流を
低減することはできたが、本質的な原因が解決できてい
ないという問題があった。すなわち、イオン注入時に発
生する欠陥であり、これはＡｓが高濃度にイオン注入さ
れた場合には、不純物注入領域が非晶質となり、結晶と
非晶質との界面には多くの格子間Ｓｉが存在するためで
あり、この格子間Ｓｉがその後の熱処理により欠陥の発
生原因となる。
【０００７】ここで、このイオン注入の後に高温の熱処
理を行うと、非晶質と結晶との界面に形成される格子間
Ｓｉのために不純物が増速拡散し、欠陥位置が接合の内
部に入るために、リーク電流の増大は見られない。しか
し、増速拡散するために接合が深くなってしまう。従っ
て、不純物の拡散を抑え、かつリーク電流の低減を測る
ためには、イオン注入における格子間Ｓｉの低減をする
ことが本質的な問題であり、これを解決する必要があ
る。
【０００８】この発明は、以上のような問題点を解消す
るためになされたものであり、イオン注入により導入さ
れた不純物層の拡散を抑え、かつリーク電流が増大しな
いようにすることを目的とする。
【０００９】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、半導体基板中へ第１のイオンをイオン注入
して不純物領域を形成した後、この不純物領域より深い
位置へ、Ｓｉ ＋ もしくはＧｅ ＋ をイオン注入し、加え
て、Ｂ ＋ もしくはＰ ＋ を重ねてイオン注入し、その後、
熱処理を行って、その不純物領域を含む周辺に空孔が存
在する空孔領域を形成することを特徴とする。
【００１０】
【作用】第１のイオンのイオン注入時にできる非晶質と
結晶との界面で形成される格子間Ｓｉの多いところに、
欠陥を発生することなく空孔が導入される。
【００１１】
【実施例】以下、この発明の実施例を説明する前に、発
明の概要について説明する。イオン注入法を用いて浅い
不純物層を形成するためには、イオン注入時に発生する
欠陥を低減することが必須である。イオン注入時にでき
る欠陥としては、非晶質と結晶との界面で形成される格
子間Ｓｉである。これがその後の熱処理により転移の発
生原因となっている。
【００１２】熱処理温度が低い場合には、当然これらの
転移は消滅しない。また、高温処理を行っても、例えば
１１００度程度の熱処理を行っても、転移を消すことは
できず、この熱処理によってさらにこれら格子間Ｓｉの
ための不純物の増速拡散が生じてしまう。従って、本質
的にはこの格子間Ｓｉの発生を抑制するしかない。その
方法としては、非晶質と結晶との界面で揺らぎ幅を少な
くすることが必要である。これは、注入エネルギーを数
１０ＫｅＶ以下、例えば３０ＫｅＶ程度より小さくする
ことや、イオン注入時の基板温度を下げて基板原子の格
子振動を低減することにより実現できる。
【００１３】しかし低温下では格子間Ｓｉの発生の抑制
が完全ではない。そこで、発生した格子間Ｓｉを低減す
るためには、この格子間シリコンが発生する領域のさら
に深いところにイオン注入を行い、これら格子間Ｓｉの
多い部分に空孔を導入し、格子間Ｓｉを吸収するように
すればよい。ここで、格子間Ｓｉの量が多いと、それを
吸収するために空孔を導入するためのイオン注入を高い
ドーズ量で行わなければならず、今度はこのときに発生
する欠陥が問題となってくるので、前述したように冷却
するなどで、初めに発生する格子間Ｓｉの量をある程度
低減しておく必要がある。
【００１４】一方、格子間Ｓｉの発生の抑制のためにさ
らに深いところにイオン注入を行って空孔を導入する方
法においては、その飛程付近に欠陥が生成されるため
に、この影響を回避しなければならない。この回避のた
めには、これら欠陥がデバイス特性に影響しないほど深
く注入するようにすればよい。すなわち、例えば、不純
物領域として深い位置の不純物濃度が高くなっているリ
トログレードウエルを形成する場合には、空孔を導入す
るためのイオン注入における注入深さをそのウエル濃度
の最大値付近に設けるようにすればよい。
【００１５】また、別な方法としては、ウエルより深い
位置にＳｉ+ やＧｅ+ などの飛程を設け、その欠陥位置
に更にＢ+ やＰ+ などを注入し、欠陥を電気的にシール
ドするようにしてもよい。更に別な方法としては、対象
とする半導体基板にとって不純物となる不純物イオンを
イオン注入し、空孔の導入と同時にイオン注入により発
生する欠陥のシールドをするようにしてもよい。そし
て、これらのことに、前述したように、注入エネルギー
を数１０ＫｅＶ以下、例えば３０ＫｅＶ程度より小さく
することや、イオン注入時の基板温度を下げて基板原子
の格子振動を低減するようにしておけば、より効果的で
ある。
【００１６】以上のことは、基板として、バルク基板を
用いた場合であるが、基板として絶縁層が内装されてい
るＳＯＩ基板を用いると、空孔を導入するためのイオン
注入時の欠陥の発生を回避できる。すなわち、このとき
のイオン注入の飛程をＳＯＩ基板の絶縁層下部に設定す
ることで、欠陥は埋め込み絶縁層下の基板中に形成さ
れ、素子が形成される埋め込み絶縁層上のシリコン層に
は空孔のみが形成される。このため、素子形成領域には
イオン注入による欠陥が発生することなく、格子間Ｓｉ
も抑制できる。
【００１７】以下この発明の１実施例を図を参照して説
明する。 実施例１．図１は、この発明の１実施例であるＭＯＳト
ランジスタの構成を示す断面図とその空孔分布を示す特
性図である。同図において、１はシリコン基板、２はフ
ィールド酸化膜、３はゲート酸化膜、４はゲート電極、
５はゲート電極４側壁に形成されたサイドウオール、６
は注入するＡｓ+ である。
【００１８】そして、図１（ａ）に示すように、サイド
ウオール５までが形成された工程の状態でＡｓ+ ６を１
０ＫｅＶで２×１０15ｃｍ-2注入して不純物注入領域７
を形成した。このとき、シリコン基板１裏面は、基板冷
却機構９を用いて冷却されており、基板冷却温度として
は−１００℃とした。しかし、この場合でも、不純物注
入領域７の低部には、格子間Ｓｉ発生領域８が形成され
ており、−１００度に冷却しても完全には格子間Ｓｉを
低減できない。
【００１９】更に、基板温度を７７Ｋまで冷却してイオ
ン注入を行ったところ、発生する格子間Ｓｉの量は、基
板温度の低下と共に低減したが、完全には無くならなか
った。次に、図１（ｂ）に示すように、このような試料
に、Ｓｉ+ １０を１．５ＭｅＶで３×１０13ｃｍ-2の条
件で注入した。加えて、イオン注入したＳｉ+ の飛程と
ほぼ同じ深さになるように、Ｂ+ １１を８５０ＫｅＶで
８×１０12ｃｍ-2の条件で注入し、イオン注入領域１２
を形成した（図１（ｂ））。
【００２０】この後、熱処理として１０００℃で１０秒
間のランプアニールを行った。図１（ｃ）は、このとき
の注入イオンの分布およびＳｉ+ 注入で発生した空孔分
布１３を示した分布特性図である。不純物注入領域７に
続く格子間Ｓｉ発生領域８は空孔分布１３で覆われ、格
子間Ｓｉは空孔により吸収される。
【００２１】また、Ｓｉ+ １０の注入で形成された格子
間Ｓｉなどの欠陥が存在する欠陥領域１０ａは、Ｂ+ １
１をイオン注入したことにより形成されるＢ+ 領域１１
ａで覆われ、電気的にシールドされているため、デバイ
ス特性には問題がない。次に、このような試料に層間膜
およびＡｌ配線膜を形成し、デバイス特性を評価した。
その結果、リーク電流は１０-10Ａ以下であり、また接
合深さも０．０８μｍと浅い拡散層が形成できた。
【００２２】実施例２．この実施例２では、ＭＯＳトラ
ンジスタの構成としては上記実施例と同様である。ただ
し、第１の実施例では、イオン注入にＳｉ+ １０および
Ｂ+ １１を用いて、空孔の導入およびＳｉ+ １０で形成
された欠陥の影響の回避を行ったが、この実施例２では
その代わりに、Ｇａ+ を用いた。
【００２３】Ｇａ+ を２．５ＭｅＶで３×１０12ｃｍ-2
注入した。Ｇａ+ は質量が大きいために、このイオン注
入では低ドーズ量でも十分な空孔が導入される。さら
に、ＧａはＰ型不純物であるために、ｐ型の不純物層で
あるｐウエル内で更に高濃度になり、Ｇａ+ のイオン注
入により形成された欠陥は、電気的にはシールドされる
ことになる。従って、この実施例にように半導体基板に
とっては不純物となるＧａ+ ，Ｓｂ+ ，Ａｓ+ などを直
接導入した方が、プロセス的には簡略化される。ｐウエ
ル内に空孔を形成するためのイオン注入を行う場合には
Ｇａ+ やＢ+ が効果的であり、ｎウエル内に空孔を形成
するためのイオン注入を行う場合にはＰ+ やＡｓ+ もし
くはＳｂ+ が効果的である。
【００２４】なお、上記実施例では、不純物層であるウ
エル内にイオン注入をするようにしたが、これに限るも
のではなく、ウエルの外側にイオン注入するようにして
も良い。デバイスの微細化にともない、ウエルも浅くな
ってきており、１〜２μｍ程度の深さのウエル領域でも
良くなってきている。従って、このウエルの下部に、例
えば、Ａｓ+ やＰ+ などを３ＭｅＶで４×１０12〜１×
１０13ｃｍ-2注入すれば、このイオン注入自身で生成さ
れる欠陥は、問題にならず、また半導体基板表面層にも
空孔を十分に生成できる。
【００２５】実施例３．以下、例えば、ＭＯＳトランジ
スタのチャネル注入やＬＤＤ注入に対応した低ドーズ注
入の場合に浅い不純物層を形成する方法に関する、この
発明の第３の実施例について説明する。図２は、この実
施例３における半導体装置の構成を示す断面図と、その
不純物分布を示す分布図である。
【００２６】まず、シリコン基板２０上のフィールド酸
化膜２１に囲まれた領域の酸化膜２２を介して、シリコ
ン基板２０にｎチャネルＭＯＳのチャネル注入としてＢ
+ ２３をイオン注入する。このイオン注入は、５ＫｅＶ
で８×１０12ｃｍ-2とした。このことにより、フィール
ド酸化膜２１に囲まれた領域のシリコン基板２０表面に
Ｂ分布２４が形成される。次いで、今度は、図２（ｂ）
に示すように、Ｇａ+ ２５を２ＭｅＶで５×１０12ｃｍ
-2注入して、シリコン基板２０内にＧａ分布２６を約
１．１μｍの深さに形成した。その後、７５０℃で２０
分間の熱処理を行った。
【００２７】図２（ｃ）は、熱処理後の不純物分布を示
しており、Ｇａ+ のイオン注入なしのときのＢ分布２８
は、格子間Ｓｉ分布２９のために、基板の深い方向へ広
がりが大きくなっている。これに対して、Ｇａ+ を注入
したときのＢ分布２７の広がりは、Ｇａ+ のイオン注入
により形成されるＧａ分布３０の存在により抑制され、
より浅い不純物分布が形成されている。なお、同図中符
号３１は空孔分布を示すものである。
【００２８】実施例４．次に、第４の実施例について説
明する。上記実施例では、基板としてバルクのシリコン
基板を用いていたが、これに限るものではなく、ＳＯＩ
基板を用いるようにしても良い。図３は、この発明の第
４の実施例によるＳＯＩ基板を用いた場合の半導体装置
の構成を示す断面図である。同図に示したように、基板
シリコン４０と厚さ０．１μｍの埋め込み絶縁層４１と
厚さ５０ｎｍの表面シリコン層４２とからＳＯＩ基板４
３は構成されている。このＳＯＩ基板４３の形成方法
は、張り合わせ法を用いても、また酸素イオンの注入に
よって埋め込み酸化膜を形成することによっても良い。
【００２９】そして、この表面シリコン層４２上に形成
されたフィールド酸化膜２に囲まれた領域に、ゲート絶
縁膜３を介してゲート電極４が形成され、この側面には
サイドウオール５が形成されている。この状態の上よ
り、Ａｓ+ ６を８ＫｅＶで１×１０15ｃｍ-2注入した。
これにより、不純物注入領域７および格子間Ｓｉ発生領
域８が形成される。
【００３０】つぎに、Ｓｉ+ ４４を５００ＫｅＶで５×
１０13ｃｍ-2注入した。このことにより、ＳＯＩ基板４
３表面より約０．８μｍの位置にその濃度分布のピーク
が来るようなＳｉ分布４５が形成され、表面シリコン層
４２中には、Ｓｉ+ はほとんどないことになる。そし
て、このイオン注入により、図示していないが表面シリ
コン層４２中に空孔領域が導入されることになる。その
後、１０００℃で１０秒間ランプアニールを行うこと
で、先にイオン注入したＡｓ+ の増速拡散が抑制され、
浅い不純物層７ａが形成された。
【００３１】なお、上記実施例では、Ａｓ+ の高濃度層
あるいはＢ+ の低濃度層の拡散状態に関して説明してき
たが、本願発明は、これに限るものではなく、またそれ
らの注入量に依存するものでもない。イオン注入で形成
された不純物領域は、多かれ少なかれ格子間Ｓｉの発生
がともなうので、本発明はイオン注入全てに関連した技
術である。
【００３２】
【発明の効果】以上説明したように、浅い不純物層を形
成するためには、イオン注入時に導入された格子間Ｓｉ
を無くすことが必須である。その方法として、格子間Ｓ
ｉの発生量を低減させるために、イオン注入のエネルギ
ーを下げることや、イオン注入時の基板温度を−１００
℃以下にすることが挙げられる。しかしこれらの方法で
は、たとえ基板を７７Ｋまで冷却下としても格子間Ｓｉ
を完全には無くせない。
【００３３】ここで、この発明によれば、不純物層を形
成する領域より更に深いところに、Ｓｉ ＋ もしくはＧｅ
＋ をイオン注入し、加えて、Ｂ ＋ もしくはＰ ＋ を重ねて
イオン注入し、イオン注入した領域の上に空孔を導入
し、格子間Ｓｉを空孔で打ち消すようにした。このよう
に、Ｓｉ ＋ もしくはＧｅ ＋ をイオン注入したので、格子
間Ｓｉは無くなり、リーク電流の増加や不純物の増速拡
散などが抑制でき、浅い不純物層が形成できるという効
果がある。そして、加えてＢ ＋ もしくはＰ ＋ を重ねてイ
オン注入して、より深いところのイオン注入したことに
よる欠陥を電気的にシールドするようにした。なお、Ｓ
ＯＩ基板を用いれば、空孔を導入するイオン注入を埋め
込み絶縁層の下へ行うことで、そのシールドのための不
純物注入は行わなくてもよくなる。
【図面の簡単な説明】
【図１】 この発明の１実施例であるＭＯＳトランジス
タの構成を示す断面図とその空孔分布を示す特性図であ
る。
【図２】 この発明の実施例３における半導体装置の構
成を示す断面図と、その不純物分布を示す分布図であ
る。
【図３】 この発明の第４の実施例によるＳＯＩ基板を
用いた場合の半導体装置の構成を示す断面図である。
【図４】 従来の半導体装置における拡散層のリーク電
流を評価した結果を示す特性図である。
【符号の説明】
１…シリコン基板、２…フィールド酸化膜、３…ゲート
酸化膜、４…ゲート電極、５…サイドウオール、６…Ａ
ｓ+ 、７…不純物注入領域、８…格子間Ｓｉ発生領域、
９…基板冷却機構、１０…Ｓｉ+ 、１０ａ…欠陥領域、
１１…Ｂ+ １１ａ…Ｂ+ 領域、１２…イオン注入領域、
１３…空孔分布。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/265

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板中へ第１のイオンをイオン注
    入して不純物領域を形成した後、 前記不純物領域より深い位置へ、Ｓｉ＋もしくはＧｅ＋
    をイオン注入し、加えて、Ｂ＋もしくはＰ＋を重ねてイ
    オン注入し、 その後、熱処理を行って、前記不純物領域を含む周辺に
    空孔が存在する空孔領域を形成することを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記第１のイオンは前記半導体基板の温度を−１００℃
    以下にしてイオン注入することを特徴とする半導体装置
    の製造方法。
  3. 【請求項３】 請求項１記載の半導体装置の製造方法に
    おいて、 前記第１のイオンとしてＡｓ＋，Ｐ＋，Ｂ＋，ＢＦ２＋
    のいずれかを用い、 かつ、前記イオン注入により非晶質層が形成されない状
    態とすることを特徴とする半導体装置の製造方法。
  4. 【請求項４】 ＳＯＩ構造の半導体基板中へ第１のイオ
    ンをイオン注入して不純物領域を形成した後、 前記ＳＯＩ構造を構成する埋め込み絶縁層より深い位置
    へ第２のイオンをイオン注入し、 その後、熱処理を行って、前記不純物値域を含む周辺に
    空孔が存在する空孔領域を形成 することを特徴とする半
    導体装置の製造方法。
JP6318127A 1994-12-21 1994-12-21 半導体装置の製造方法 Expired - Fee Related JP3070420B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6318127A JP3070420B2 (ja) 1994-12-21 1994-12-21 半導体装置の製造方法
US08/576,458 US5837597A (en) 1994-12-21 1995-12-21 Method of manufacturing semiconductor device with shallow impurity layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6318127A JP3070420B2 (ja) 1994-12-21 1994-12-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08181085A JPH08181085A (ja) 1996-07-12
JP3070420B2 true JP3070420B2 (ja) 2000-07-31

Family

ID=18095814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6318127A Expired - Fee Related JP3070420B2 (ja) 1994-12-21 1994-12-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5837597A (ja)
JP (1) JP3070420B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2316224B (en) * 1996-06-14 2000-10-04 Applied Materials Inc Ion implantation method
US5943579A (en) * 1997-02-14 1999-08-24 Micron Technology, Inc. Method for forming a diffusion region in a semiconductor device
JPH11168069A (ja) 1997-12-03 1999-06-22 Nec Corp 半導体装置の製造方法
JP2000183068A (ja) * 1998-12-10 2000-06-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6245649B1 (en) * 1999-02-17 2001-06-12 Advanced Micro Devices, Inc. Method for forming a retrograde impurity profile
US6452233B1 (en) * 1999-03-23 2002-09-17 Citizen Watch Co., Ltd. SOI device having a leakage stopping layer
US6352912B1 (en) * 2000-03-30 2002-03-05 International Business Machines Corporation Reduction of reverse short channel effects by deep implantation of neutral dopants
US6358823B1 (en) * 2000-04-12 2002-03-19 Institut Fuer Halbleiterphysik Frankfurt (Oder) Gmbh. Method of fabricating ion implanted doping layers in semiconductor materials and integrated circuits made therefrom
US6632728B2 (en) 2001-07-16 2003-10-14 Agere Systems Inc. Increasing the electrical activation of ion-implanted dopants
GB0200879D0 (en) * 2002-01-16 2002-03-06 Univ Surrey Ion implanted junctions in silicon wafers
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
US20040121524A1 (en) * 2002-12-20 2004-06-24 Micron Technology, Inc. Apparatus and method for controlling diffusion
US7297617B2 (en) * 2003-04-22 2007-11-20 Micron Technology, Inc. Method for controlling diffusion in semiconductor regions
WO2006125993A1 (en) * 2005-05-27 2006-11-30 University Of Surrey Semiconductor device and method of manufacture
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US20100084583A1 (en) * 2008-10-06 2010-04-08 Hatem Christopher R Reduced implant voltage during ion implantation
JP2018029128A (ja) * 2016-08-18 2018-02-22 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5312266A (en) * 1976-07-20 1978-02-03 Sanyo Electric Co Ltd Formation of pn junctions
JPH06105774B2 (ja) * 1987-11-17 1994-12-21 富士通株式会社 半導体記憶装置及びその製造方法
US4889819A (en) * 1988-05-20 1989-12-26 International Business Machines Corporation Method for fabricating shallow junctions by preamorphizing with dopant of same conductivity as substrate
JP2773957B2 (ja) * 1989-09-08 1998-07-09 富士通株式会社 半導体装置の製造方法
JPH0727880B2 (ja) * 1989-11-10 1995-03-29 株式会社東芝 半導体装置の製造方法
JPH0479216A (ja) * 1990-07-21 1992-03-12 Sony Corp Ｍｉｓ型半導体装置の製造方法
US5378650A (en) * 1990-10-12 1995-01-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and a manufacturing method thereof
JPH0567579A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH05335559A (ja) * 1992-05-28 1993-12-17 Fuji Electric Co Ltd 二重拡散層の作り込み方法
KR950013432B1 (ko) * 1992-10-19 1995-11-08 현대전자산업주식회사 아르곤 이온(Ar^+) 주입에 의한 포스트 아몰파이즈(post amorp-hize)방법의 얕은 접합(shallow junction)의 피형(p^+형) 소오스/드레인 형성방법
US5654210A (en) * 1994-09-13 1997-08-05 Lsi Logic Corporation Process for making group IV semiconductor substrate treated with one or more group IV elements to form one or more barrier regions capable of inhibiting migration of dopant materials in substrate
US5538913A (en) * 1995-11-13 1996-07-23 United Microelectronics Corporation Process for fabricating MOS transistors having full-overlap lightly-doped drain structure

Also Published As

Publication number Publication date
US5837597A (en) 1998-11-17
JPH08181085A (ja) 1996-07-12

Similar Documents

Publication Publication Date Title
JP3070420B2 (ja) 半導体装置の製造方法
KR100305623B1 (ko) 이온주입을이용한반도체장치의제조방법
JPH08203842A (ja) 半導体装置の製造方法
JPH10209168A (ja) 半導体装置の製造方法
EP0852394A2 (en) Method for making very shallow junctions in silicon devices
JP2856157B2 (ja) 半導体装置の製造方法
JPH09186245A (ja) 半導体素子の製造方法
JP3165071B2 (ja) 半導体基板及びその製造方法
JP2997791B2 (ja) 半導体素子の製造方法
JPH0226051A (ja) 半導体装置の製造方法
JP2700320B2 (ja) 半導体装置の製造方法
JPH0272634A (ja) 半導体装置
JPH1167682A (ja) 半導体装置の製造方法
JP3892604B2 (ja) 半導体装置
JP3384439B2 (ja) 半導体装置の製造方法
JPH0715997B2 (ja) 半導体装置の製造方法
JPH03201535A (ja) 半導体装置とその製造方法
JPH0575041A (ja) Ｃｍｏｓ半導体装置
JPH0526343B2 (ja)
JPH10275779A (ja) 半導体装置の製造方法
JP2781989B2 (ja) 半導体装置の製造方法
JP2744022B2 (ja) 半導体装置の製造方法
JP2846329B2 (ja) 半導体装置の製造方法
JPH1041240A (ja) 半導体装置およびその製造方法
JP2022173926A (ja) 半導体エピタキシャルウェーハおよびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees