CN1892996A - 薄膜晶体管的制造方法与修补多晶硅膜层之缺陷的方法 - Google Patents
薄膜晶体管的制造方法与修补多晶硅膜层之缺陷的方法 Download PDFInfo
- Publication number
- CN1892996A CN1892996A CN 200510080718 CN200510080718A CN1892996A CN 1892996 A CN1892996 A CN 1892996A CN 200510080718 CN200510080718 CN 200510080718 CN 200510080718 A CN200510080718 A CN 200510080718A CN 1892996 A CN1892996 A CN 1892996A
- Authority
- CN
- China
- Prior art keywords
- layer
- film transistor
- technology
- polycrystalline silicon
- repairing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种薄膜晶体管的制造方法与修补多晶硅膜层之缺陷的方法,此薄膜晶体管的制造方法是先在基板上形成多晶硅层,且此多晶硅层具有第一待掺杂区、第二待掺杂区以及通道区。其中,通道区是位于第一待掺杂区与第二待掺杂区之间。然后,进行掺氮工艺,以将氮掺入该多晶硅层。继之,在多晶硅层上依序形成栅绝缘层与栅极,其中栅绝缘层与栅极均位于通道区上方。接着,进行掺杂工艺,以使第一待掺杂区与第二待掺杂区分别成为源极区与漏极区。掺有氮的多晶硅层内会产生Si-N键,其可修补多晶硅层内的缺陷,进而降低载流子在通道区内被攫取的机率。
Description
技术领域
本发明涉及一种薄膜晶体管(thin film transistor,TFT)的制造方法,尤其是涉及一种多晶硅薄膜晶体管(poly-silicon TFT)的制造方法与修补多晶硅膜层之缺陷的方法。
背景技术
薄膜晶体管可依通道区的材质分为非晶硅(amorphous silicon,简称a-Si)薄膜晶体管以及多晶硅(poly-silicon)薄膜晶体管,由于多晶硅薄膜晶体管与非晶硅薄膜晶体管相比较,其消耗功率小且电子迁移率大,因此逐渐受到市场的重视。
图1A至图1D是公知多晶硅薄膜晶体管之制造流程剖面示意图。请参照图1A,在基板100上形成非晶硅层102之后,接着进行激光回火(laser annealing)或高温回火工艺,以将非晶硅层102熔融(melting),而使硅分子再结晶(re-crystallization)成为图1B之多晶硅层102a。请参照图1B,然后在多晶硅层102a上依序形成栅绝缘层104与栅极106。之后再如图1C所示,利用栅极106为掩膜对多晶硅层102a进行掺杂,以便于在栅极106两侧的多晶硅层102a中分别形成源极区108与漏极区110,因而完成图1D之低温薄膜晶体管120。其中,栅极106下方之多晶硅层则为通道区107。
在图1D的薄膜晶体管120中,由于多晶硅层102a中存有许多不同晶向(grain orientation)之晶粒(grain)与晶界(grain boundary),因此多晶硅层102a中会有许多晶界断键之类的缺陷(defect),这些缺陷会在源极与漏极电流流动时攫取电荷载流子(carrier),进而降低通道区107内的载流子移动速率。
为解决上述问题,公知的方法是在多晶硅层102a中加入氢,氢原子会与硅形成共价键因而消除缺陷,达到提升载流子移动速率的目的。但是,硅-氢键的键能量低,因此在薄膜晶体管运作一段时间后,硅-氢键的数量将会减少,届时被攫取的载流子数也会再次增加。
此外,在目前的薄膜晶体管技术中,大多是以氧化硅作为栅绝缘层104,然而在形成栅绝缘层104的过程中,氧气与杂质容易扩散至多晶硅层102a中,而使得通道区107的厚度变薄,导致漏极电流变小。若再有污染杂质存在于多晶硅层102a与栅绝缘层104之间,还将降低击穿电压,进而影响薄膜晶体管的元件稳定性。
发明内容
有鉴于此,本发明的目的就是提供一种薄膜晶体管的制造方法,其可避免氧气或杂质在工艺中渗进通道区内,进而提高薄膜晶体管的元件效能与稳定性。
本发明的另一目的是提供一种修补多晶硅膜层之缺陷的方法,其可修补多晶硅膜层中的晶界断键,使其变成Si-N键,以降低多晶硅膜层的阻值。
本发明提出一种薄膜晶体管的制造方法,其先在基板上形成多晶硅层,且此多晶硅层具有第一待掺杂区、第二待掺杂区以及通道区。其中,通道区是位于第一待掺杂区与第二待掺杂区之间。然后,进行掺氮工艺,以将氮掺入该多晶硅层。继之,在多晶硅层上依次形成栅绝缘层与栅极,其中栅极是位于通道区上方。接着,进行掺杂工艺,以使第一待掺杂区与第二待掺杂区分别成为源极区与漏极区。
在本发明的较佳实施例中,形成上述之多晶硅层的方法例如是先在基板上形成非晶硅层,然后再进行回火工艺,以使此非晶硅层熔融后再结晶而成为多晶硅层。其中,此回火工艺例如是激光回火工艺或高温回火工艺,且在一实施例中,此回火工艺例如是准分子激光回火工艺。
在本发明的较佳实施例中,形成上述之非晶硅层前,其可以先在基板上形成缓冲层。
在本发明的较佳实施例中,形成非晶硅层之后以及进行回火工艺之前,还可以先对非晶硅层进行去氢处理。
在本发明的较佳实施例中,在多晶硅层中掺入氮之前,还可以先在多晶硅层上形成牺牲层,并且在掺氮工艺之后以及形成栅绝缘层之前移除此牺牲层。在一实施例中,此牺牲层的材质例如是氧化硅。
在本发明的较佳实施例中,在多晶硅层中掺入氮之后,以及移除牺牲层之前,还包括对多晶硅层进行活化(activation)工艺。
在本发明的较佳实施例中,上述之掺氮工艺包括氮离子或氮气离子注入工艺。
在本发明的较佳实施例中,在形成源极区与漏极区之后,还包括在多晶硅层上形成介电层覆盖栅极,其中此介电层具有多个贯穿栅绝缘层的接触孔,以暴露出源极区与漏极区。然后再在介电层上形成源极导体层与漏极导体层,且源极导体层与漏极导体层是通过介电层中之接触孔而分别耦接至源极区与漏极区。
本发明提出一种修补多晶硅膜层之缺陷的方法,其先在基板上形成非晶硅层,然后再进行回火工艺,以使非晶硅层熔融后再结晶而成为多晶硅膜层。然后进行掺氮工艺,以将氮掺入多晶硅膜层中。
在本发明的较佳实施例中,形成非晶硅层之前还可以先在基板上形成缓冲层。
在本发明的较佳实施例中,上述之回火工艺例如是激光回火工艺或高温回火工艺,且其较佳的是准分子激光回火工艺。
在本发明的较佳实施例中,上述之修补方法在形成非晶硅层之后以及进行回火工艺之前,还可以对非晶硅层进行去氢处理。
在本发明的较佳实施例中,上述之修补方法在进行上述掺氮工艺之前,还可以先在多晶硅膜层上形成牺牲层,此牺牲层的材质例如是氧化硅。而且,此牺牲层例如是在完成掺氮工艺后被移除。
在本发明的较佳实施例中,上述之修补方法在完成掺氮工艺之后以及移除牺牲层之前,还包括对多晶硅膜层进行活化工艺。
在本发明的较佳实施例中,上述之掺氮工艺例如是氮离子或氮气离子注入工艺。
本发明是在多晶硅层内掺入氮,以通过产生Si-N键来修补多晶硅层内的晶界断键。而且,当此修补方法应用于薄膜晶体管的工艺中时,不但能够提高载流子在通道区内的迁移率之外,还可以在形成栅绝缘层的过程中防止氧气与杂质渗入多晶硅层,以便于改善薄膜晶体管之阈值电压的飘移现象,进而提高元件的稳定性。
为让本发明之上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并结合附图,作详细说明如下。
附图说明
图1A至图1D是公知的多晶硅薄膜晶体管之制造流程剖面示意图。
图2是本发明之较佳实施例中薄膜晶体管的制造流程图。
图3A至图3F是本发明之较佳实施例中薄膜晶体管的制造流程剖面图。
图4是本发明之较佳实施例中多晶硅层的制造流程图。
图5A至图5B是图3A之多晶硅层的制造流程剖面图。
主要元件标记说明
100、300:基板
102、308:非晶硅层
102a、310:多晶硅层
104、330:栅绝缘层
106、340:栅极
108、314a:源极区
110、316a:漏极区
107、312:通道区
S200:在基板上形成多晶硅层
S201:在多晶硅层上形成牺牲层
S202:对多晶硅层进行掺氮工艺
S204:对多晶硅层进行活化工艺
S206:移除牺牲层
S208:依序在多晶硅层上形成栅绝缘层与栅极
S210:进行掺杂工艺,以于多晶硅层中形成源极区与漏极区
S212:在多晶硅层上形成具有接触孔的介电层,以暴露出源极区与漏极区
S214:在介电层上形成源极导体层与漏极导体层
302:缓冲层
304:准分子激光束
308:非晶硅层
314:第一待掺杂区
315:源极导体层
316:第二待掺杂区
317:漏极导体层
320:牺牲层
350:介电层
352:接触孔
360:薄膜晶体管
S400:在基板上形成缓冲层
S402:在缓冲层上形成非晶硅层
S404:对非晶硅层进行去氢处理
S406:进行回火工艺,以使非晶硅层熔融后再结晶而成为多晶硅层
具体实施方式
本发明是在多晶硅膜层中掺入氮,以修补多晶硅膜层中的晶界断键,并将此种修补方法应用于薄膜晶体管的工艺中,以便于提高薄膜晶体管的元件效能与稳定性。以下将以薄膜晶体管的工艺一并说明修补多晶硅膜层的方法,但其并非将本发明修补多晶硅膜层的方法限定在薄膜晶体管工艺中,此修补方法可以应用在任何具有多晶硅膜层的元件的工艺中。
图2是本发明之薄膜晶体管的制造流程图。图3A至图3则是本发明之薄膜晶体管的制造流程剖面图。请同时参照图2及图3A,首先进行步骤S200,以在基板300上形成多晶硅层310。其中,多晶硅层310具有通道区312、第一待掺杂区314以及第二待掺杂区316,且通道区312是位于第一待掺杂区314与第二待掺杂区316之间。
在一较佳实施例中,多晶硅层310例如是由非晶硅层熔融后再结晶而成,图4即是图3A之多晶硅层310的制造流程图。图5A至图5B则是图3A之多晶硅层310的制造流程剖面图。请参照图4及图5A,首先进行步骤S402,以在基板300上形成非晶硅层308,其厚度约为50纳米。值得注意的是,如步骤S400所述,本实施例在形成非晶硅层308之前,是先在基板300上形成缓冲层302,以避免基板300中的杂质在工艺中扩散至非晶硅层308中。其中,缓冲层302例如是厚度约为300纳米的氧化硅或其它绝缘膜层,且其例如是以等离子体增强化学气相沉积(plasma enhanced chemical vapor deposition,PECVD)法所形成。
接着请参照图4及图5B,如步骤S404所述,在形成非晶硅层308之后,通常可以先对非晶硅层308进行去氢处理。接着,进行步骤S406,以利用激光回火或高温回火的方式,使非晶硅层308熔融后再结晶而成为图3A的多晶硅层310。值得一提的是,本实施例例如是以准分子激光束304来进行回火工艺,也就是所谓的准分子激光回火工艺(Excimer Laser Annealing,ELA),而在回火工艺中所使用之激光能量范围约介于250mJ/cm2至300mJ/cm2之间,且较佳的是260mJ/cm2。
值得注意的是,由于ELA工艺所形成之多晶硅层310会存在有许多晶界断键的缺陷。以下将进行修补这些缺陷的步骤。
请参照图2及图3B,在以图4之步骤形成多晶硅层310之后,接着则是如步骤S202所述,进行掺氮工艺。值得一提的是,如步骤S201所述,本实施例特在进行掺氮工艺之前,先在多晶硅层310上形成牺牲层320,以防止在后续进行掺氮工艺时,离子的高速冲击破坏多晶硅层310的表面结构。其中,牺牲层320的材质例如是氧化硅,且其形成方法例如是化学气相沉积法。
请继续参照图3B,本实施例之掺氮工艺例如是以离子注入(ionimplantation)的方法,将氮离子(N+)或氮气离子(N2 +)掺入多晶硅层310内,以使多晶硅层310内产生Si-N键。在本实施例中,离子注入工艺中所使用的注入能量例如是介于5KeV至100KeV之间,且离子注入剂量例如是介于1013ion/cm2至2×1015ion/cm2之间。随后,可视实际需求来决定是否再进行磷、砷或硼等掺质的离子注入工艺,以调整后续所形成之薄膜晶体管的阈值电压(threshold voltage)。
请参照图2,如步骤S204所述,在完成掺氮工艺之后,接着例如是先对图3B之多晶硅层310进行活化工艺,以使多晶硅层310中的掺质活化并扩散,然后才继续制造其它元件。在本实施例中,此活化工艺可以采用高温炉管的方式或快速加热工艺(rapid thermalprocessing,RTP)。在使用高温炉管的实施例中,其例如是以450℃至550℃的温度烘烤多晶硅层310约2至4小时。在采用快速加热工艺的实施例中,其例如是以550℃至650℃的温度对多晶硅层310进行约10秒至3分钟的热处理。
特别的是,在步骤S201中所形成的牺牲层320除了可以保护多晶硅层310的表面结构不会因遭受离子冲击而损坏之外,还可以避免多晶硅层中的氮在上述之活化工艺中扩散至多晶硅层外。而在完成上述之活化工艺后,即可移除牺牲层320,如步骤S206所述。其中,牺牲层320例如是通过蚀刻工艺而移除。
值得注意的是,多晶硅层310中所掺杂的氮浓度的分布是由多晶硅层310的顶部往其底部递减,在此,底部指的是较靠近基板300之处,而顶部指的是较远离基板300之处。换言之,在多晶硅层310上表面处具有最高的氮掺杂浓度。
请参照图2及图3C,在经由通过上述步骤完成多晶硅层310的制造与修补之后,紧接着即是进行步骤S208,也就是在多晶硅层310上依序形成栅绝缘层330与栅极340。其中,栅极340是位于通道区312上方,而形成栅绝缘层330与栅极340的方法例如是先依序在多晶硅层310上全面性地形成绝缘层与金属层(图中未标出),之后进行光刻与蚀刻工艺,以图案形化此金属层而形成闸栅极340。
特别值得注意的是,栅绝缘层330的材质例如是氧化硅,而在形成此氧化硅层的工艺中,多晶硅层310表面的Si-N键能够防止氧气与杂质进入多晶硅层310,以降低多晶硅层310的阻值。
之后,则进行步骤S210,也就是对第一待掺杂区314与第二待掺杂区316进行掺杂,如图3D所示,以于通道区312两侧分别形成源极区314a与漏极区316a。其中,此掺杂工艺例如是利用栅极340为掩膜进行离子注入法,而将掺质注入多晶硅层310的第一待掺杂区314与第二待掺杂区316内。在此,所属技术领域的技术人员可以依据实际工艺而自行决定是否在形成源极区314a与漏极区316a之前,先进行一次轻掺杂工艺,以在通道区312两侧形成轻掺杂漏极区(lightdoped drain,LDD)(图中未标出)。
图3D所示的结构大致上已可称为薄膜晶体管,但一般来说还会再形成耦接至源极区314a与漏极区316a的金属导线层,以使源极区314a与漏极区316a便于与其它元件耦接。请参照图2及图3E,如步骤S212所述,在多晶硅层310上形成介电层350以覆盖栅极340,其中介电层350具有多个贯穿栅绝缘层330的接触孔352,以暴露出多晶硅层310的源极区314a与漏极区316a。然后进行步骤S214,也就是在介电层350上形成源极导体层315与漏极导体层317,如图3F所示,此即完成薄膜晶体管360的制造。其中,源极导体层315与漏极导体层317是填入接触孔352而分别耦接至源极区314a与漏极区316a。
值得注意的是,当本发明应用在显示元件的制造工艺中时,由于源极导体层315将连接于显示元件中的数据线(图中未标出),因此可在形成源极导体层315与漏极导体层317的同时一并进行数据线的工艺,以减少工艺步骤。
由上述可知,本发明是在多晶硅层内掺入氮,以通过产生Si-N键来修补多晶硅层内的晶界断键。而且,当此修补方法应用于薄膜晶体管的工艺中时,除了能够减少多晶硅通道区内的缺陷,因而提高载流子在通道区内的迁移率之外,还可以在形成栅绝缘层的过程中防止氧气与杂质渗入多晶硅层,以便于改善薄膜晶体管之阈值电压的飘移现象,进而提高元件的稳定性。
更特别的是,由于Si-N键较Si-H键强,因此较能承受因短通道效应(short channel effect)所造成之热电子(hot electron)之撞击。换言之,利用本发明方法所制成之薄膜晶体管工艺具有较佳的元件特性。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员,在不脱离本发明之精神和范围内,当可作些许之改动与改进,因此本发明之保护范围应当以权利要求书所界定者为准。
Claims (21)
1.一种薄膜晶体管的制造方法,其特征在于包括:
在基板上形成多晶硅层,该多晶硅层具有通道区、第一待掺杂区以及第二待掺杂区,其中该通道区是位于该第一待掺杂区与该第二待掺杂区之间;
进行掺氮工艺,以将氮掺入该多晶硅层;
依序在该多晶硅层上形成栅绝缘层与栅极,其中该栅极是位于该通道区上方;以及
进行掺杂工艺,以使该第一待掺杂区与该第二待掺杂区分别成为源极区与漏极区。
2.根据权利要求1所述的薄膜晶体管的制造方法,其特征在于形成该多晶硅层的方法包括:
在该基板上形成非晶硅层;以及
进行回火工艺,以使该非晶硅层熔融后再结晶而成为该多晶硅层。
3.根据权利要求2所述的薄膜晶体管的制造方法,其特征在于所述的回火工艺为激光回火工艺或高温回火工艺。
4.根据权利要求3所述的薄膜晶体管的制造方法,其特征在于所述的回火工艺为准分子激光回火工艺。
5.根据权利要求2所述的薄膜晶体管的制造方法,其特征在于在形成该非晶硅层之前,包括在该基板上形成缓冲层。
6.根据权利要求2所述的薄膜晶体管的制造方法,其特征在于在形成该非晶硅层之后以及进行该回火工艺之前,包括对该非晶硅层进行去氢处理。
7.根据权利要求1所述的薄膜晶体管的制造方法,其特征在于在该多晶硅层中掺入氮之前,包括在该多晶硅层上形成牺牲层,且在该掺氮工艺之后以及形成该栅绝缘层之前,包括移除该牺牲层。
8.根据权利要求7所述的薄膜晶体管的制造方法,其特征在于在该掺氮工艺之后,以及移除该牺牲层之前,包括对该多晶硅层进行活化工艺。
9.根据权利要求7所述的薄膜晶体管的制造方法,其特征在于所述的牺牲层的材质包括氧化硅。
10.根据权利要求1所述的薄膜晶体管的制造方法,其特征在于所述的掺氮工艺包括氮离子或氮气离子注入工艺。
11.根据权利要求1所述的薄膜晶体管的制造方法,其特征在于在形成该源极区与该漏极区之后,包括:
在该多晶硅层上形成介电层覆盖该栅极,其中该介电层具有贯穿该栅绝缘层之多个接触孔,以暴露出该源极区与该漏极区;以及
在该介电层上形成源极导体层与漏极导体层,且该源极导体层与该漏极导体层是通过该介电层中之该些接触孔而分别耦接至该源极区与该漏极区。
12.一种修补多晶硅膜层之缺陷的方法,其特征在于包括:
在基板上形成非晶硅层;
进行回火工艺,以使该非晶硅层熔融后再结晶而成为该多晶硅膜层;以及
进行掺氮工艺,以将氮掺入该多晶硅膜层。
13.根据权利要求12所述的修补多晶硅膜层之缺陷的方法,其特征在于在形成该非晶硅层之前,包括在该基板上形成缓冲层。
14.根据权利要求12所述的修补多晶硅膜层之缺陷的方法,其特征在于在形成该非晶硅层之后,以及进行该回火工艺之前,包括对该非晶硅层进行去氢处理。
15.根据权利要求12所述的修补多晶硅膜层之缺陷的方法,其特征在于所述的回火工艺为激光回火工艺或高温回火工艺。
16.根据权利要求15所述的修补多晶硅膜层之缺陷的方法,其特征在于所述的回火工艺为准分子激光回火工艺。
17.根据权利要求12所述的修补多晶硅膜层之缺陷的方法,其特征在于在进行该掺氮工艺之前,包括在该多晶硅膜层上形成一牺牲层。
18.根据权利要求17所述的修补多晶硅膜层之缺陷的方法,其特征在于所述的牺牲层之材质包括氧化硅。
19.根据权利要求17所述的修补多晶硅膜层之缺陷的方法,其特征在于在进行该掺氮工艺之后,包括移除该牺牲层。
20.根据权利要求19所述的修补多晶硅膜层之缺陷的方法,其特征在于在进行该掺氮工艺之后,以及移除该牺牲层之前,还包括对该多晶硅膜层进行活化工艺。
21.根据权利要求12所述的修补多晶硅膜层之缺陷的方法,其特征在于所述的掺氮工艺包括氮离子或氮气离子注入工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510080718 CN1892996A (zh) | 2005-07-05 | 2005-07-05 | 薄膜晶体管的制造方法与修补多晶硅膜层之缺陷的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510080718 CN1892996A (zh) | 2005-07-05 | 2005-07-05 | 薄膜晶体管的制造方法与修补多晶硅膜层之缺陷的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1892996A true CN1892996A (zh) | 2007-01-10 |
Family
ID=37597697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510080718 Pending CN1892996A (zh) | 2005-07-05 | 2005-07-05 | 薄膜晶体管的制造方法与修补多晶硅膜层之缺陷的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1892996A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016197410A1 (zh) * | 2015-06-09 | 2016-12-15 | 深圳市华星光电技术有限公司 | 多晶硅薄膜的制备方法及多晶硅tft结构 |
CN107481936A (zh) * | 2017-08-07 | 2017-12-15 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
CN108598168A (zh) * | 2018-05-03 | 2018-09-28 | 深圳吉华微特电子有限公司 | 抗总剂量辐射的功率场效应晶体管及其制造方法 |
CN110176397A (zh) * | 2019-04-18 | 2019-08-27 | 京东方科技集团股份有限公司 | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 |
CN110634730A (zh) * | 2019-09-27 | 2019-12-31 | 扬州扬杰电子科技股份有限公司 | 一种沟槽肖特基多晶硅沉积后栅氧中断返工方法 |
-
2005
- 2005-07-05 CN CN 200510080718 patent/CN1892996A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016197410A1 (zh) * | 2015-06-09 | 2016-12-15 | 深圳市华星光电技术有限公司 | 多晶硅薄膜的制备方法及多晶硅tft结构 |
CN107481936A (zh) * | 2017-08-07 | 2017-12-15 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
CN108598168A (zh) * | 2018-05-03 | 2018-09-28 | 深圳吉华微特电子有限公司 | 抗总剂量辐射的功率场效应晶体管及其制造方法 |
CN110176397A (zh) * | 2019-04-18 | 2019-08-27 | 京东方科技集团股份有限公司 | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 |
CN110634730A (zh) * | 2019-09-27 | 2019-12-31 | 扬州扬杰电子科技股份有限公司 | 一种沟槽肖特基多晶硅沉积后栅氧中断返工方法 |
CN110634730B (zh) * | 2019-09-27 | 2021-08-13 | 扬州扬杰电子科技股份有限公司 | 一种沟槽肖特基多晶硅沉积后栅氧中断返工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1194378C (zh) | 有源矩阵型显示设备 | |
CN1052566C (zh) | 制造半导体器件的方法 | |
CN1222986C (zh) | 半导体装置的制造方法和半导体装置 | |
CN1801468A (zh) | 集成电路的制造方法 | |
CN1215224A (zh) | 晶体管及其制造方法 | |
CN1885557A (zh) | 半导体元件及形成半导体元件的方法 | |
CN1691340A (zh) | 电子装置及制造该电子装置的方法 | |
CN1719615A (zh) | 薄膜晶体管及其制造方法 | |
CN1716552A (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
CN101043037A (zh) | 半导体器件及其制造方法 | |
CN1253929C (zh) | 半导体装置及其制造方法 | |
CN1892996A (zh) | 薄膜晶体管的制造方法与修补多晶硅膜层之缺陷的方法 | |
CN1842919A (zh) | 薄膜晶体管及其制造方法 | |
CN1487569A (zh) | 薄膜晶体管的制造方法 | |
CN1499577A (zh) | 制造半导体器件的方法 | |
CN1848390A (zh) | 降低多晶耗尽效应的制作多晶硅栅极晶体管的方法 | |
CN1251331C (zh) | 半导体器件 | |
CN1649174A (zh) | 薄膜晶体管及其制造方法 | |
CN1725510A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
CN1202001A (zh) | 具有金属-绝缘膜-半导体三层结构的晶体管的制造方法 | |
CN1774795A (zh) | 半导体器件的制造方法 | |
CN1126154C (zh) | 有源矩阵型显示装置 | |
US6872643B1 (en) | Implant damage removal by laser thermal annealing | |
CN1134600A (zh) | 制造薄膜晶体管的方法及设备 | |
CN1222022C (zh) | 薄膜晶体管的制造方法及结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |