CN1275835A - 用于恢复数字时钟信号的电路和方法 - Google Patents

用于恢复数字时钟信号的电路和方法 Download PDF

Info

Publication number
CN1275835A
CN1275835A CN00107010A CN00107010A CN1275835A CN 1275835 A CN1275835 A CN 1275835A CN 00107010 A CN00107010 A CN 00107010A CN 00107010 A CN00107010 A CN 00107010A CN 1275835 A CN1275835 A CN 1275835A
Authority
CN
China
Prior art keywords
phase error
digital
absolute value
sampled data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00107010A
Other languages
English (en)
Other versions
CN1177409C (zh
Inventor
朴贤洙
沈载晟
元容光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1275835A publication Critical patent/CN1275835A/zh
Application granted granted Critical
Publication of CN1177409C publication Critical patent/CN1177409C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种用于恢复数字时钟信号的电路和方法。该电路包括一个模－数(A/D)转换器和不对称校正器,用于把接收的信号转换成数字数据并且提供跟踪接收信号中心值的二进制电平所校正的数字数据;一个频率误差检测器;一个相位误差检测器;和一个数字低通滤波器(LPF),用于提供用作为控制电压的频率误差和相位误差。通过实现的一个不对称校正器,用于校正经过了模－数(A/D)转换、相位误差检测器、由数字电路实现的LPF的数字数据的不对称。因而产生稳定的***时钟信号,敏感地跟踪接收信号的不对称。

Description

用于恢复数字时钟信号的电路和方法
本发明涉及时钟信号恢复领域，并特别涉及一种用于在光盘的记录和/或重放装置中恢复数字时钟信号的电路和方法。
在用于在诸如致密盘(CD)或数字多用盘(DVD)的光盘上记录数据或从光盘上重放数据的装置中，用于使重放信号与***时钟信号同步的处理是必须的。锁相环(PLL)电路是一种用来执行该处理的电路。
通过以某个频率振荡的压控振荡器(VCO)产生相对于接收信号的***时钟信号，改变***时钟信号的频率并且把接收信号锁定到变化的***时钟信号上，PLL电路锁定一个相位。通常，在计算VCO的振荡频率和接收信号的频率间之差并且执行频率锁定之后，当VCO的振荡频率和接收信号的频率之差处在预定的范围之内时，相位锁定开始。
传统光盘驱动器的时钟恢复电路使用图1示出的PLL，并且包括一个二进制电路110、一个频率检测器120、一个相位误差检测器130、一个低通滤波器(LPF)140和一个压控振荡器(VCO)150。
在图1中，从光盘100读出的信号是模拟信号。光盘100读出的信号与二进制电平相比较并且由例如一个比较器构成的二进制电路110提供一个二进制的信号。频率误差检测器120检测二进制信号的频率和VCO150产生的***时钟信号的频率之间的差值，并且把这个差值提供给LPF140。LPF140向VCO150提供一个对应于该频率差的控制电压。相位误差检测器130在频率误差检测器120所检测的频率差处在预定范围之内时检测二进制信号和***时钟信号的相位差，并且把检测的相位差提供给LPF140。LPF140向VCO150提供对应于该相位差的控制电压。VCO150根据LPF140提供的控制电压信号产生与接收信号同步的***时钟信号。
在传统技术中，由于二进制电路110和LPF140是由模拟电路实现，所以其性能会因噪声经过LPF140而降低，并且难以通过模拟滤波器实现由二进制电路110校正对应于接收信号的二进制电平的功能以及对应于一种多速模式(multiple-speed mode)的LPF140的功能。
换句话说，为了通过二进制电路110二进制化从光盘读出的信号，一种跟踪所接收模拟信号的中心值的电路必须由LPF来实现。在使用模拟滤波器时，不管滤波器的性能有多好，也不可能自由的改变频带并且将噪声混合到了信号中。
特别是，采用部分响应最大似然(PRML)法的二进制电路具有一种通过使用由模拟信号转换成数字信号而获得的取样数据来输出最适于接收信号的统计特性的二进制信号的结构。正因如此，则需要一种通过使用由模-数(A-D)转换所获得的取样数据校正模拟信号中心值(center value)的功能并且需要一种通过使用校正的模拟信号的中心值来使***时钟信号与取样数据同步的功能。这些功能难以通过模拟结构实现。
而且，当用于提供作为VCO150控制电压的频率误差和相位误差的LPF140是通过模拟电路实现的时候，则不可能自由地改变频带并且噪声在信号中混合。因此，由模拟结构实现的LPF难以应用到新近发展且能与高多速模式(high multiple speed mode)相对应的光盘产品中。
为了解决现有技术中的上述问题，本发明的一个目的是提供一种数字时钟恢复电路，用于实现具有数字结构的二进制电路和低通滤波器(LPF)。
本发明的另一个目的是提供一种方法，该方法用于校正从光盘读出的模拟信号的不对称，二进制化该校正的模拟信号，数字信号处理该校正的二进制信号，以及恢复一个时钟信号。
本发明的其它目的和优点在下面描述的部分中提出，并且通过描述将变得显而易见，或者通过本发明的实践可以认识到。
为了实现本发明的第一个目的，提供了一种用于恢复锁定在接收信号上的***时钟信号的数字时钟恢复电路，它包括用于把接收信号转换为数字数据并且提供由跟踪接收信号的中心值的二进制电平所校正的数字信号的模-数(A/D)转换器和不对称校正器；一个用于检测校正数字数据的频率误差的频率误差检测器；一个用于检测校正数字数据的相位误差的相位误差检测器；一个用于提供作为控制电压的频率误差和相位误差的数字低通滤波器(LPF)；以及一个时钟发生器，用于产生其频率和相位根据控制电压而变化的***时钟信号并且提供作为各个元件的驱动时钟信号的***时钟信号。
为了实现第二个目的，提供了一种用于通过锁相环(PLL)恢复锁定在接收信号上的***时钟信号的方法，包括的步骤是把接收的模拟信号转换成数字数据并且提供由跟踪接收信号的中心值的二进制电平所校正的数字数据；检测校正数字数据的频率误差；检测校正数字数据的相位误差；以及低通滤波相位误差并且把低通滤波的相位误差与频率误差一起提供给PLL的控制电压。
通过参照附图详细描述本发明的最佳实施例，本发明的上述目的和优点将更加显而易见，其中：
图1是一种传统的时钟恢复电路的框图；
图2是根据本发明的一种数字时钟恢复电路的实施例的框图；
图3是图2所示的不对称校正器的详细框图；
图4解释了根据本发明的相位误差检测的原理；
图5是图2所示的相位误差检测器的详细框图；以及
图6是图2所示的数字低通滤波器(LPF)的详细电路图。
图2是根据本发明的一种数字时钟恢复电路的实施例的框图，在图2中，模-数(A/D)转换器210把从光盘200读出的模拟信号转换成数字数据。不对称校正器220根据接收信号的统计特性产生一个校正的二进制电平，从而在最佳状态下把模拟信号二进制化，根据校正的二进制电平校正A/D转换器210提供的数字数据的二进制电平，并且把校正的数字数据提供给频率误差检测器230和相位误差检测器240。
频率误差检测器230获得不对称检测器220提供的接收信号和VCO270产生的***时钟信号间的频率差并且提供一个频率误差信号。
当***时钟信号根据频率误差检测器230的输出大体上锁定在接收信号上时，相位误差检测器240获得***时钟信号和接收信号之间的相位差并且正确地把***时钟信号锁定到接收信号上。
换句话说，当频率误差检测器230提供的频率误差信号首先提供给数字低通滤波器(LPF)250并且***时钟信号和接收信号之间的频率差处在预置范围内的时候，相位误差检测器240提供的相位误差信号提供给数字LPF250。
数字LPF250把误差信号转换成数字电压数据。D/A转换器260把数字电压数据转换成模拟电压信号并且提供该模拟电压信号作为VCO270的控制电压信号。VCO270根据该控制电压信号产生锁定在接收信号上的参考频率的***时钟信号，并且尽管未示出，但还把***时钟信号作为驱动时钟信号提供给A/D转换器210、不对称校正器220、频率误差检测器230、相位误差检测器240和数字LPF250。
图3是图2所示不对称校正器220的详细电路图，它包括一个符号判定器221、一个向上/向下计数器222、一个比较器223、一个二进制电平发生器224和一个加法器225。
在图3中，符号判定器221判定图2所示的A/D转换器210提供的数字数据是正或是负，并且把符号判定结果提供给向上/向下计数器222。
当符号判定器221的符号判定结果为正时，向上/向下计数器222提高计数值，而在符号判定结果为负时则降低计数值。当通过模-数(A/D)转换获得的取样数据被输入以根据接收信号的统计特性偏离到二进制电平中的正或负方向的时候，多个正或多个负的符号可在取样数据中检测到。向上/向下计数器222的计数值根据接收信号的不对称而增加或减小。比较器223把向上/向下计数器222的计数值与一个阈值相比较，决定向上/向下计数器222的计数值的增加是否超过了阈值或减少是否低于该阈值，并且把增加值或减少值提供给二进制电平发生器224。
二进制电平发生器224根据比较器223提供的增加值或减少值的符号识别电平校正二进制电平，并且产生校正的二进制电平。加法器225把校正的二进制电平添加到A/D转换器210提供的作为接收信号的取样数据上，并且把校正的数字数据提供给频率误差检测器230和相位误差检测器240。相应地，接收信号的不对称被校正。加法器225可称作校正器并且比较器223可加载于二进制电平发生器224之内。
相位误差表示在***时钟信号的相位和接收信号的相位之间存在多大的差别。如图4所示，根据相位误差检测的原理，如果接收信号正确地锁定在***时钟信号上，则在接收信号被取样的时间点的信号精确地为0。然而，当存在一个相位差时，在符号改变的时间点的信号不精确地为0。因此，当存在相位误差的时候，早于或晚于信号改变的时间点的数据项被接收，可以获得数据项的绝对值，并且将具有较小绝对值的数据作为相位误差。换句话说，在符号改变的两个时间点的具有较小绝对值的取样数据值变成相位误差。
如图4所示，相位误差值实际上是对应于b′的值，并且在假定符号改变的时间点的信号是线性时，不可能直接知道b′的值。但是，由于三角形abc的形状相似于三角形a′b′c′的形状，所以a′的值(取样数据值)可当作相位误差值使用。
图5是图2所示的相位误差检测器240的详细图。相位误差检测器240包括第一和第二绝对值电路241和243、延迟242、比较器244、反相器245和选择器246。
第一绝对值电路241在符号改变的时间点从图2所示的不对称校正器220接收取样数据A(N)，并且提供取样数据A(N)的绝对值。第二绝对值电路243在符号改变的时间点接收通过延迟242提供的来自不对称校正器220的先前的取样数据A(N-1)，并且提供先前的取样数据A(N-1)的绝对值。延迟242可由一个用于延迟一个时钟周期的D触发器构成。
比较器244把第一绝对值电路241提供的A(N)的绝对值与第二绝对值电路243提供的A(N-1)的绝对值相比较并且向选择器246提供一个选择控制信号，这样绝对值较小的信号被选中。例如，当A(N)的绝对值较小时提供一个逻辑“低”信号。当A(N-1)的绝对值较小时提供一个逻辑“高”信号。
换句话说，当表明A(N)的绝对值较小的逻辑“低”信号作为选择控制信号提供时，根据比较器244提供的选择控制信号，选择器246输出由反相器245提供的其信号总是为负的A(N)的绝对值作为相位误差。当表明A(N-1)的绝对值较小的逻辑“高”信号作为选择控制信号提供时，选择器246输出由第二绝对值电路243提供的作为相位误差的A(N-1)的绝对值。反相器245可由例如用于把A(N)的绝对值与“-1”相乘的乘法器构成。
换句话说，当从取样数据A(N)中检测到相位误差值的时候，由于接收信号的相位领先于***时钟信号的相位，所以对应于相位误差的A(N)的绝对值的符号变为负，这样***时钟信号的周期变得更长，并且变为负的A(N)的绝对值以通过图2所示的数字LPF250和D/A转换器260提供给VCO270的控制电压。当从前面的取样数据A(N-1)中检测到相位误差值的时候，由于接收信号的相位滞后于***时钟信号的相位，所以A(N-1)的绝对值的符号不改变，这样***时钟信号的周期缩短并且A(N-1)的绝对值通过数字LPF250和D/A转换器260提供给VCO270的控制电压。
图6是图2所示的数字LPF250的详细电路图。数字LPF250包括第一和第二数字滤波器251和255、第一、第二和第三D触发器(DF/Fs)252、256和259、第一和第二乘法器253和257、以及第一和第二加法器254和258。
在图6中，图2所示相位误差检测器240提供的相位误差信号提供给第一和第二数字滤波器251和255。频率误差检测器230提供的频率误差信号提供到第一加法器254的第一输入端口。
相位误差信号经过第一和第二数字滤波器251和255。数字滤波器是LPF，它滤波相位误差信号并且平滑(smooth)相位误差信号的波形。第一和第二数字滤波器251和255中的每一个均具有第一级无限冲激响应(IIR)滤波器的形式，其是由一个用于把相位误差输入到一个输入端口的加法器，一个用于把加法器的输出与预定时间常数相乘的乘法器，和一个用于把乘法器的输出延迟一个时钟周期并且把延迟输出输入到加法器的另一个输入端口的DF/F构成。
在相位误差信号没有经过第一数字滤波器251的低通滤波而是经过图2所示的D/A转换器260提供给VCO270的情况下，由于VCO270反应非常敏感，所以整个***变得不稳定。因此，可以使用LPF控制时间常数值以使***稳定并且使相位误差减至最小。通常，用于第一数字滤波器251的时间常数值K具有例如□3/4、7/8和15/16的1-1/2N的形式。
此时，通过使用第一乘法器253把经第一D F/F252提供的用于延迟一个时钟周期的第一数字滤波器251的输出信号与时间常数K1相乘可实现总增益为1的一个***。在这种情况下，时间常数K1具有例如□1/4、1/8和1/16的1/2N(N是一个正整数)的形式。第一乘法器253的输出提供给第一加法器254的第二输入端口。
与第一数字滤波器251类似，第二数字滤波器255作为LPF操作。但是，由于第二数字滤波器255具有将其输出添加到前个信号上的结构，所以第二数字滤波器255随着经过的时间而累积相位误差信号。换句话说，第二数字滤波器255的输出经过用于延迟一个时钟周期的第二D F/F256与第二乘法器257的时间常数K3相乘，并且相乘结果提供到第二加法器258的一个输入端口。第二加法器258把第二乘法器257的输出添加到执行累积操作的第三DF/F259的输出上，并且输入到它的另一个输入端口并同时把相加结果提供给第一加法器254的第三输入端口和第三D F/F259。这里，第二数字滤波器255的时间常数K2与第一数字滤波器251的时间常数K一样具有1-1/2N的形式。第二乘法器257使用的时间常数K3与第一乘法器253使用的时间常数K1一样具有1/2N的形式。此时，由于时间常数K3必须用作校正偏离(correctingoffset)，所以时间常数K3的设置大大小于K1。
结果，第二数字滤波器255、第二D F/F256、第二乘法器257、第二加法器258和第三D F/F259通过使用接收的相位误差信号精密地跟踪直流(DC)偏移电压变化并且改变整个***的DC偏移电压。
根据本发明的数字LPF可通过使用任何具有公式1的滤波器特性以及图6所示的结构的滤波器来实现。数字LPF可通过具有通用无限冲激响应(IIR)形式的数字滤波器来实现。 H ( z ) = Y ( z ) X ( z ) = Σ i = 0 r Li Z - i 1 + Σ j = 1 m K j Z - j - - - - ( 1 )
其中X(z)、Y(z)和H(z)分别表示接收信号、输出信号和z-变换的转换函数。
本发明可广泛地应用到使用PLL的数字装置的时钟恢复电路以及光盘***的时钟恢复电路。
根据本发明，当校正经过了模-数(A/D)转换的数字数据的不对称并且产生***时钟信号，由此通过稳定地产生对应于各种盘的***时钟信号提高了***的可靠性的时候，跟踪接收信号的不对称可能会比传统技术更加敏感。
根据本发明的数字时钟恢复电路是强抗噪声的，并且不会由于数字化相位误差检测和接收信号的二进制而误操作。而且，在根据本发明的数字时钟恢复电路中，滤波器的结构不需要根据多速的变化而改变，尽管多速光盘会由于数字LPF的使用而变化。

Claims (21)

1.一种用于恢复锁定在接收信号上的***时钟信号的数字时钟恢复电路，其特征是该数字时钟恢复电路包括：
一个模-数(A/D)转换器和不对称校正器，用于把接收的信号转换成数字数据并且提供由跟踪接收信号中心值的二进制电平所校正的数字数据；
一个频率误差检测器，用于检测校正数字数据的频率误差；
一个相位误差检测器，用于检测校正数字数据的相位误差；
一个数字低通滤波器(LPF)，用于提供作为控制电压的频率误差和相位误差；以及
一个时钟发生器，用于产生其频率和相位根据控制电压而变化的***时钟信号并且提供作为各个元件的驱动时钟信号的***时钟信号。
2.根据权利要求1所述的时钟恢复电路，其特征是A/D转换器和不对称校正器包括：
一个A/D转换器，用于把接收的模拟信号转换成数字数据；
一个符号判定器，用于判定A/D转换器提供的数字数据的符号是正或是负，并且提供符号判定结果；
一个向上/向下计数器，用于在符号判定器的判定结果为正时连续地增加计数值，并且在符号判定器的判定结果为负时连续地减少计数值，其中计数值根据接收信号的不对称性而增加或减少；
一个二进制电平发生器，用于把向上/向下计数器的计数值与阈值比较，决定向上/向下计数器的计数值是否增加至高于阈值或减少至低于阈值，根据增加值或减小值来校正符号判定电平的二进制电平，并且产生校正的二进制电平；以及
一个校正器，用于把校正的二进制电平与A/D转换器所提供的作为接收信号的数字数据相加，并且在校正接收信号的不对称的位置提供数字数据。
3.根据权利要求1所述的数字时钟恢复电路，其特征是该相位误差检测器包括：
第一绝对值电路，用于在符号改变的时间点从A/D转换器和不对称校正器接收第一取样数据的取样数据并且提供该第一取样数据的绝对值；
第二绝对值电路，用于在符号改变的时间点A/D换器和不对称校正器接收前个取样数据即第二取样数据并且提供第二取样数据的绝对值；以及
一个检测器，用于在第一取样数据的绝对值小于第二取样数据的绝对值时提供其符号总是为负的第一取样数据的绝对值作为相位误差，并且在第二取样数据的绝对值小于第一取样数据的绝对值时提供作为相位误差的第二取样数据的绝对值。
4.根据权利要求3所述的数字时钟恢复电路，其特征是该检测器包括：
一个比较器，用于把第一取样数据的绝对值与第二取样数据的绝对值相比较并且产生选择控制信号以选择绝对值较小的取样数据；
一个反相器，用于把第一取样数据的绝对值的符号变为负；以及
一个选择器，用于根据比较器提供的选择控制信号，提供来自反相器的其符号总为负的第一取样数据的绝对值作为相位误差，或者提供来自第二绝对值电路的第二取样数据的绝对值作为相位误差。
5.根据权利要求1所述的数字时钟恢复电路，其特征是该数字LPF包括：
使用第一时间常数的第一数字滤波器，用于低通滤波相位误差；以及
一个乘法器，用于把实现***总增益为1的第二时间常数与第一数字滤波器的输出相乘。
6.根据权利要求5所述的数字时钟恢复电路，其特征是该数字LPF进一步包括：
一个偏离控制器，用于通过使用相位误差精确地跟踪直流(DC)偏离电压的变化并且提供用于控制整个***的DC偏离电压的偏离值；以及
一个加法器，用于把频率误差、第一乘法器的输出和偏离值彼此相加并且把相加结果作为控制电压提供给时钟发生器。
7.根据权利要求6所述的时钟恢复电路，其特征是该偏离控制器包括：
使用第三时间常数的第二数字滤波器，用于低通滤波相位误差；
第二乘法器，用于把实现***总增益为1的第四时间常数与第二数字滤滤器的输出相乘，以及
一个累加器，用于把第二乘法器的输出与前个输出相加并且随时间累积低通滤波的相位误差。
8.根据权利要求7所述的数据时钟恢复电路，其特征是该第一和第二数字滤波器中的每一个均具有第一级无限冲激响应(IIR)滤波器的形式，包括：
一个加法器，用于把相位误差输入到一个输入端口；
一个乘法器，用于把加法器的输出与预定的时间常数相乘；以及
一个延迟，用于把乘法器的输出延迟一个时钟周期并且把延迟输出反馈给加法器的另一个输入端口。
9.根据权利要求7所述的数字时钟恢复电路，其特征是该第一和第三时间常数的形式为1-1/2N N是正整数，并且第二和第四时间常数的形式为1/2N。
10.根据权利要求1所述的数字时钟恢复电路，其特征是所实现的数字LPF具有下面的滤波器特性： H ( z ) = Y ( z ) X ( z ) = Σ i = 0 r Li Z - i 1 + Σ j = 1 m K j Z - j
其中X(z)、Y(z)和H(z)分别表示接收信号、输出信号和z-变换的转换函数。
11.一种数字时钟恢复电路，用于通过使用锁相环(PLL)来恢复锁定在接收信号上的***时钟信号，其特征是该数字时钟恢复电路包括一个用于检测接收信号的频率误差的频率误差检测器，一个用于检测接收信号的相位误差的相位误差检测器，一个用于提供对应于频率误差和相位误差的控制电压的低通滤波器(LPF)，一个用于根据控制电压产生锁定在接收信号的***时钟信号的压控振荡器(VCO)，其中该LPF包括：
使用第一时间常数的第一数字滤波器，用于低通滤波相位误差；
一个乘法器，用于把实现***总增益为1的第二时间常数与第一数字滤波器的输出相乘；
一个偏离控制器，用于通过使用相位误差精确地跟踪直流(DC)偏离电压的变化并且提供偏离值以用于控制整个***的DC偏离电压；以及
一个加法器，用于把频率误差、第一乘法器的输出和偏离值彼此相加并且把相加值作为控制电压提供给VCO；
其中LPF通过一种数字电路实现。
12.根据权利要求11所述的数字时钟恢复电路，其特征是该偏离控制器包括：
使用第三时间常数的第二数字滤波器，用于低通滤波该相位误差；
一个第二乘法器，用于把实现***总增益为1的第四时间常数与第二数字滤滤器的输出相乘，以及
一个累加器，用于把第二乘法器的输出与前一个输出相加并且随时间累积该低通滤波的相位误差。
13.根据权利要求12所述的数字时钟恢复电路，其特征是第一和第二数字滤波器中的每一个具有第一级无限冲激响应(IIR)滤波器的形式，包括
一个加法器，用于把相位误差输入到一个输入端口；
一个乘法器，用于把加法器的输出与预定的时间常数相乘；以及
一个延迟，用于把乘法器的输出延迟一个时钟周期并且把延迟的输出反馈给加法器的另一个输入端口。
14.根据权利要求12所述的数字时钟恢复电路，其特征是第一和第三时间常数的形式为1-1/2N N是正整数，而第二和第四时间常数的形式为1/2N。
15.根据权利要求11所述的数字时钟恢复电路，其特征是该LPF通过具有下述滤波器特性的数字电路实现： H ( z ) = Y ( z ) X ( z ) = Σ i = 0 r Li Z - i 1 + Σ j = 1 m K j Z - j
其中，X(z)、Y(z)和H(z)分别表示接收信号、输出信号、和z变换的转移函数。
16.一种用于通过锁相环(PLL)恢复锁定在接收信号的***时钟信号的方法，其特征是包括的步骤是：
(a)把接收的模拟信号转换成数字数据，并且提供由跟踪接收信号的中心值的二进制电平所校正的数字数据；
(b)检测该校正的数字数据的频率误差；
(c)检测该校正的数字数据的相位误差；以及
(d)低通滤波该相位误差并且把低通滤波的相位误差与频率误差一起提供给PLL的控制电压。
17.根据权利要求16所述的方法，其特征是步骤(a)包括的步骤是：
(a1)把接收的模拟信号转换成数字数据；
(a2)判定数字数据的符号是正或负并且提供符号判定结果；
(a3)根据接收信号的不对称性，通过在符号判定结果为正时增加该计数值而在符号判定结果为负时降低该计数值来增加或降低计数值；
(a4)比较计数值的增加是否超出了阈值或减少，是否低于该阈值根据增加值或减小值校正符号判定电平的二进制电平，并且产生校正的二进制电平；以及
(a5)把校正的二进制电平与作为接收信号的数字数据相加，并且在校正接收信号不对称的位置提供数字数据。
18.根据权利要求16所述的方法，其特征是步骤(c)包括的步骤是：
(c1)在符号由数字数据改变的时间点接收取样数据即，第一取样数据并且提供第一取样数据的绝对值；
(c2)在符号由数字数据改变的时间点接收前个取样数据即，第二取样数据并且提供第二取样数据的绝对值；以及
(c3)在第一取样数据的绝对值小于第二取样数据的绝对值时输出其符号总是为负的第一取样数据的绝对值作为相位误差，并且在第二取样数据的绝对值小于第一取样数据的绝对值时输出作为相位误差的第二取样数据的绝对值。
19.根据权利要求16所述的方法，其特征是步骤(d)包括的步骤是：
(d1)通过使用第一预定时间常数低通滤波相位误差并且提供第一滤波信号；
(d2)把实现***总增益为1的第二时间常数与第一滤波信号相乘并且提供第一相乘结果；
(d3)通过使用相位误差精确地跟踪直流(DC)偏离电压的变化并且提供偏离值以用于控制整个***的DC偏离电压；以及
(d4)把频率误差、第一相乘结果和偏离值彼此相加，并且把相加结果作为控制电压提供。
20.根据权利要求19所述的方法，其特征是步骤(d3)包括的步骤是：
(d31)通过使用第三时间常数低通滤波相位误差并且提供第二滤波信号；
(d32)把用于实现整个***增益为1的第四时间常数与第二滤波信号的输出相乘并且提供第二相乘结果，以及
(d33)把第二相乘结果与前一个输出相加并且随着时间累积低通滤波的相位误差。
21.根据权利要求19所述的方法，其特征是第一和第三时间常数的形式是1-1/2N N是一个正整数，而第二和第四时间常数的形式是1/2N。
CNB00107010XA 1999-05-26 2000-04-24 用于恢复数字时钟信号的电路和方法 Expired - Fee Related CN1177409C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19020/1999 1999-05-26
KR1019990019020A KR100335442B1 (ko) 1999-05-26 1999-05-26 디지털 클럭 복원 회로 및 방법

Publications (2)

Publication Number Publication Date
CN1275835A true CN1275835A (zh) 2000-12-06
CN1177409C CN1177409C (zh) 2004-11-24

Family

ID=19587842

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00107010XA Expired - Fee Related CN1177409C (zh) 1999-05-26 2000-04-24 用于恢复数字时钟信号的电路和方法

Country Status (4)

Country Link
US (1) US6404363B1 (zh)
JP (1) JP3506659B2 (zh)
KR (1) KR100335442B1 (zh)
CN (1) CN1177409C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1330152C (zh) * 2003-08-01 2007-08-01 华为技术有限公司 对时分复接业务进行时钟恢复的装置及其方法
CN1969495B (zh) * 2004-03-18 2010-09-15 松下电器产业株式会社 时钟恢复电路和使用此电路的接收机
CN103297039A (zh) * 2012-02-27 2013-09-11 瑞昱半导体股份有限公司 数字锁相回路装置及其方法
WO2015149298A1 (en) * 2014-04-02 2015-10-08 Qualcomm Incorporated Fast timing recovery in energy efficient ethernet devices
CN108809304A (zh) * 2017-05-03 2018-11-13 创意电子股份有限公司 时脉数据回复装置及方法
CN109309497A (zh) * 2017-07-28 2019-02-05 晨星半导体股份有限公司 相位补偿方法及相关的锁相回路模块

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3724398B2 (ja) * 2001-02-20 2005-12-07 ティアック株式会社 信号処理回路及び信号処理方法
KR100468162B1 (ko) * 2001-08-10 2005-01-26 삼성전자주식회사 비대칭에러 보정장치 및 그 방법과, 이를 적용한 광학재생 시스템의 클럭복원장치
KR100940204B1 (ko) 2003-05-13 2010-02-10 삼성전자주식회사 광 디스크의 클럭 생성을 위한 주파수 검출장치 및 방법
US7042252B2 (en) * 2004-04-23 2006-05-09 Brian Jeffrey Galloway Correcting for DC offset in a phase locked loop
US7685216B2 (en) * 2005-07-07 2010-03-23 Texas Instruments Incorporated Automatic input error recovery circuit and method for recursive digital filters
JP4530166B2 (ja) * 2005-09-08 2010-08-25 セイコーエプソン株式会社 光学センサの補正値取得方法、記録装置
GB0800251D0 (en) * 2008-01-08 2008-02-13 Zarlink Semiconductor Inc Phase locked loop with adaptive filter for dco synchronization
JP5468372B2 (ja) * 2008-12-25 2014-04-09 パナソニック株式会社 位相誤差検出装置、位相誤差検出方法、集積回路及び光ディスク装置
KR20160037656A (ko) * 2014-09-29 2016-04-06 삼성전자주식회사 에러 검출기 및 발진기의 에러 검출 방법
CN105893291B (zh) * 2014-11-18 2020-06-09 刘伯安 一种异步接收串行数据的方法及装置
CN113364452B (zh) * 2020-03-05 2024-07-12 瑞昱半导体股份有限公司 时钟数据恢复装置与时钟数据恢复方法
CN113552920B (zh) * 2021-08-03 2023-05-09 中科芯集成电路有限公司 一种时钟恢复***电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3477941B2 (ja) * 1994-11-25 2003-12-10 ソニー株式会社 ディスク再生装置の信号処理回路
JPH10107623A (ja) * 1996-10-01 1998-04-24 Sony Corp 変換装置および方法、並びに、ｐｌｌ演算装置および方法
DE19729634A1 (de) * 1997-07-10 1999-01-14 Lg Semicon Co Ltd Frequenzsynthesizer
KR100238255B1 (ko) * 1997-11-10 2000-01-15 윤종용 광 디스크 재생 시스템의 데이타 복원장치 및 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1330152C (zh) * 2003-08-01 2007-08-01 华为技术有限公司 对时分复接业务进行时钟恢复的装置及其方法
CN1969495B (zh) * 2004-03-18 2010-09-15 松下电器产业株式会社 时钟恢复电路和使用此电路的接收机
CN103297039A (zh) * 2012-02-27 2013-09-11 瑞昱半导体股份有限公司 数字锁相回路装置及其方法
US9214945B2 (en) 2012-02-27 2015-12-15 Realtek Semiconductor Corp. Digital phase lock loop and method thereof
CN103297039B (zh) * 2012-02-27 2016-11-23 瑞昱半导体股份有限公司 数字锁相回路装置及其方法
WO2015149298A1 (en) * 2014-04-02 2015-10-08 Qualcomm Incorporated Fast timing recovery in energy efficient ethernet devices
CN108809304A (zh) * 2017-05-03 2018-11-13 创意电子股份有限公司 时脉数据回复装置及方法
CN108809304B (zh) * 2017-05-03 2022-01-21 创意电子股份有限公司 时脉数据回复装置及方法
CN109309497A (zh) * 2017-07-28 2019-02-05 晨星半导体股份有限公司 相位补偿方法及相关的锁相回路模块

Also Published As

Publication number Publication date
KR20000074813A (ko) 2000-12-15
KR100335442B1 (ko) 2002-05-04
CN1177409C (zh) 2004-11-24
JP2001016192A (ja) 2001-01-19
US6404363B1 (en) 2002-06-11
JP3506659B2 (ja) 2004-03-15

Similar Documents

Publication Publication Date Title
CN1177409C (zh) 用于恢复数字时钟信号的电路和方法
CA1284362C (en) High order digital phase locked loop system
EP0342736B1 (en) Phase-locked-loop cicuit and bit-detection arrangement comprising such a phase-locked-loop circuit
CN1077743C (zh) 多相滤波器和利用它补偿定时误差的装置及方法
US7433286B2 (en) Jitter detection apparatus
JP3129156B2 (ja) 位相検出方法およびその実施装置
US20020027963A1 (en) Information regenerating apparatus and information regenerating method
US4821293A (en) Digital phase locked loop circuit
US7342986B2 (en) Digital PLL device
US20010005164A1 (en) Clock recovery circuit
US6314074B1 (en) Recording information reproducing apparatus having circuits for reducing residual phase error
JP3282611B2 (ja) クロック再生システム及び方法
US6980500B2 (en) ATIP bit data generator and method for generating ATIP bit data in optical discs
KR20050004122A (ko) 위상 오차 판정 방법 및 디지털 ｐｌｌ 장치
US6529459B1 (en) Process and device for extracting binary data conveyed by an incident signal, in particular a signal emanating from a digital disk
US6172534B1 (en) Gain control arrangement and method
US5673211A (en) Digital data reproducing apparatus
US7313211B2 (en) Method and apparatus for phase detection
JPH09247137A (ja) 位相誤差検出回路及びデジタルｐｌｌ回路
JPS60244124A (ja) デジタル・フエ−ズロツクル−プ装置
KR100524919B1 (ko) 이.에프.엠 신호 복조를 위한 ｔ보정장치 및 보정방법
JP2959511B2 (ja) データストローブ装置
JP2669068B2 (ja) Ｐｌｌ回路
JP2636349B2 (ja) 位相制御回路
CN1173477C (zh) 锁相环的相位检测器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041124