KR100524919B1 - 이.에프.엠 신호 복조를 위한 t보정장치 및 보정방법 - Google Patents
이.에프.엠 신호 복조를 위한 t보정장치 및 보정방법 Download PDFInfo
- Publication number
- KR100524919B1 KR100524919B1 KR10-1999-0010073A KR19990010073A KR100524919B1 KR 100524919 B1 KR100524919 B1 KR 100524919B1 KR 19990010073 A KR19990010073 A KR 19990010073A KR 100524919 B1 KR100524919 B1 KR 100524919B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- clock signal
- counting
- value
- edge detection
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
- G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1461—8 to 14 modulation, e.g. the EFM code used on CDs or mini-discs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
이.에프.엠 신호 복조를 위한 T보정 장치 및 보정 방법이 개시된다. 본 발명에 따른 이.에프.엠 신호 복조를 위한 T보정 장치는, 디스크에서 재생된 이.에프.엠 신호를 복원하기 위해 위상 동기 루프에서 발생되는 제1클럭 신호의 T를 보정하는 T보정 장치에 있어서, 제1클럭 신호를 카운팅하고, 카운팅된 결과를 출력하는 제1카운터, 제1클럭 신호보다 소정 배수 높은 주파수를 갖는 제2클럭 신호를 카운팅하고, 카운팅된 결과를 출력하는 제2카운터, 제1카운터의 출력과 제2카운터의 출력을 비교하고, 비교된 결과를 위치 이동 방향 신호와 이동 신호로서 출력하는 비교 수단, 이동 방향 신호와 이동 신호에 응답하여 제1클럭 신호를 업 카운팅 또는 다운 카운팅하고, 카운팅된 결과를 P(>1)비트의 위치 데이타로서 출력하는 위치 카운터, 제1클럭 신호에 응답하여 이.에프.엠 신호의 엣지를 검출하고, 검출된 결과를 제1엣지 검출 신호로서 출력하는 엣지 검출 수단, 및 위치 데이타에 상응하여 제1클럭 신호의 주기를 증가 또는 감소시켜 제1엣지 검출 신호의 주기를 보정하고, 보정된 결과를 제2엣지 검출 신호로서 출력하는 쉬프트 레지스터를 구비하고, PLLCK의 위상이 정확히 맞지 않는 경우에도 엣지 검출 신호의 T를 정확히 보정할 수 있으므로 EFM 신호 복원 시 에러를 없앨 수 있다는 효과가 있다.
Description
본 발명은 컴팩트 디스크 플레이어(Compact Disc Player:이하, CDP) 시스템 에 관한 것으로서, 특히, 이.에프.엠 신호 복조를 위한 T보정 장치 및 보정 방법에 관한 것이다.
일반적으로 컴팩트 디스크 플레이어 시스템에서 동기 신호, 서브 코드 데이타, 오디오 데이타 및 패리티 데이타등은 EFM(Eight to Fourteen Modulation) 변조되어 3T~11T의 폭을 가지며, 직렬로 디지탈 신호 처리부로 인가되어 원래의 신호로 복원된다.
도 1은 일반적인 CDP의 디지탈 신호 처리부를 설명하기 위한 개략적인 블럭도로서, 위상 동기 루프(Phase Locked Loop:PLL)(100), 엣지 검출기(110), 직렬/병렬 변환부(120) 및 EFM복조부(130)를 포함한다.
PLL(100)은 디스크에서 재생된 EFM신호를 복원하기 위한 클럭 신호(PLLCK)를 생성하여 엣지 검출기(110)로 인가한다. 상세하게 도시되지는 않았으나, PLL(100) 내부에는 전압 제어 발진기, 위상 비교기 및 저역 통과 필터가 구비되어 있으며, 입력되는 EFM 신호(EFMI)와 PLLCK의 위상을 동기시키도록 제어한다.
엣지 검출기(110)는 EFM신호(EFMI)를 입력하여 EFMI의 엣지를 검출하고, 엣지에서만 하이 레벨을 갖는 엣지 검출 신호(NRZI)를 생성한다.
직렬/병렬 변환부(120)는 엣지 검출기(120)에서 직렬 신호로 출력되는 엣지 검출 신호(NRZI)를 병렬 신호로 변환하여 래치한다.
EFM복조부(130)는 직렬/병렬 변환부(120)를 통하여 래치된 신호를 EFM 복조한다. EFM복조된 신호는 소정 메모리에 저장되고, 저장된 신호는 독출되어 에러 정정부(미도시)에서 에러 검출 및 정정된다.
도 1에 있어서 EFMI는 디스크(DISC)에 저장된 데이타가 광 검출부(미도시) 및 고주파 증폭기(미도시)를 거친 후에 애시메트리(assymetry) 회로에 의해서 CMOS 레벨로 변환된 신호를 나타낸다. 또한, PLL(100)은 EFM 신호(EFMI)를 기준 입력 신호로 이용하고, 내부의 전압 제어 발진기에서 출력되는 발진 신호를 비교 신호로 입력하여 위상 동기시킨다. 이 때, EFM신호(EFMI)는 클럭 복원 회로 즉, PLL에서 생성된 클럭 신호(PLLCK)에 의해 4.318MHz의 비트 레이트를 갖는 이산적인 비트 스트림으로 전환된다. 따라서, EFM신호를 원래의 신호로 복원하기 위해서는 PLL 클럭 신호(PLLCK)의 주파수 및 위상이 정확해야 하며, 이러한 경우에 EFM신호와 클럭 신호 간의 위상 여유를 최대로 할 수 있다.
그러나, 이러한 과정에서 PLL클럭 신호(PLLCK) 자체의 주파수나 위상에 에러가 발생하는 경우에는 EFM 신호를 정상적으로 복원하는 것이 어려워진다는 문제점이 있다.
본 발명이 이루고자하는 기술적 과제는, 위상 동기 루프에서 발생되는 클럭 신호의 위상에 관계없이 EFM신호의 재생 시 에러를 없앨 수 있는 EFM 신호 복조를 위한 T보정 장치를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 상기 EFM복조를 위한 T보정 장치에서 수행되는 T보정 방법을 제공하는데 있다.
상기 과제를 이루기위해, 본 발명에 따른 이.에프.엠 신호 복조를 위한 T보정 장치는, 디스크에서 재생된 이.에프.엠 신호를 복원하기 위해 위상 동기 루프에서 발생되는 제1클럭 신호의 T를 보정하는 T보정 장치에 있어서, 제1클럭 신호를 카운팅하고, 카운팅된 결과를 출력하는 제1카운터, 제1클럭 신호보다 소정 배수 높은 주파수를 갖는 제2클럭 신호를 카운팅하고, 카운팅된 결과를 출력하는 제2카운터, 제1카운터의 출력과 제2카운터의 출력을 비교하고, 비교된 결과를 위치 이동 방향 신호와 이동 신호로서 출력하는 비교 수단, 이동 방향 신호와 이동 신호에 응답하여 제1클럭 신호를 업 카운팅 또는 다운 카운팅하고, 카운팅된 결과를 P(>1)비트의 위치 데이타로서 출력하는 위치 카운터, 제1클럭 신호에 응답하여 이.에프.엠 신호의 엣지를 검출하고, 검출된 결과를 제1엣지 검출 신호로서 출력하는 엣지 검출 수단, 및 위치 데이타에 상응하여 제1클럭 신호의 주기를 증가 또는 감소시켜 제1엣지 검출 신호의 주기를 보정하고, 보정된 결과를 제2엣지 검출 신호로서 출력하는 쉬프트 레지스터로 구성되는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 본 발명에 따른 이.에프.엠 신호 복조를 위한 T보정 방법은, 디스크에서 재생된 이.에프.엠 신호를 복원하기 위해 위상 동기 루프에서 발생되는 제1클럭 신호의 T를 보정하는 T보정 방법에 있어서, (a) 이.에프.엠 신호에 응답하여 제1클럭 신호 및 제1클럭 신호보다 소정 배수 높은 주파수를 갖는 제2클럭 신호를 각각 카운팅하는 단계, (b)제1클럭 신호를 카운팅한 값이 제2클럭 신호를 카운팅한 값과 같은가를 판단하는 단계, (c)제1클럭 신호를 카운팅한 값이 제2클럭 신호를 카운팅한 값과 같으면, 이.에프.엠 신호의 엣지 검출 신호를 소정 시간 지연시켜 출력하는 단계, (d) (b)단계에서 제1클럭 신호를 카운팅한 값이 제2클럭 신호를 카운팅한 값과 다르면, 제2클럭 신호의 카운팅값이 제1클럭 신호의 카운팅값보다 큰가를 판단하는 단계, (e)(d)단계에서 제2클럭 신호의 카운팅값이 큰 것으로 판단되면, 위치 데이타를 감소시키는 단계, (f) 감소된 위치 데이타에 응답하여 제1클럭 신호의 현재 주기보다 IT증가되도록 엣지 검출 신호의 위상을 지연시켜 출력하는 단계, (g)(d)단계에서 제2클럭 신호의 카운팅값이 제1클럭 신호의 카운팅 값보다 작은 것으로 판단되면, 위치 데이타를 증가시키는 단계 및 (h)증가된 위치 데이타에 응답하여 제1클럭 신호의 현재 주기보다 1T감소되도록 엣지 검출 신호의 위상을 앞당겨서 출력하는 단계로 구성되는 것이 바람직하다.
이하, 본 발명에 따른 EFM신호 복조를 위한 T보정 장치에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 2는 본 발명을 위한 EFM신호 복조를 위한 T보정 장치를 설명하기 위한 바람직한 실시예의 블럭도로서, 제1카운터(200), 제2카운터(210), 자리 올림 보정부(215), 비교기(220), 위치 카운터(240), 엣지 검출기(230) 및 쉬프트 레지스터(250)를 포함한다.
도 2에 도시된 제1카운터(200)는 EFM신호가 하이 레벨인 구간 동안 PLL(미도시)에서 인가되는 PLL클럭 신호(PLLCK)를 카운팅하고, 카운팅된 결과를 N비트 데이타(T_PLLCK<N-1:0>)로서 출력한다.
제2카운터(210)는 EFM신호가 하이 레벨인 구간 동안 PLL클럭 신호보다 소정 배수 높은 주파수를 갖는 고주파 클럭 신호(HIFQCK)를 카운팅하고, 카운팅된 결과를 M비트 데이타(T_HIFQCK<M-1:0>)로서 출력한다.
자리 올림 보정부(215)는 제2카운터(210)에서 출력된 M비트 데이타의 하위 비트들을 제거하여 소숫점 이하 값이 4이하이면 버리고, 소숫점 이하 값이 5이상이면 반올림한다. 이 때, N이 4이고 M이 8이라 가정하면, 하위 비트들을 제거하고, 제1카운터(200)의 출력과 동일하게 상위 N비트만을 출력한다.
비교기(220)는 제1카운터(200)에서 출력되는 N비트의 카운팅 결과와 자리 올림 보정부(215)에서 출력되는 N비트의 카운팅 결과를 비교하고, 비교된 결과에 응답하여 이동 신호(MOVE)와 이동 방향 신호(UP/DOWN)를 생성한다. 여기에서, 이동 신호(MOVE)는 엣지 검출 신호(NRZI)의 위상을 이동시킬 것인지 현재 상태를 유지할 것인지를 나타내는 신호이고, 이동 방향 신호는 엣지 검출 신호(NRZI)의 위상을 어느 방향으로 이동시킬 것인지를 나타내는 신호이다.
위치 카운터(240)는 비교기(220)에서 출력되는 이동 방향 신호(UP/DOWN) 및 이동 신호(MOVE)에 응답하여 PLL클럭 신호(PLLCK)를 업 카운팅 또는 다운 카운팅하고, 상기 카운팅된 결과를 P비트의 위치 데이타(POSI)로서 출력한다.
엣지 검출기(230)는 PLL클럭 신호(PLLCK)에 응답하여 EFM신호(EFMI)의 엣지 를 검출하고, 상기 엣지가 검출되는 구간에서만 하이 레벨을 갖는 엣지 검출 신호(NRZI)를 생성한다. 이 때, 엣지 검출 신호(NRZI)는 PLL클럭 신호(PLLCK)의 상승 엣지에서 래치되어 출력된다.
쉬프트 레지스터(250)는 엣지 검출기(230)에서 출력된 엣지 검출 신호(NRZI)를 입력으로 하고, P비트의 위치 데이타(POSI)에 상응하여 상기 엣지 검출 신호(NRZI)를 소정 시간 지연시켜 출력하거나, 엣지 검출 신호(NRZI)의 위상을 PLLCK의 1T만큼 지연시키거나 앞당겨서 엣지 검출 신호(NRZI)의 위상을 보정한다. 이 때, 보정된 엣지 검출 신호는 NRZI_TC로 나타낸다. 만일, 쉬프트 레지스터(250)가 K비트 플립플롭으로 구현되는 경우에, 좌우로 대략 K/2 비트씩 쉬프트될 수 있도록 초기값을 설정한다. 쉬프트 레지스터(250)의 상세한 동작에 관해서는 하기 도 3을 참조하여 상세히 설명되어진다.
즉, 본 발명에서는 PLL클럭 신호(PLLCK)의 위상이 변화하는 경우에, 엣지 검출 신호(NRZI)를 그대로 EFM복조부로 출력하지 않고, PLLCK의 주기(T)를 보정하여 보정된 T에 의한 엣지 검출 신호를 EFM복조부로 출력함으로써 EFM 신호 복원에 따른 오류를 보상한다는 특징이 있다. 따라서, 보정된 엣지 검출 신호(NRZI_TC)가 도 1의 직렬/병렬 변환부(120)로 인가되어 병렬 데이타로 변환된 후 EFM복조부(130)에서 복도된다.
도 3은 도 2에 도시된 T보정 장치의 쉬프트 레지스터(250)를 설명하기 위한 바람직한 실시예의 블럭도로서, 디코더(330) 및 K개의 쉬프팅부(300a~300k-1)를 포함한다. 여기에서, 쉬프팅부(300a~300k-1)는 각각 플립플롭과 멀티플렉서를 포함 한다. 즉, 쉬프팅부(300a)는 플립플롭(30a)과 멀티플렉서(32a)를 포함하고, 쉬프팅부(300b)는 플립플롭(30b)과 멀티플렉서(32b)를 포함한다. 또한, 쉬프팅부 (300K-1)는 플립플롭(30K-1)과 멀티플렉서(32K-1)를 포함한다. 다른 쉬프팅부의 구성도 이와 동일하다.
디코더(330)는 도 2의 위치 카운터(240)에서 카운팅된 P비트의 위치 데이타(POSI<P-1:0>)를 디코딩하여 K(=2P)비트의 디코딩 출력(DEC_POS<K-1:0>)을 생성한다. 상기 디코딩된 위치 데이타(DEC_POS)의 각 비트는 쉬프팅부 (300a~300K-1)의 선택 신호로서 각각 인가된다.
쉬프팅부(300a)의 플립플롭(30a)은 기준 전원(GND)을 데이타 입력으로 하고 클럭 입력되는 PLL클럭 신호(PLLCK)에 응답하여 출력 신호를 생성한다. 멀티플렉서(32a)는 엣지 검출기(230)에서 출력된 엣지 검출 신호(NRZI)를 제1입력 신호로 인가하고, 플립플롭(30a)의 출력을 제2입력 신호로 인가하고, 디코딩된 위치 데이타(DEC_POS)의 제1비트(<0>)를 선택 신호로서 인가한다. 따라서, 멀티플렉서(32b)는 선택 신호가 1이면 엣지 검출 신호(NRZI)를 선택하고, 0이면 플립플롭(30a)의 출력을 선택한다.
상술한 바와 같이, 쉬프팅부(300b~300K-1)도 같은 구성을 갖도록 구현될 수 있다.
도 3에 도시된 쉬프트 레지스터(250)의 동작을 설명하면 다음과 같다.
즉, 디코더(330)는 위치 카운터(240)에서 인가되는 P비트의 위치 데이타 (POSI<P-1:0>)를 디코딩하여 디코딩된 K비트의 위치 데이타(DEC_POS<K-1:0>)로서 출력한다. 여기에서, 디코딩된 위치 데이타(DEC_POS)가 8비트로 구현된다고 가정할 때, 쉬프트 레지스터(250)의 초기 값은 00010000 또는 00001000과 같이 설정될 수 있다. 만일, 초기 값이 00010000으로 설정되었다면, 좌측으로는 4비트 즉, K/2비트 만큼 쉬프트될 수 있고, 우측으로는 3비트 즉, K/2-1비트만큼 쉬프트될 수 있다. 이 때, 위치 카운터(240)가 동작하지 않고 위치 데이타(POSI)가 그대로 초기 값을 갖는 경우에는, 디코더(330)의 출력(DEC_POS)도 초기에 설정된 값을 갖기 때문에, 쉬프트 레지스터(250)는 설정된 초기 값에 따라서 엣지 검출 신호(NRZI)를 4비트 만큼 쉬프트시킨 후 출력한다. 여기에서, 위치 카운터(240)의 초기 값은 쉬프트 레지스터(250)의 초기 값에 상응하는 값으로서 설정될 수 있다.
또한, 위치 카운터(240에서 출력되는 위치 데이타(POSI)가 증가하여 디코딩된 위치 데이타(DEC_POS)가 00001000이 되었다면, 엣지 검출 신호(NRZI)가 쉬프트되는 비트가 줄어들기 때문에 출력되기 까지의 지연 시간이 줄어들게 된다. 따라서, NRZI는 PLLCK의 1T만큼 위상이 앞당겨져서 보정된 엣지 검출 신호 (NRZI_TC)로서 출력된다.
한편, 위치 카운터(240)에서 출력되는 위치 데이타(POSI)가 감소하여 디코딩된 위치 데이타(DEC_POS)가 00100000가 되었다면, 엣지 검출 신호(NRZI)가 쉬프트되는 비트가 증가하기 때문에 출력되기 까지의 지연 시간이 증가하게 된다. 따라서, NRZI는 PLLCK의 1T만큼 위상이 지연되어 보정된 엣지 검출 신호 (NRZI_TC)로서 출력된다.
또한, 쉬프트 레지스터(250)는 에러에 의한 값이 누적되는 것을 방지하기 위해, PLL클럭 신호를 카운팅한 값이 21~23T즉, 프레임 동기 신호에 해당하는 값이 되면, 위치 데이타 값을 다시 초기 값으로 세팅하여 에러의 누적에 의한 오동작이 발생하는 것을 막는다.
도 4는 본 발명에 따른 EFM신호 복조를 위한 T보정 장치에서 수행되는 T보정 방법을 설명하기 위한 플로우차트로서, EFM신호에 응답하여 PLLCK과 HIFQCK을 각각 카운팅하는 단계(제500단계), T_PLLCK와 T_HIFQCK이 같은가를 비교하여 같으면 NRZI를 소정 시간 지연시킨 후 출력하고, 서로 다르면 T_HIFQCK가 더 큰 경우에 위치 데이타를 감소시키고 NRZI의 위상을 1T만큼 지연시켜 출력하며, T_HIFQCK가 T_PLLCK보다 더 작은 경우에 NRZI의 위상을 1T감소시켜 출력하는 단계(제510~555단계)를 포함한다.
도 2~도 4를 참조하여 본 발명에 따른 T보정 장치의 상세한 동작 및 T보정 방법에 관하여 설명한다.
우선, 외부에서 EFM신호가 인가되면, EFM신호가 하이 레벨로 인에이블되는 구간 동안 제1카운터(200)는 PLL클럭 신호(PLLCK)를 카운팅하고, 제2카운터(210)는 PLL클럭 신호(PLLCK)보다 소정 배수 높은 주파수를 갖는 고주파 클럭 신호 (HIFQCK)를 카운팅한다(제500단계). 이 때, 고주파 클럭 신호(HIFQCK)를 카운팅한 값(T_HIFQCK)은 자리 올림 보정부(215)에서 반올림되어 출력된다. 즉, HIFQCK에 의해 EFM신호를 카운팅한 값을 반올림하여 이에 상응하는 T를 결정한다. 한편, EFMI는 엣지 검출기(230)로 인가되어 EFMI신호의 엣지에서만 하이 레벨을 갖는 엣지 검출 신호(NRZI)로 변환된다. 여기에서, PLLCK가 4.3218MHz의 주파수를 갖는다고 가정할 때, HIFQCK는 예를 들어, PLL클럭 신호의 8배 주파수를 갖는 신호로 이용할 수 있다. EFM신호의 복원 과정에서 EFMI는 일반적으로 PLL에서 생성된 PLL클럭 신호(PLLCK)의 상승 엣지에 응답하여 래치되기 때문에, PLL클럭 신호(PLLCK)의 하강 엣지가 EFM 신호의 엣지에 일치하는 경우에 최대한의 마진 즉, ±0.5T가 확보될 수 있다. 그러나, PLL이 EFM신호의 위상을 순간적으로 캐치할 수는 없기 때문에 실제로는 0.5T의 마진이 확보되기 어렵고, 이로 인해 EFMI가 약간이라도 불안정하게 변화하는 경우에는 PLL클럭 신호에 의한 T값이 잘못되는 경우가 발생할 수 있으므로 이를 보정해주어야 한다.
우선, 고주파 클럭 신호(HIFQCK)를 카운팅한 값(T_HIFQCK)이 PLLCK를 카운팅한 값(T_PLLCK)과 같은가를 판단한다(제510단계). 제510단계에서 고주파 클럭 신호(HIFQCK)를 카운팅한 값이 PLLCK를 카운팅한 값과 같은 경우에 T 보정 장치는 다음과 같이 동작한다. 즉, 도 2에 도시된 비교기(220)는 이동 신호(MOVE)를 0 즉, 로우 레벨로 설정한다. 즉, PLLCK와 기준 클럭으로서 이용되는 고주파 클럭(HIFQCK)에는 위상차가 나타나지 않으므로, 위치 카운터(240)는 카운팅 동작을 수행하지 않는다. 따라서, 쉬프트 레지스터(250)는 엣지 검출 신호(NRZI)를 세팅되어 있던 초기 값에 상응하여 소정 시간 지연시키고, 지연된 신호를 출력한다(제520단계).
한편, 고주파 클럭 신호(HIFQCK)를 카운팅한 값(T_HIFQCK)이 PLLCK를 카운팅한 값(T_PLLCK)과 다른 경우에 이동 신호(MOVE)는 1이 되고, 두 값 중에서 어떤 값이 더 큰가에 따라서 보정의 방향이 결정된다.
먼저, 제510단계에서 고주파 클럭 신호(HIFQCK)를 카운팅한 값(T_HIFQCK)이 PLLCK를 카운팅한 값(T_PLLCK)보다 큰가를 판단한다(제530단계). 이러한 경우에 T보정 장치는 다음과 같이 동작한다. 이 때, 비교기(220)는 하이 레벨의 이동 신호(MOVE)를 출력하고, 로우 레벨의 이동 방향 신호(UP/DOWN)를 출력한다. 즉, PLL클럭 신호의 주기(T)가 더 작기 때문에, T_PLLCK를 더 증가시켜 주어야 한다. 이를 위해, 비교기(220)에서 출력된 하이 레벨의 이동 신호(MOVE)와 로우 레벨의 업/다운 신호(UP/DOWN)에 의해, 위치 카운터(240)는 현재값으로부터 PLL클럭 신호(PLLCK)를 다운 카운팅한다. 따라서, 위치 카운터(240)에서 출력되는 P비트의 위치 데이타(POSI<P-1:0>)는 이전 값보다 감소하게 된다(제540단계). 쉬프트 레지스터(250)에서는 감소된 위치 데이타(POSI)에 의해 엣지 검출 신호(NRZI)를 쉬프트시키는 시간이 길어지게 된다. 따라서, 쉬프트 레지스터(250)에서 출력되는 보정된 엣지 검출 신호(NRZI_TC)는 원래의 NRZI보다 PLLCK의 IT만큼 위상이 지연되어 출력된다(제545단계). 예를 들어, PLL클럭 신호(PLLCK)를 카운팅한 주기(T)가 nT였다면, 실제적으로 NRZI_TC에 의해 보정된 주기는 n+1T가 된다.
한편, 제530단계에서 고주파 클럭 신호(HIFQCK)를 카운팅한 값(T_HIFQCK)이 PLLCK를 카운팅한 값(T_PLLCK)보다 작다고 판단되는 경우의 동작을 설명하면 다음과 같다. 이 때, 비교기(220)는 하이 레벨의 이동 신호(MOVE)를 출력하고, 하이 레벨의 이동 방향 신호(UP/DOWN)를 출력한다. 즉, T_HIFQCK보다 PLL클럭 신호의 주기(T)가 더 크기 때문에, T_PLLCK를 더 감소시켜 PLLCK의 T를 보정해주어야 한다. 따라서, 위치 카운터(240)는 비교기(220)에서 출력된 하이 레벨의 이동 신호(MOVE)와 하이 레벨의 이동 방향 신호(UP/DOWN)에 의해, 현재 값으로부터 PLL클럭 신호(PLLCK)를 업 카운팅한다. 따라서, 위치 카운터(240)에서 출력되는 P비트의 위치 데이타(POSI<P-1:0>)는 증가하게 된다(제550단계). 위치 데이타(POSI)가 증가하게 되면 디코딩된 위치 데이타 또한 증가하게 되어 쉬프트 레지스터(250)는 디코딩된 위치 데이타(DEC_POSI)에 의해 엣지 검출 신호(NRZI)를 쉬프트시키는 시간이 짧아지게 된다. 이로 인해, 쉬프트 레지스터(250)에서 출력되는 보정된 엣지 검출 신호(NRZI_TC)는 원래의 NRZI보다 PLLCK의 IT만큼 위상이 앞당겨져서 출력된다(제555단계). 예를 들어, PLL클럭 신호(PLLCK)의 카운팅된 주기(T)가 nT였다면, 실제적으로 NRZI_TC에 의해 보정된 주기는 n-1T가 된다.
도 5(a)~5(k)는 도 2에 도시된 T보정 장치의 동작을 설명하기 위한 실시예의 파형도들이다.
도 5를 참조하면, 5(a)는 외부에서 인가되는 EFM신호(EFMI)를 나타내고, 5(b)는 고주파 클럭 신호(HIFQCK)를 나타내고, 5(c)는 PLL클럭 신호를 나타내고, 5(d)는 고주파 클럭 신호(HIFQCK)를 카운팅하는 과정을 나타내고, 5(e)는 고주파 클럭 신호(HIFQCK)의 카운팅된 값을 8진수로 나타낸 결과이고, 5(f)는 PLL클럭 신호를 카운팅한 값을 나타내고, 5(g)는 비교기(220)에서 출력되는 이동 방향 신호(UP/DOWN)를 나타내고, 5(h)는 위치 데이타(POSI)를 나타내고, 5(i)는 디코딩 된 위치 데이타(DEC_POS)를 나타내고, 5(j)는 제1엣지 검출 신호(NRZI)를 나타 내고, 5(k)는 보정된 제2엣지 검출 신호(NRZI_TC)를 나타낸다.
도 5는 PLLCK가 4.3218MHz의 주파수를 갖고, HIFQCK가 PLLCK의 8배 주파수를 갖고, 쉬프트 레지스터(250)의 길이 K가 16인 경우를 예를 들어 설명한다. 실제적으로, PLLCK과 고주파 클럭 신호(HIFQCK)의 주기는 서로 다르기 때문에, PLLCK의 주기를 T로 설정하고, 고주파 클럭 신호의 주기를 t(=1/8T)로 설정하여 각각 카운팅한다. 도 5(c)에 도시된 바와 같이, EFMI가 하이 레벨인 동안 PLLCK의 T를 카운팅한 값은 4T이고, HIFQCK를 카운팅한 값은 26t(t=1/8T) 즉, T를 기준으로 환산하여 반올림하면 3T가 된다. 도 5(d)를 참조하면, 고주파 클럭 신호(HIFQCK)를 카운팅한 값을 8진수로 나타낼 때, 초기 카운팅 값을 0.5에서 시작하고 있다. 따라서, 도 5(e)에 도시된 T_HIFQCK는 3.7T이 되지만, 실제값은 3.2T가 되어 반올림을 적용하면 3T가 됨을 알 수 있다. 따라서, 도 5(g)에 도시된 이동 방향 신호(UP/DOWN)는 하이 레벨이 되고, 위치 카운터(240)의 업 카운팅 동작에 의해 위치 데이타(POSI)가 증가하게 된다. 도 5(i)를 참조하면, 디코딩된 위치 데이타(DEC_POS)가 증가하게 되고, 엣지 검출 신호(NRZI)는 우측으로 쉬프트되어 출력된다. 따라서, 도 5(j)에 도시된 엣지 검출 신호(NRZI)가 지연되는 시간이 줄어들게 되므로 보정된 엣지 검출 신호(NRZI_TC)는 4T보다 1T적은 3T의 폭을 갖게 된다. 도 5(k)에 도시된 바와 같이, 보정된 엣지 검출 신호 (NRZI_TC)는 엣지 검출 신호(NRZI)보다 가변되는 플립플롭의 수만큼 소정 시간 지연되며, 엣지 검출 신호(NRZI)는 도 5(a)에 도시된 EFMI에 비해 소정 시간 지연되어 출력된다.
본 발명에 따르면, PLL클럭 신호보다 소정 배수 높은 고주파 클럭 신호를 이용하여 EFMI의 주기를 카운팅함으로써 PLLCK의 위상이 정확히 맞지 않는 경우에도 엣지 검출 신호의 T를 보정하는 것이 가능하기 때문에, EFM신호와 클럭 신호 간의 위상 여유를 최대한으로 보상해줄 수 있으며, EFM 신호 복원 시 에러를 없앨 수 있다는 효과가 있다.
도 1은 일반적인 컴팩트 디스크 플레이어 시스템의 디지탈 신호 처리부를 설명하기 위한 개략적인 블럭도이다.
도 2는 본 발명에 따른 이.에프.엠 신호 복조를 위한 T보정 장치를 설명하기 위한 바람직한 실시예의 블럭도이다.
도 3은 도 2에 도시된 T보정 장치의 쉬프트 레지스터를 설명하기 위한 상세한 회로도이다.
도 4는 도 2에 도시된 T보정 장치에서 수행되는 T보정 방법을 설명하기 위한 플로우차트이다.
도 5(a)~5(k)는 도 2에 도시된 T보정 장치의 동작을 설명하기 위한 실시예의 파형도들이다.
Claims (6)
- 디스크에서 재생된 이.에프.엠 신호를 복원하기 위해 위상 동기 루프에서 발생되는 제1클럭 신호의 T를 보정하는 T보정 장치에 있어서,상기 제1클럭 신호를 카운팅하고, 상기 카운팅된 결과를 출력하는 제1카운터;상기 제1클럭 신호보다 소정 배수 높은 주파수를 갖는 제2클럭 신호를 카운팅하고, 상기 카운팅된 결과를 출력하는 제2카운터;상기 제1카운터의 출력과 상기 제2카운터의 출력을 비교하고, 상기 비교된 결과를 위치 이동 방향 신호와 이동 신호로서 출력하는 비교 수단;상기 이동 방향 신호와 이동 신호에 응답하여 상기 제1클럭 신호를 업 카운팅 또는 다운 카운팅하고, 상기 카운팅된 결과를 P(>1)비트의 위치 데이타로서 출력하는 위치 카운터;상기 제1클럭 신호에 응답하여 상기 이.에프.엠 신호의 엣지를 검출하고, 상기 검출된 결과를 제1엣지 검출 신호로서 출력하는 엣지 검출 수단; 및상기 위치 데이타에 상응하여 상기 제1클럭 신호의 주기를 증가 또는 감소시켜 상기 제1엣지 검출 신호의 주기를 보정하고, 상기 보정된 결과를 제2엣지 검출 신호로서 출력하는 쉬프트 레지스터를 포함하는 것을 특징으로하는 T보정 장치.
- 제1항에 있어서, 상기 T보정 장치는,상기 제2카운터에서 카운팅된 결과를 입력하여 소숫점 이하의 값을 반올림하도록 하위 비트들을 제거하고, 상기 제거된 결과를 상기 비교기의 입력으로 인가하는 자리 올림 보정 수단을 더 포함하는 것을 특징으로하는 T보정 장치.
- 제2항에 있어서, 상기 쉬프트 레지스터는,상기 P비트의 위치 데이타를 디코딩하여 K(=2P) 비트의 디코딩된 위치 데이타를 출력하는 디코더; 및상기 디코딩된 위치 데이타의 각 K비트 데이타에 응답하여 상기 제1엣지 검출 신호를 좌우로 쉬프트시키기 위한 직렬 연결된 K개의 쉬프팅 수단을 포함하는 것을 특징으로하는 T보정 장치.
- 제3항에 있어서, 상기 K개의 쉬프팅 수단은,상기 제1클럭 신호에 응답하여 소정의 입력 데이타를 출력하는 플립플롭; 및상기 제1엣지 검출 신호를 제1입력으로 인가하고, 상기 플립플롭의 출력을 제2입력으로 인가하고, 상기 디코딩된 위치 데이타의 각 비트 데이타에 응답하여 상기 제1입력 또는 제2입력을 선택적으로 출력하는 멀티플렉서를 각각 포함하는 것을 특징으로하는 T보정 장치.
- 디스크에서 재생된 이.에프.엠 신호를 복원하기 위해 위상 동기 루프에서 발생되는 제1클럭 신호의 T를 보정하는 T보정 방법에 있어서,(a)상기 이.에프.엠 신호에 응답하여 제1클럭 신호 및 상기 제1클럭 신호보다 소정 배수 높은 주파수를 갖는 제2클럭 신호를 각각 카운팅하는 단계;(b)상기 제1클럭 신호를 카운팅한 값이 상기 제2클럭 신호를 카운팅한 값과 같은가를 판단하는 단계;(c)상기 제1클럭 신호를 카운팅한 값이 상기 제2클럭 신호를 카운팅한 값과 같으면, 상기 이.에프.엠 신호의 엣지 검출 신호를 소정 시간 지연시켜 출력하는 단계;(d)상기 (b)단계에서 상기 제1클럭 신호를 카운팅한 값이 상기 제2클럭 신호를 카운팅한 값과 다르면, 상기 제2클럭 신호의 카운팅값이 상기 제1클럭 신호의 카운팅값 보다 큰가를 판단하는 단계;(e)상기 (d)단계에서 상기 제2클럭 신호의 카운팅값이 큰 것으로 판단되면, 위치 데이타를 감소시키는 단계;(f)상기 감소된 위치 데이타에 응답하여 상기 제1클럭 신호의 현재 주기보다 IT증가되도록 상기 엣지 검출 신호의 위상을 지연시켜 출력하는 단계;(g)상기 (d)단계에서 상기 제2클럭 신호의 카운팅값이 상기 제1클럭 신호의 카운팅 값보다 작은 것으로 판단되면, 상기 위치 데이타를 증가시키는 단계; 및(h)상기 증가된 위치 데이타에 응답하여 상기 제1클럭 신호의 현재 주기보다 1T감소되도록 상기 엣지 검출 신호의 위상을 앞당겨서 출력하는 단계를 포함하는 것을 특징으로하는 T보정 방법.
- 제4항에 있어서, 상기 (b)단계는,상기 제2클럭 신호를 카운팅한 값을 반올림한 값과 상기 제1클럭 신호를 카운팅한 값을 비교하는 단계임을 특징으로하는 T보정 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0010073A KR100524919B1 (ko) | 1999-03-24 | 1999-03-24 | 이.에프.엠 신호 복조를 위한 t보정장치 및 보정방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0010073A KR100524919B1 (ko) | 1999-03-24 | 1999-03-24 | 이.에프.엠 신호 복조를 위한 t보정장치 및 보정방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000061191A KR20000061191A (ko) | 2000-10-16 |
KR100524919B1 true KR100524919B1 (ko) | 2005-10-31 |
Family
ID=19577559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0010073A KR100524919B1 (ko) | 1999-03-24 | 1999-03-24 | 이.에프.엠 신호 복조를 위한 t보정장치 및 보정방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100524919B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101795438B1 (ko) * | 2011-06-29 | 2017-11-09 | 삼성전자주식회사 | 주파수 분주기 및 이를 포함하는 위상 고정 루프 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100566286B1 (ko) * | 1999-10-12 | 2006-03-30 | 삼성전자주식회사 | 광디스크 기록/재생시스템의 테스트 패턴 데이터 발생장치 및방법 |
CN104567242A (zh) * | 2014-11-27 | 2015-04-29 | 青岛海尔股份有限公司 | 冰箱速冷装置及其控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06318321A (ja) * | 1993-05-06 | 1994-11-15 | Yamaha Corp | 光ディスク記録装置 |
KR970023242A (ko) * | 1995-10-31 | 1997-05-30 | 김광호 | Efm 신호 복조용 재생클럭 보정회로 |
KR19990011063A (ko) * | 1997-07-21 | 1999-02-18 | 윤종용 | 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법 |
-
1999
- 1999-03-24 KR KR10-1999-0010073A patent/KR100524919B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06318321A (ja) * | 1993-05-06 | 1994-11-15 | Yamaha Corp | 光ディスク記録装置 |
KR970023242A (ko) * | 1995-10-31 | 1997-05-30 | 김광호 | Efm 신호 복조용 재생클럭 보정회로 |
KR19990011063A (ko) * | 1997-07-21 | 1999-02-18 | 윤종용 | 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101795438B1 (ko) * | 2011-06-29 | 2017-11-09 | 삼성전자주식회사 | 주파수 분주기 및 이를 포함하는 위상 고정 루프 |
Also Published As
Publication number | Publication date |
---|---|
KR20000061191A (ko) | 2000-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3292521B2 (ja) | 位相ロックループ及び復号回路 | |
US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
US5451943A (en) | Data recording method and data recording apparatus using a digital sum value of a coded signal | |
US4535306A (en) | Phase-locked loop detecting circuit | |
KR100238255B1 (ko) | 광 디스크 재생 시스템의 데이타 복원장치 및 방법 | |
US6580775B1 (en) | Method of detecting frequency of digital phase locked loop | |
JP2005018843A (ja) | デジタルpll装置 | |
US6980500B2 (en) | ATIP bit data generator and method for generating ATIP bit data in optical discs | |
KR100524919B1 (ko) | 이.에프.엠 신호 복조를 위한 t보정장치 및 보정방법 | |
US6169717B1 (en) | Apparatus and method for full period compensation in an optical disk reader | |
US6529459B1 (en) | Process and device for extracting binary data conveyed by an incident signal, in particular a signal emanating from a digital disk | |
JP2005025865A (ja) | 位相誤差判定方法、デジタルpll装置 | |
JP2000243041A (ja) | データ再生システムにおけるクロック調整装置 | |
JP2007164952A (ja) | 情報再生処理装置 | |
KR100192236B1 (ko) | 디지탈 자기기록 재생장치 | |
JPH07320419A (ja) | ビットストリーム・バイト化装置 | |
JP3199112B2 (ja) | 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置 | |
JP2870502B2 (ja) | ディジタルデータの復調装置 | |
JP2959511B2 (ja) | データストローブ装置 | |
JP4131213B2 (ja) | 再生装置及びプログラム | |
JPH1021654A (ja) | デジタル情報再生装置及びデジタル情報再生方法 | |
KR100226825B1 (ko) | 데이터 복원장치 | |
KR100528108B1 (ko) | 고정밀동기화를실현할수있는동기회로및광디스크재생장치 | |
JP3003471B2 (ja) | クロック切替回路 | |
JPH07141781A (ja) | データ再生用pll回路の制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |