JP3724398B2 - 信号処理回路及び信号処理方法 - Google Patents
信号処理回路及び信号処理方法 Download PDFInfo
- Publication number
- JP3724398B2 JP3724398B2 JP2001272571A JP2001272571A JP3724398B2 JP 3724398 B2 JP3724398 B2 JP 3724398B2 JP 2001272571 A JP2001272571 A JP 2001272571A JP 2001272571 A JP2001272571 A JP 2001272571A JP 3724398 B2 JP3724398 B2 JP 3724398B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- output
- polarity
- signal
- output pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Dc Digital Transmission (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
【発明の属する技術分野】
本発明は、信号処理回路及び信号処理方法に係り、特に、FM(Frequency Modulation)変調信号をディジタルデータに変換する信号処理回路及び信号処理方法に関する。
【0002】
【従来の技術】
図6に光ディスク装置のブロック構成図、図7に光ディスクの構成を説明するための図を示す。
【0003】
図6に示す光ディスク装置100は、例えば、CD−Rドライブであり、CD−Rディスク40が装着され、CD−Rディスク40に対して情報の記録/再生を行なう。
【0004】
CD−Rディスク40は、図7に示すように情報を記録/再生するトラック40aに沿ってウォブル40bが形成されている。ウォブル40bは、FM変調されており、ウォブル40bを再生し、再生信号をFM復調することによりFM復調信号が得られ、FM復調信号として記録された各種制御情報が得られる。
【0005】
光ディスク装置100は、光学系41、スピンドルモータ42、スレッドモータ43、レーザドライバ44、フロントモニタ45、ALPC(Auto Laser Power Control)回路46、記録補償回路47、ウォブル信号処理部48、RFアンプ49、フォーカス/トラッキングサーボ回路50、送りサーボ回路51、スピンドルサーボ回路52、CDエンコード/デコード回路53、D/Aコンバータ54、オーディオアンプ55、RAM56、58、CD−ROMエンコード/デコード回路57、インタフェース/バッファコントローラ59、CPU60で構成され、ホストコンピュータ61からのコマンドに応じて情報の記録/再生を行う。
【0006】
スピンドルモータ42はスピンドルサーボ回路52によってディスク40が所定の回転数で回転するようにディスク40を回転させる。ディスク40に対向して光学系41が配置されている。光学系41は、ディスク40にレーザ光を照射して、ディスク40に情報を記録するとともに、ディスク40からの反射光から記録された情報に応じた再生信号を出力する。光学系41は、スレッドモータ43、フォーカス/トラッキングサーボ回路50によってディスクに照射する光ビームBの位置が制御されている。
【0007】
このうち、スレッドモータ43は、送りサーボ回路51の駆動制御により光学系41を構成するキャリッジをディスク40の半径方向に移動させる。また、フォーカス/トラッキングサーボ回路50は、光学系41のフォーカス及びトラッキングアクチュエータ(図示せず)を駆動制御して、フォーカス/トラッキング制御を行う。
【0008】
光学系41で再生された再生信号は、RFアンプ49に供給される。RFアンプ49は、再生信号を増幅する。再生信号のうち主信号は、CDエンコーダ/デコード回路53に供給され、デコードされる。また、各種サーボ信号を取り出して各サーボ制御回路に出力する
CD−ROMエンコード/デコード回路57は、CD−ROM固有のECC(Error Correction Coding)のエンコード/デコード、ヘッダの検出等の処理を行う。RAM56は、CD−ROMエンコード/デコード回路57での処理の作業用記憶領域として用いられる。インタフェース/バッファコントローラ59は、ホストコンピュータ61とのデータの送受、データバッファの制御を行う。RAM58は、インタフェース/バッファコントローラ59の作業用記憶領域として用いられる。
【0009】
なお、ディスク40がオーディオディスクの場合には、CDエンコード/デコード回路53で復調された信号はD/Aコンバータ54に送られ、ディジタルからアナログへ変換され、オーディオアンプ55により増幅されて出力される。
【0010】
CPU60はホストコンピュータ61からのコマンドに基づいて装置全体の制御を行なう。
【0011】
CD−R等の光ディスクは、情報を記録するために形成すべきトラックに沿ってウォブルが予め形成されており、このウォブルを検出することによりウォブル信号が再生される。ウォブル信号は、FM変調されており、このFM変調信号をディジタルデータに変換して、ディスク位置を示すアドレスなどの情報が得られる。このとき、正確なアドレスなどの情報を得るためには、FM変調信号を正確にディジタルデータに変換する必要があった。
【0012】
図8は従来の一例である信号処理回路のブロック図を示す。また、図9〜図12は従来の信号処理回路のタイミングチャートを示す。
【0013】
図8において、信号処理回路500は、両エッジ検出回路501、カウンタ回路502、ラッチ回路503、ディジタルLPF504で構成されている。
【0014】
両エッジ検出回路501には、端子505から図9(A)に示すFM変調信号が供給されている。両エッジ検出回路501は、まず、供給されたFM変調信号をゼロレベルと比較して、図9(B)に示すようなゼロレベルより大きければハイレベル、ゼロレベルより小さければローレベルとなるパルス信号を生成し、生成したパルス信号の立ち上がりエッジと立ち下がりエッジとを検出して図9(C)に示す両エッジ信号を生成する。この両エッジ信号はカウンタ回路502とラッチ回路503とディジタルLPF504に供給される。
【0015】
カウンタ回路502は、両エッジ検出回路501からの両エッジ信号によりクリアされ、クロック端子506から供給されるクロックをカウントする。カウンタ回路502のカウント値は、図9(D)に示すように変化しており、ラッチ回路503に供給される。
【0016】
ラッチ回路503には、カウンタ回路502からのカウント値と両エッジ検出回路501からの両エッジ信号とが供給されており、両エッジ信号のエッジ出力のタイミングで、カウント値Q1〜Qnをラッチする。ラッチされたカウント値はディジタルLPF504に供給される。
【0017】
ディジタルLPF504は、ラッチ回路503からのカウント値と両エッジ検出回路501からの両エッジ信号とが供給されている。ディジタルLPF504は、ラッチ回路503から供給されたカウント値に基づいてディジタル処理によりローパスフィルタ処理を行い、ノイズ成分が除去される。ディジタルフィルタ処理が行われたFM信号は、端子507から出力され、復調処理が行なわれ、ウォブル信号に重畳された情報が抽出される。
【0018】
しかし、実際のFM変調信号にはノイズが重畳されている。
【0019】
図10〜図12に従来の信号処理回路の動作説明図を示す。
【0020】
実際のFM変調信号は、図10に示すようにゼロレベル近辺で、ノイズの影響によりゼロレベルと複数回交差している。このため、このままパルス信号に変換すると、図11(A)に示すようにパルス信号の前後に不要なパルスが発生する。この不要なパルスにより、図11(B)に示すように立ち上がりエッジ及び立ち下がりエッジがそれぞれ複数回検出される。よって、図11(B)に示すエッジの間で、図11(C)に示すクロックがカウントされると、図11(D)に示すようにノイズ部分で小さなカウント値が多数出力されていた。このため、パルス信号を正確に得ることはできなかった。
【0021】
そこで、ノイズが発生する期間を排除してパルス信号のエッジを検出する方法が提案されている。ノイズが発生する期間を排除してパルス信号のエッジを検出する方法を図12と共に説明する。
【0022】
図12は、従来のノイズ除去方法を説明するための図を示す。図12(A)は入力パルス信号、図12(B)はノイズ除去後のパルス信号、図12(C)はノイズ除去後のパルス信号の両エッジ信号を示す。
【0023】
従来は、パルス信号が一定時間T3継続したときに、エッジを検出するようにしていた。時刻t1では、図12(A)に示す入力パルス信号が立ち上がるが、一定時間T3が経過する前に立ち下がるので、エッジとして検出されない。一方、時刻t2、t7では、図12(A)に示す入力パルス信号が立ち上がり、一定時間T3以上ハイレベル状態を継続するので、エッジとして検出される。
【0024】
また、時刻t4では、図12(A)に示す入力パルス信号がたち下がるが、一定時間T3が経過する前に立ち上がるので、エッジとして検出されない。一方、時刻t5、t9では、図12(A)に示す入力パルス信号が立下り、一定時間T3以上ローレベル状態を継続するので、エッジとして検出される。
【0025】
以上のようにして図12(C)に示すノイズ成分を除去した両エッジ信号が検出されていた。
【0026】
【発明が解決しようとする課題】
上記のように、実際のパルス信号にはノイズが存在し、このノイズによりパルス信号に立ち上がり及び立ち下がりが発生する。よって、このようなパルス信号のエッジ検出が検出されると、ノイズによるパルスを含むエッジが含まれる。このため、このままエッジ間隔をカウントすると、ノイズ成分までもがカウント値として出力され、正確な信号処理が行えないなどの問題点があった。
【0027】
また、図12に示すように一定時間T3以上同一レベルが継続したときに、エッジと検出する方法では、図12に示すようにノイズが存在するときには、一定時間T3より長い遅延時間Tx、Tyが発生するが、ノイズが存在しないときには、一定時間T3の遅延時間しか発生しない。また、図12に示す遅延時間Tx、Tyのようにノイズの多さによっても遅延時間が異なるため、信号の周期が変動して、正確な信号処理が行えないなどの問題点があった。
【0028】
よって、本発明は上記の点に鑑みてなされたもので、入力パルス信号のハイレベル期間又は/及びローレベル期間をノイズ成分の影響を除去して正確に検出できる信号処理回路及び信号処理方法を提供することを目的とする。
【0029】
【課題を解決するための手段】
本発明の請求項1、8は、入力パルス信号からノイズ成分を除去した出力パルス信号を出力する信号処理回路において、入力パルス信号のうち一方の極性の累積時間を測定する累積時間測定部と、累積時間測定部で測定された累積時間が所定の時間になったときに、出力パルス信号の極性を反転させるパルス信号出力部とを設け、パルス信号出力部から出力される出力パルス信号の極性が他方の極性のとき、累積時間測定部の累積時間をクリアするとともに、累積時間の測定を禁止させることを特徴とする。
【0030】
本発明によれば、入力パルス信号のノイズのハイレベル期間のみ又はローレベル期間のみを累積して立ち上がりを決定するので、ノイズの影響なく入力パルス信号のエッジを検出できる。
【0031】
本発明の請求項2、9は、パルス信号出力部により出力パルス信号の極性を反転させるまでの所定の時間を入力パルスに対する出力パルスの遅延時間に応じて異ならせることを特徴とする。
【0032】
本発明によれば、累積時間を測定する時間を異ならせることにより入力パルス信号に対する出力パルス信号の遅延時間を自在に設定できる。
【0033】
本発明の請求項3、10は、入力パルス信号のうち他方の極性の累積時間を測定する他の累積時間測定部と、他方の累積時間測定部で測定された累積時間が所定の時間になったときに、出力パルス信号の極性に反転させる他のパルス信号出力部とを有し、パルス信号出力部により出力パルス信号の極性を反転させるまでの所定の時間と他のパルス信号出力部により出力パルス信号の極性を反転させるまでの所定の時間とを異ならせることを特徴とする。
【0034】
本発明によれば、極性毎に入力パルス信号の極性の累積時間を測定し、極性毎の累積時間を異ならせることにより出力パルス信号のデューティ比を自在に設定できる。
【0035】
本発明の請求項4、11は、入力パルス信号及びクロックが供給され、入力パルス信号のレベルに応じてクロックを出力パルス信号に応じて出力カウント値をクリアしつつ、カウントし、カウント値に応じて出力パルス信号をセット又はリセットする。
【0036】
請求項5、12は、出力パルス信号のハイレベルの期間に、入力パルス信号のローレベルの期間に供給されるクロックをカウントするとともに、出力パルス信号のローレベルの期間に、入力パルス信号のハイレベルの期間に供給されるクロックをカウントし、入力パルス信号のローレベル期間のカウント値及びハイレベル期間のカウント値が所定のカウント値になったときに、セット又はリセットを行なうようにする。
【0037】
また、請求項6、13は、出力パルス信号を所定期間遅延した信号によりカウント値をラッチし、カウント値をラッチする信号を遅延した信号でカウント値をクリアする。
さらに、請求項7、14は、入力パルス信号の一方の極性で充電手段の充電を行い、充電レベルが所定のレベルとなったときに、前記出力パルス信号を一方の極性に反転させ、出力パルス信号が他の極性のときには、前記充電手段を放電させるものである。
【0038】
【発明の実施の形態】
本発明の実施例を図面とともに説明する。
【0039】
図1は本発明の一実施例の信号処理回路のブロック図、図2に本発明の一実施例の信号処理回路の動作波形図を示す。
【0040】
本実施例の信号処理回路1は、図6に示すウォブル信号処理部48内に設けられる。信号処理回路1は、ANDゲート11、12、カウンタ13、14、15、RSフリップフロップ16、Dフリップフロップ17、18、反転回路19、EX−ORゲート20、21、ラッチ回路22、ディジタルLPF(LOW PASS FILTER)23を含む構成とされている。
【0041】
信号処理回路1の動作を図2とともに説明する。
【0042】
図2は本発明の一実施例の信号処理回路の動作波形図を示す。図2(A)はウォブル信号、図2(B)はクロック、図2(C)はANDゲート11の出力、図2(D)は反転回路19の出力、図2(E)はANDゲート12の出力、図2(F)はカウンタ13の出力、図2(G)はカウンタ14の出力、図2(H)はRSフリップフロップ16の非反転出力、図2(I)はRSフリップフロップ16の反転出力、図2(J)はDフリップフロップ17の出力、図2(K)はDフリップフロップ18の出力、図2(L)はEX−ORゲート20の出力、図2(M)はEX−ORゲート21の出力を示す。
【0043】
図2(A)に示すウォブル信号は、FMパルス信号であり、端子T1からANDゲート11及び反転回路19に供給される。また、図2(B)に示すクロックは、端子T2からANDゲート11及びANDゲート12に供給されている。
【0044】
ANDゲート11は、図2(C)に示すように端子T1からのウォブル信号がハイレベルのときに、端子T2からのクロックを通過させ、カウンタ13のクロック入力端子に供給する。カウンタ13は、ANDゲート11からのクロックをカウントし、そのカウント値のうち第i桁の値QiをRSフリップフロップ16のセット端子に供給する。なお、図2では、“i”が“3”の場合を例に説明を行なっている。
【0045】
また、反転回路19は、図2(D)に示すように端子T1からのウォブル信号を反転させて、ANDゲート12に供給する。ANDゲート12は、図2(E)に示すように反転回路19からの反転ウォブル信号がハイレベルのときに、端子T2からのクロックを通過させ、カウンタ14のクロック入力端子に供給する。
【0046】
カウンタ14は、ANDゲート12からのクロックをカウントし、そのカウント値のうち第i桁の値QiをRSフリップフロップ16のリセット端子に供給する。RSフリップフロップ16は、図2(H)、(I)に示すようにカウンタ13の第i桁のカウント値Qiが立ち上がったときに非反転出力Qをセット、すなわち、ハイレベルにし、カウンタ14の第i桁のカウント値Qiが立ち上がったときに非反転出力Qをリセット、すなわち、ローレベルにする。
【0047】
RSフリップフロップ16の非反転出力Qは、カウンタ13のクリア端子に供給されるとともに、Dフリップフロップ17及びEX−ORゲート20に供給される。また、RSフリップフロップ16の反転出力/Qは、カウンタ14のクリア端子に供給される。
【0048】
カウンタ13は、RSフリップフロップ16の非反転出力Qがハイレベルのときにはクリア状態にされる。カウンタ14は、RSフリップフロップ16の反転出力/Qがハイレベルのときはクリア状態にされる。
【0049】
Dフリップフロップ17には、RSフリップフロップ16の非反転出力Qがデータ端子に供給され、端子T2からのクロックがクロック端子に供給されている。Dフリップフロップ17は、クロックが立ち上がるときのデータ端子のレベルを保持し、出力する。Dフリップフロップ17の出力Qは、Dフリップフロップ18のデータ端子及びEX−ORゲート20に供給される。EX−ORゲート20は、RSフリップフロップ16の非反転出力QとDフリップフロップ17の出力とのEX−OR論理を出力する。EX−ORゲート20の出力は、ラッチ回路22に供給される。ラッチ回路22は、EX−ORゲート20の出力に応じてカウンタ15の出力をラッチする。
【0050】
また、Dフリップフロップ18には、データ端子にDフリップフロップ17の出力Qが供給され、クロック端子に端子T2からのクロックが供給される。Dフリップフロップ18は、クロックが立ち上がるときのデータ端子のレベルを保持し、出力する。Dフリップフロップ18の出力Qは、EX−ORゲート21に供給される。EX−ORゲート21は、Dフリップフロップ17の出力とDフリップフロップ18の出力とのEX−OR論理を出力する。EX−ORゲート21の出力は、カウンタ15のクリア端子に供給される。カウンタ15は、EX−ORゲート21の出力に応じてカウント値をクリアする。
【0051】
カウンタ15は、端子T2からのクロックをカウントし、そのカウント値をラッチ回路22に供給する。ラッチ回路22は、カウンタ15からのカウント値をEX−ORゲート20の出力の立ち上がりでラッチする。
【0052】
ディジタルLPF23は、ラッチ回路22からのディジタル値の変化として書き込まれたアドレス情報等の信号、例えば、バイフェーズ信号を出力する。
【0053】
図2の時刻t1及びt9においてカウンタ14は、RSフリップフロップ16の反転出力/Qがハイレベルであるので、クリア状態とされている。また、カウンタ13は、RSフリップフロップ16の非反転出力Qがローレベルであるので、ANDゲート11からのクロックをカウントする。
【0054】
カウンタ13の出力Qiは、第3桁目の値Q3に設定されているので、カウント開始からANDゲート11からのクロックを8カウントすると、時刻t2及びt10でローレベルからハイレベルに反転する。
【0055】
時刻t2、t10でカウンタ13の出力Qiが反転し、ハイレベルになると、RSフリップフロップ16の非反転出力Qがハイレベル、反転出力/Qがローレベルになる。RSフリップフロップ16の反転出力Qがローレベルになると、カウンタ14のクリア状態が解除されて、カウンタ14はANDゲート12からのクロックのカウントを開始する。また、このとき、カウンタ13は、RSフリップフロップ16の非反転出力Qがハイレベルとなるので、クリア状態とされる。
【0056】
また、時刻t2、t10でRSフリップフロップ16の出力がハイレベルとなると、Dフリップフロップ17の出力は次のクロックまでローレベルに保持されているので、EX−ORゲート20の入力がハイレベルとローレベルとなり、その出力はローレベルからハイレベルに反転する。EX−ORゲート20の出力がローレベルからハイレベルに反転することにより、ラッチ回路22はEX−ORゲート20の出力のアップエッジでカウンタ15の出力をラッチする。
【0057】
次に時刻t3、t11でDフリップフロップ17の出力がハイレベルになると、EX−ORゲート21の一入力がハイレベルになる。このとき、Dフリップフロップ18の出力は次のクロックが供給されるまでローレベルとされているので、EX−ORゲート21の他方の入力はローレベルである。このため、EX−ORゲート21の出力は、ローレベルからハイレベルに反転する。カウンタ15は、EX−ORゲート21の出力がローレベルからハイレベルになることにより、カウント値がクリアされる。このように、カウンタ15のカウント値がラッチ回路22にラッチされた後、カウンタ15のカウント値がクリアされる。
【0058】
時刻t4、t12で、クロックが立ち上がると、Dフリップフロップ18は非反転出力Qをハイレベルにラッチする。Dフリップフロップ18の非反転出力Qがハイレベルになると、EX−ORゲート21の2入力がともにハイレベルになるので、EX−ORゲート21はローレベルに戻り、カウンタ15のクリアが可能な状態とされる。
【0059】
次に、時刻t5、t13で、ウォブル信号がローレベルになると、カウンタ14はRSフリップフロップ16の反転出力/QがローレベルであることからANDゲート12からのクロックをカウントする。時刻t6、t14でカウンタ14のカウント値の第3桁の値Q3が立ち上がると、RSフリップフロップ16の出力はリセットされる。RSフリップフロップ16がリセットされると、EX−ORゲート20の出力がローレベルからハイレベルなり、ラッチ回路22はそのときのカウンタ15のカウント値をラッチする。
【0060】
時刻t7、t15でDフリップフロップ17でクロックが立ち上がると、Dフリップフロップ17はRSフリップフロップ16の出力Qをラッチし、ローレベルになる。Dフリップフロップ17の出力がローレベルになると、EX−ORゲート20の出力は、ローレベルになる。また、Dフリップフロップ17の出力がローレベルになると、EX−ORゲート21の出力がローレベルになるため、カウンタ15がクリアされる。時刻t8でDフリップフロップ18に供給されるクロックが立ち上がると、Dフリップフロップ18はDフリップフロップ17の出力をラッチし、ローレベルになる。
【0061】
以上のように、ウォブル信号の立ち上がり又は立下りを検出してからハイレベル又はローレベルの期間を所定カウント値までカウントし、次のウォブル信号の立ち下がり又は立ち上がりを検出し、ローレベル又はハイレベルの期間を所定カウント値までカウントすることにより、ノイズを含む期間でカウントを行なう必要がなくなる。このため、ハイレベル又はローレベル期間のみをカウントできるので、ノイズの影響を軽減でき、ウォブル信号のハイレベル期間とローレベル期間とを正確に検出することができる。
【0062】
なお、本実施例では、光ディスク装置に適用した例について説明したが、これに限定されるものではなく、要はパルス信号のハイレベル期間とローレベル期間とを検出する場合に用いて好適である。
【0063】
なお、本実施例のノイズ除去部は、クロックをカウントすることによりディジタル的に累積時間を測定したが、コンデンサなどの充電によりアナログ的に累積時間を測定することもできる。
【0064】
図3はノイズ除去部の変形例のブロック構成図を示す。
【0065】
同図中、図1と同一構成部分には同一符号を付し、その説明は省略する。
【0066】
本実施例のノイズ除去部200は、定電流源211、212、アナログスイッチ回路213〜216、コンデンサ220、221、バッファアンプ224、225、コンパレータ226、227、RSフリップフロップ234、基準電圧源236、インバータ237を含む構成とされている。
【0067】
ノイズ除去部200の動作を図4とともに説明する。
【0068】
図4は本発明の一実施例のノイズ除去部の変形例の動作波形図を示す。図4(A)は入力パルス信号であるウォブル信号、図4(B)はコンデンサ220の充電電圧の変化、図4(C)は反転回路237の出力、図4(D)はコンデンサ221の充電電圧の変化、図4(E)はコンパレータ226の出力、図4(F)はコンパレータ227の出力、図4(G)はRSフリップフロップ234の出力を示す。
【0069】
図4(A)に示すウォブル信号は、FMパルス信号であり、端子T1からアナログスイッチ回路213及び反転回路237に供給されている。反転回路237は、図4(C)に示すようにウォブル信号を反転してアナログスイッチ回路214に供給する。アナログスイッチ回路213は、端子T1からのパルス信号が正極性のときにオンし、負極性のときにオフする。また、アナログスイッチ回路214は、反転回路237からのパルス信号が正極性のときにオンし、負極性のときにオフする。
【0070】
時刻t0でコンパレータ227の出力がローレベルからハイレベルに立ち上がると、RSフリップフロップ234がセットとされる。RSフリップフロップ234は、セットされると、非反転出力Qをハイレベルにし、反転出力/Qをローレベルにする。RSフリップフロップ234の非反転出力Qがハイレベルになると、アナログスイッチ回路215がオフする。アナログスイッチ回路215がオフすることにより、コンデンサ220が入力パルス信号により充電可能とされる。
【0071】
このとき、RSフリップフロップ234の反転出力/Qはローレベルになる。RSフリップフロップ234の反転出力/Qがローレベルになると、アナログスイッチ回路214がオンする。アナログスイッチ回路214がオンすると、コンデンサ221が放電される。コンデンサ221が放電されると、コンパレータ227の非反転入力端子の電圧が基準電源236からの基準電圧より小さくなるのでコンパレータ227の出力はローレベルとなる。
【0072】
コンデンサ220は、時刻t1〜t2での入力パルス信号がハイレベルの期間に定電流源211により充電される。時刻t2でコンデンサ220の充電電圧が所定の電圧より大きくなると、コンパレータ226の非反転入力端子の電圧が基準電源236からの基準電圧より大きくなる。これによりコンパレータ226の出力がローレベルからハイレベルになる。
【0073】
コンパレータ226の出力がローレベルからハイレベルになると、RSフリップフロップ234がリセットされる。RSフリップフロップ234は、リセットされると、非反転出力Qをローレベルとし、反転出力/Qをハイレベルとする。
【0074】
RSフリップフロップ234の反転出力/Qがハイレベルになると、アナログスイッチ回路216がオフする。アナログスイッチ回路216がオフすると、コンデンサ221が反転回路237からのパルス信号により充電可能な状態とされる。
【0075】
一方、RSフリップフロップ234の非反転出力Qがローレベルになると、アナログスイッチ回路215がオンする。アナログスイッチ回路215がオンすることにより、コンデンサ220が放電される。コンデンサ220が放電されることによりコンパレータ226の非反転入力端子の電圧が基準電源236からの基準電圧より小さくなるため、出力がローレベルとされる。
【0076】
以上のように、ウォブル信号のローレベルからハイレベルになる期間ではコンデンサ220を充電し、ハイレベルからローレベルになる期間ではコンデンサ221を充電し、出力を反転するタイミングを決定することによりノイズの影響を軽減できる。ウォブル信号のローレベルからハイレベルになるタイミングとハイレベルからローレベルになるタイミングとを正確に決定できる。
【0077】
また、本変形例では、定電流源211、212及びインバータ237並びにアナログスイッチ回路213、214、215、216を用いてコンデンサ220、221への充放電のタイミングを制御したが、回路を簡略化することもできる。
【0078】
図5はノイズ除去回路の他の変形例のブロック構成図を示す。
【0079】
本変形例のノイズ除去回路300は、定電流源301、アナログスイッチ回路302によりコンデンサ220、221の充電のタイミングを制御する。
【0080】
定電流源301は、コンデンサ220、221を充電するための定電流を生成する。定電流源301は、アナログスイッチ回路302に供給される。アナログスイッチ回路302は、入力パルス信号がハイレベルのときに、定電流源301からの定電流をコンデンサ220に供給し、入力パルス信号がローレベルのときに、定電流源301からの定電流をコンデンサ221に供給するように接点の切換を行う。
【0081】
以上により、コンデンサ220には、入力パルス信号のハイレベル期間で充電を行うことができ、コンデンサ221には、入力パルスのローレベルの期間で充電を行うことができ、図4と同様な動作を行うことができる。
【0082】
なお、本実施例では、光ディスク装置に適用した例について説明したが、これに限定されるものではなく、要はパルス信号のハイレベル期間とローレベル期間とを検出する場合に用いて好適である。また、FM変調やFSK変調等の周期的な信号の信号処理としても有効であり、光ディスク装置だけでなく通信システムなどの広い分野に応用できる。
【0083】
【発明の効果】
本発明によれば、入力パルス信号のノイズのハイレベル期間のみ又はローレベル期間のみを累積して立ち上がりを決定するので、ノイズの影響なく入力パルス信号のエッジを検出できるなどの特長を有する。
【0084】
また、本発明によれば、累積時間を測定する時間を異ならせることにより入力パルス信号に対する出力パルス信号の遅延時間を自在に設定できる。
【0085】
本発明によれば、極性毎に入力パルス信号の極性の累積時間を測定し、極性毎の累積時間を異ならせることにより出力パルス信号のデューティ比を自在に設定できるなどの特長を有する。
【0086】
本発明によれば、入力パルス信号のハイレベル期間とローレベル期間とをノイズの影響なく検出できる等の特長を有する。
【0087】
本発明によれば、入力パルス信号のチャンタリングを含む期間に入力パルス信号の正極性期間のみ又は負極性期間のみで充電を行なって、その充電電圧をサンプルホールドして出力することにより、チャタリングの影響なく入力パルス信号の正極性期間又は負極性期間を検出できる等の特長を有する。
【0088】
【図面の簡単な説明】
【図1】本発明の一実施例の信号処理回路のブロック図である。
【図2】本発明の一実施例の信号処理回路の動作波形図である。
【図3】ノイズ除去部の変形例のブロック構成図である。
【図4】ノイズ除去部の変形例の動作波形図である。
【図5】ノイズ除去部の他の変形例のブロック構成図である。
【図6】光ディスク装置のブロック構成図である。
【図7】光ディスクの構成図である。
【図8】従来の信号処理回路の一例のブロック構成図である。
【図9】従来の信号処理回路の動作説明図である。
【図10】従来の信号処理回路の動作説明図である。
【図11】従来の信号処理回路の動作説明図である。
【図12】従来の信号処理回路の動作説明図である。
【符号の説明】
1 信号処理回路
11、12 ANDゲート
13、14、15 カウンタ
16 RSフリップフロップ
17、18 Dフリップフロップ
19 反転回路
20、21 EX−ORゲート
22 ラッチ回路
23 ディジタルLPF
Claims (14)
- 入力パルス信号からノイズ成分を除去した出力パルス信号を出力する信号処理回路において、
前記入力パルス信号のうち一方の極性の累積時間を測定する累積時間測定部と、
前記累積時間測定部で測定された累積時間が所定の時間になったときに、前記出力パルス信号の極性を反転させるパルス信号出力部とを有し、
前記パルス信号出力部から出力される前記出力パルス信号の極性が他方の極性のとき、前記累積時間測定部の累積時間をクリアするとともに、累積時間の測定を禁止させることを特徴とする信号処理回路。 - 前記パルス信号出力部により前記出力パルス信号の極性を反転させるまでの前記所定の時間を前記入力パルスに対する前記出力パルス遅延時間に応じて異ならせることを特徴とする請求項1記載の信号処理回路。
- 前記入力パルス信号のうち他方の極性の累積時間を測定する他の累積時間測定部と、
前記他方の累積時間測定部で測定された累積時間が所定の時間になったときに、前記出力パルス信号の極性を反転させる他のパルス信号出力部とを有し、
前記パルス信号出力部により前記出力パルス信号の極性を反転させるまでの前記所定の時間と前記他のパルス信号出力部により前記出力パルス信号の極性を反転させるまでの前記所定の時間とを異ならせることを特徴とする請求項1又は2記載の信号処理回路。 - 入力パルス信号からノイズを除去して出力パルス信号を得る信号処理回路において、
前記入力パルス信号及びクロックが供給され、前記入力パルス信号に応じて該クロックを出力するゲート部と、
前記出力パルス信号に応じて該出力カウント値がクリアされ、前記ゲート部から出力されるクロックをカウントし、カウント値を出力するカウント部と、
前記カウント部のカウント値に応じて前記出力パルス信号をセット又はリセットする保持部とを有することを特徴とする信号処理回路。 - 前記ゲート部は、前記入力パルス信号のハイレベルの期間、前記クロックを出力させる第1のゲート回路と、
前記入力パルス信号のローレベルの期間、前記クロックを出力させる第2のゲート回路とを有し、
前記カウント部は、前記出力パルス信号のローレベルの期間、前記第1のゲート回路からのクロックをカウントする第1のカウンタと、
前記出力パルス信号のハイレベルの期間、前記第2のゲート回路からのクロックをカウントする第2のカウンタとを有し、
前記保持部は、前記第1のカウンタのカウント値及び前記第2のカウンタのカウント値が所定のカウント値になったときに、セット又はリセットを行なうことを特徴とする請求項4記載の信号処理回路。 - 前記出力パルス信号を所定期間遅延する第1の遅延回路と、
前記第1の遅延回路で遅延された出力を所定期間遅延する第2の遅延回路と、
前記第2の遅延回路の出力によりクリアされ、前記クロックをカウントするカウンタと、
前記第1の遅延回路により前記カウンタのカウント値をラッチするラッチ回路とを有することを特徴とする請求項4又は5記載の信号処理回路。 - 入力パルス信号からノイズ成分を除去した出力パルス信号を出力する信号処理回路において、
前記入力パルス信号の一方の極性で充電を行う充電手段と、
前記充電手段の充電レベルが所定のレベルとなったときに、前記出力パルス信号を他の極性から一方の極性に反転させる出力手段と、
前記出力手段から出力される前記出力パルス信号が他の極性のときに、前記充電手段を放電させる放電手段とを有することを特徴とする信号処理回路。 - 入力パルス信号からノイズ成分を除去した出力パルス信号を出力する信号処理方法において、
前記入力パルス信号のうち一方の極性の累積時間を測定し、
測定された累積時間が所定の時間になったときに、前記出力パルス信号の極性を反転させ、
前記出力パルス信号の極性が他方の極性のときには、前記累積時間をクリアするとともに、累積時間の測定を禁止させることを特徴とする信号処理方法。 - 前記出力パルス信号の極性を反転させるまでの前記所定の時間を前記入力パルスに対する前記出力パルス遅延時間に応じて異ならせることを特徴とする請求項8記載の信号処理方法。
- 前記入力パルス信号のうち他方の極性の累積時間を測定し、
前記他方の極性の累積時間が所定の時間になったときに、前記出力パルス信号の極性を反転させ、
前記出力パルス信号の前記一方の極性と前記他方の極性とのデューティ比に応じて前記所定の時間を異ならせることを特徴とする請求項8又は9記載の信号処理方法。 - 入力パルス信号からノイズを除去して出力パルス信号を得る信号処理方法において、
前記入力パルス信号及びクロックが供給され、前記入力パルス信号に応じて該クロックを出力する第1手順と、
前記出力パルス信号に応じて該出力カウント値がクリアされ、前記第1手順で出力されたクロックをカウントし、カウント値を出力する第2手順と、
前記第2手順で得られた前記カウント値に応じて前記出力パルス信号をセット又はリセットする第3手順とを有することを特徴とする信号処理方法。 - 前記第1手順は、前記入力パルス信号のハイレベルの期間、前記クロックを出力するとともに、前記入力パルス信号のローレベルの期間、前記クロックを出力し、
前記第2手順は、前記出力パルス信号のローレベルの期間、供給されるクロックをカウントするとともに、前記出力パルス信号のハイレベルの期間、供給されるクロックをカウントし、
前記第3手順は、前記第2手順でカウントされたローレベル期間のカウント値及びハイレベル期間のカウント値が所定のカウント値になったときに、セット又はリセットを行なうことを特徴とする請求項11記載の信号処理方法。 - 前記出力パルス信号を所定期間遅延する第4手順と、
前記第4手順で遅延された信号を所定期間遅延する第5手順と、
前記第4手順で遅延された信号により前記クロックのカウント値をラッチし、前記第5手順で遅延された信号により前記クロックのカウント値をクリアする第6手順とを有すること特徴とする請求項11又は12記載の信号処理方法。 - 入力パルス信号からノイズ成分を除去した出力パルス信号を出力する信号処理方法において、
前記入力パルス信号の一方の極性で充電手段の充電を行い、
充電レベルが所定のレベルとなったときに、前記出力パルス信号を一方の極性に反転させ、
前記出力パルス信号が他の極性のときには、前記充電手段を放電させることを特徴とする信号処理方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001272571A JP3724398B2 (ja) | 2001-02-20 | 2001-09-07 | 信号処理回路及び信号処理方法 |
TW090129933A TW548635B (en) | 2001-02-20 | 2001-12-04 | Signal processing circuit and signal processing method |
KR10-2002-0001639A KR100500090B1 (ko) | 2001-02-20 | 2002-01-11 | 신호처리회로 및 신호처리방법 |
CN2007101456986A CN101127228B (zh) | 2001-02-20 | 2002-02-10 | 信号处理电路及信号处理方法 |
CN2007101456967A CN101131848B (zh) | 2001-02-20 | 2002-02-10 | 信号处理电路及信号处理方法 |
CNB021046360A CN100370541C (zh) | 2001-02-20 | 2002-02-10 | 信号处理电路及信号处理方法 |
US10/079,805 US6670831B2 (en) | 2001-02-20 | 2002-02-20 | Signal processing circuit and method for measuring pulse width under existence of chattering noise |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-44222 | 2001-02-20 | ||
JP2001044222 | 2001-02-20 | ||
JP2001272571A JP3724398B2 (ja) | 2001-02-20 | 2001-09-07 | 信号処理回路及び信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002324360A JP2002324360A (ja) | 2002-11-08 |
JP3724398B2 true JP3724398B2 (ja) | 2005-12-07 |
Family
ID=26609765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001272571A Expired - Fee Related JP3724398B2 (ja) | 2001-02-20 | 2001-09-07 | 信号処理回路及び信号処理方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6670831B2 (ja) |
JP (1) | JP3724398B2 (ja) |
KR (1) | KR100500090B1 (ja) |
CN (1) | CN100370541C (ja) |
TW (1) | TW548635B (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3485088B2 (ja) * | 1999-12-20 | 2004-01-13 | ティアック株式会社 | 信号処理回路及び信号処理方法 |
JP2003091932A (ja) * | 2001-09-17 | 2003-03-28 | Teac Corp | 信号処理回路 |
JP4048747B2 (ja) * | 2001-09-17 | 2008-02-20 | ティアック株式会社 | 信号処理回路および復調回路 |
JP2003338132A (ja) * | 2002-05-20 | 2003-11-28 | Teac Corp | 信号処理回路 |
JP2004021316A (ja) * | 2002-06-12 | 2004-01-22 | Fujitsu Ltd | 通信方法、電子機器、および通信プログラム |
JP4048956B2 (ja) | 2003-01-20 | 2008-02-20 | ティアック株式会社 | 光ディスク装置 |
US6998906B1 (en) * | 2004-04-29 | 2006-02-14 | Lattice Semiconductor Corporation | Low pass filter systems and methods |
US7038512B2 (en) * | 2004-06-29 | 2006-05-02 | Intel Corporation | Closed-loop independent DLL-controlled rise/fall time control circuit |
ATE413769T1 (de) * | 2004-09-03 | 2008-11-15 | Harman Becker Automotive Sys | Sprachsignalverarbeitung für die gemeinsame adaptive reduktion von störgeräuschen und von akustischen echos |
US8502593B2 (en) * | 2004-10-13 | 2013-08-06 | Broadcom Corporation | Balanced debounce circuit with noise filter for digital system |
JP5005275B2 (ja) * | 2006-07-03 | 2012-08-22 | 東芝機械株式会社 | デジタルフィルタ装置、位相検出装置、位置検出装置、ad変換装置、ゼロクロス検出装置及びデジタルフィルタ用プログラム。 |
DE502008001233D1 (de) | 2007-05-10 | 2010-10-14 | Atmel Automotive Gmbh | Radelektronik und Reifenkontrollsystem zur Messung einer Messgröße |
TWI348826B (en) * | 2008-01-28 | 2011-09-11 | Prolific Technology Inc | Filter and filtering method |
JP2010169555A (ja) * | 2009-01-23 | 2010-08-05 | Sanyo Electric Co Ltd | パルス周期計測方法 |
US20110018622A1 (en) * | 2009-07-27 | 2011-01-27 | Vuong Binh Hong | Simple noise control method |
JP5451309B2 (ja) | 2009-10-27 | 2014-03-26 | ルネサスエレクトロニクス株式会社 | 雑音除去回路及び雑音除去回路を備えた半導体装置 |
US9582451B2 (en) | 2013-02-01 | 2017-02-28 | Infineon Technologies Ag | Receiver architecture |
US9054685B2 (en) * | 2013-04-29 | 2015-06-09 | Atmel Corporation | Programmable bus signal hold time without system clock |
US9484899B2 (en) | 2014-09-24 | 2016-11-01 | Dialog Semiconductor (Uk) Limited | Debounce circuit with dynamic time base adjustment for a digital system |
US9680458B1 (en) * | 2016-08-11 | 2017-06-13 | Schweitzer Engineering Laboratories, Inc. | Input-controlled multiple threshold debounce system |
CN107979357A (zh) * | 2017-11-16 | 2018-05-01 | 湖南工业大学 | 采样式干扰脉冲过滤方法 |
JP7255790B2 (ja) * | 2018-06-15 | 2023-04-11 | 三菱重工業株式会社 | 半導体装置 |
CN111693785B (zh) * | 2020-05-14 | 2021-05-07 | 湖南毂梁微电子有限公司 | 一种数字脉冲信号宽度测量电路及测量方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61144769A (ja) * | 1984-12-18 | 1986-07-02 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置 |
JPS61284875A (ja) * | 1985-06-11 | 1986-12-15 | Sharp Corp | 波形整形回路 |
US4926072A (en) * | 1987-09-18 | 1990-05-15 | Aisin Seiki Kabushikikaisha | Noise elimination circuit |
JPH02206930A (ja) * | 1989-02-07 | 1990-08-16 | Japan Radio Co Ltd | ノイズ除去方式 |
JPH04315821A (ja) * | 1991-04-15 | 1992-11-06 | Canon Inc | 光学的情報再生装置 |
JP3410269B2 (ja) * | 1995-12-21 | 2003-05-26 | 株式会社アドバンテスト | 遅延時間測定方法 |
JPH09211156A (ja) * | 1996-02-05 | 1997-08-15 | Mitsubishi Electric Corp | タイマ装置 |
JPH10303654A (ja) * | 1997-04-28 | 1998-11-13 | Nippon Columbia Co Ltd | ミュート回路 |
KR100335442B1 (ko) * | 1999-05-26 | 2002-05-04 | 윤종용 | 디지털 클럭 복원 회로 및 방법 |
US6337649B1 (en) * | 2000-03-28 | 2002-01-08 | Litton Systems, Inc. | Comparator digital noise filter |
-
2001
- 2001-09-07 JP JP2001272571A patent/JP3724398B2/ja not_active Expired - Fee Related
- 2001-12-04 TW TW090129933A patent/TW548635B/zh not_active IP Right Cessation
-
2002
- 2002-01-11 KR KR10-2002-0001639A patent/KR100500090B1/ko not_active IP Right Cessation
- 2002-02-10 CN CNB021046360A patent/CN100370541C/zh not_active Expired - Fee Related
- 2002-02-20 US US10/079,805 patent/US6670831B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002324360A (ja) | 2002-11-08 |
US20020114406A1 (en) | 2002-08-22 |
CN1372263A (zh) | 2002-10-02 |
US6670831B2 (en) | 2003-12-30 |
KR100500090B1 (ko) | 2005-07-11 |
CN100370541C (zh) | 2008-02-20 |
KR20020068266A (ko) | 2002-08-27 |
TW548635B (en) | 2003-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3724398B2 (ja) | 信号処理回路及び信号処理方法 | |
US6954709B2 (en) | Signal processing circuit outputting a signal representing the number of times an input signal rises in a predetermined period as a signal corresponding to a quality of the input signal | |
JP3852324B2 (ja) | 信号処理回路及び信号処理方法 | |
JP4048956B2 (ja) | 光ディスク装置 | |
JP4326404B2 (ja) | 位相差検出回路及びその位相差検出回路を有する光ディスク装置 | |
JP2001243726A (ja) | 信号処理回路及び信号処理方法 | |
CN101127228B (zh) | 信号处理电路及信号处理方法 | |
JP3724411B2 (ja) | 信号処理回路及び信号処理方法 | |
KR100591198B1 (ko) | 신호처리회로 | |
JP3565365B2 (ja) | 光ディスクの評価装置 | |
JP2003091935A (ja) | 信号処理回路および復調回路 | |
JP2533852B2 (ja) | ジツタ−量測定装置 | |
JP2901726B2 (ja) | 読取情報信号の波形変換回路 | |
JP2001034949A (ja) | ジッタ検出回路 | |
JP3724485B2 (ja) | 信号処理回路及び信号処理方法 | |
US8437231B2 (en) | Servo control device and optical disc device | |
JP4424271B2 (ja) | 光ディスク再生装置 | |
US20040264321A1 (en) | Circuit and method for detecting address in pre-groove (ADIP) signal in wobble detection system of optical disc apparatus | |
JP4948450B2 (ja) | 信号処理装置 | |
JPH0344826A (ja) | 記録又は再生ディスクの偏芯測定装置 | |
JPH10134511A (ja) | データスライス回路 | |
JPH04301275A (ja) | 光ビーム移動量検出装置 | |
JPS63224515A (ja) | 位相比較回路 | |
JP2003318707A (ja) | 信号処理回路及び信号処理方法 | |
JPH0459699B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |