CN1269193C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1269193C
CN1269193C CNB031367445A CN03136744A CN1269193C CN 1269193 C CN1269193 C CN 1269193C CN B031367445 A CNB031367445 A CN B031367445A CN 03136744 A CN03136744 A CN 03136744A CN 1269193 C CN1269193 C CN 1269193C
Authority
CN
China
Prior art keywords
film
mentioned
semiconductor
periphery
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031367445A
Other languages
English (en)
Other versions
CN1461046A (zh
Inventor
太田胜启
富山宪世
一濑晃之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1461046A publication Critical patent/CN1461046A/zh
Application granted granted Critical
Publication of CN1269193C publication Critical patent/CN1269193C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

为防止来自晶片周端部的尘埃，利用化学药剂，以比对其下的绝缘膜的腐蚀率高的腐蚀率除掉已成膜的半导体膜的至少背面全部和周端部，实现在表面的集成电路图形区形成半导体膜的半导体器件。借助于如此进行制作，可以避免来自晶片周边部的尘埃的课题，实现具有高可靠性的半导体器件。

Description

半导体器件及其制造方法
技术领域
本发明涉及可应用于电子材料、磁性材料、光学材料、陶瓷等多种电子部件及其制造工序的清洗方法(以下将通常的清洗方法、表面处理方法等总称为清洗方法)。特别是涉及使用恰当的清洗方法的半导体器件制造方法以及用该制造方法制造的半导体器件。
背景技术
一般的半导体器件的结构如专利文献1所述，是在Si衬底上形成热氧化膜，用CVD(化学气相淀积)法或PVD(物理气相淀积)法形成绝缘膜，再在其上形成半导体膜，对这些膜进行加工形成半导体元件的结构。因此，在加工上述膜以形成半导体元件时，由于后面工序的膜以覆盖底层衬底或基底膜的周端部的方式形成，因而产生了如下的问题：在该覆盖不充分的场合，该区域的膜成为尘埃源，妨碍半导体器件的制造。
于是，作为半导体衬底(硅片)中的一般的清洗方法，是将衬底(晶片)在稀释的氢氟酸、氨水和双氧水的混合液等清洗液中浸渍规定的时间进行清洗的方法。另外，关于氨水、双氧水和超纯水的混合液，例如在非专利文献1中已作记述。
另外，作为除掉晶片周端部的污染源的方法，如在专利文献1中所述，已知有重复进行光致抗蚀剂涂敷、图形形成、干法刻蚀、光致抗蚀剂去除的方法，或者如专利文献2中所述，已知有对晶片周端部进行机械研磨的方法。
[专利文献1]
特开平5-21724号公报
[专利文献2]
特开平11-188590号公报
[非专利文献1]
Handbook of Semiconductor Wafer Cleaning Technology(半导体晶片清洗技术手册)p.517，Wern Kern著，Noyes Publications出版(1995年)
发明内容
近年来，为求得半导体集成电路的高集成化，正在微细化、多层化的方向取得进展。这时，在半导体衬底上形成半导体膜，并用干法刻蚀形成接触孔及图形的场合，晶片的周端部受到损伤，成为碎屑或异物的发生源。特别是在半导体膜为多层结构的场合，在对每个半导体膜进行接触孔或图形的形成时，每次晶片边沿的损伤都较大，碎屑或异物更加容易产生。
一般地说，作为碎屑或异物的去除方法，有批量式清洗和逐片式清洗的方法。不过，采用批量式清洗，在一次可以进行多个晶片的清洗的同时，这些晶片往往成为污染源，对其他晶片进行再污染。另外，采用现有的旋转式逐片式清洗，由于一边使晶片旋转，一边清洗，所以飞散至逐片式清洗装置内的污染物还往往跳回来再次污染晶片。还有，飞散的污染物污染逐片式清洗装置的内部，往往污染放入清洗装置中的下一个晶片。
另外，只要未完全除掉晶片周端部的碎屑或异物这样的尘埃源，在后面工序的清洗工序中，同样的污染将继续发生。
另外，由于即使采用重复进行光致抗蚀剂涂敷、图形形成、干法刻蚀、光致抗蚀剂去除各工序以进行晶片周边部的污染源的去除，并对晶片周边部进行机械研磨的方法，晶片的周端部从横向观察时也呈曲线状，所以存在不能进行干法刻蚀的部分。用机械研磨的方法同样也存在无法研磨的部分。另外，由于研磨后还必须除掉用于研磨的研磨液和研磨屑，所以必须增加工序。还有，由于在研磨后各种膜的侧面显露了出来，所以当在下面的工序中有清洗工序时，若清洗液对各种膜的腐蚀率存在差异，则晶片周边部的各种膜呈帽檐状，成为尘埃源。另外，由于对晶片的背面不能进行干法刻蚀或研磨，所以不能除掉在晶片背面存在的污染源。
本发明是鉴于上述现有的课题而进行的，其目的在于提供能够解决来自半导体衬底(晶片)的周边部(也包含周端部)和背面的尘埃的课题，易于减少尘埃的半导体器件及其制造方法。
为达到上述目的，采用了如下的措施。即，本发明的特征在于，包含半导体衬底；在该半导体衬底上的整个背面及表面和包括上述半导体衬底的周端部的周边部所形成的绝缘膜；以及在作为上述半导体衬底表面侧的、将上述绝缘膜的周边部除外的区域所形成的半导体膜。还有，该绝缘膜是由Si3N4膜或SiO2膜构成的含硅的无机材料膜或有机材料膜，作为上述SiO2膜是PSG(磷硅酸盐玻璃)、SOG(在玻璃上的旋转涂敷物)，作为有机材料膜是低介电常数的绝缘膜。
作为有机材料膜，具体而言，例如，可以列举出掺氟的SiO2膜、有机高分子、氟树脂、聚酰亚胺类树脂、BCB(苯环丁烯)、含氢SOG(HSQ-SOG)、或者有机SOG膜等。另外，作为上述半导体膜是多晶或单晶硅膜，含硅无机材料膜(Si3N4膜或SiO2膜等)或者有机材料膜(掺氟SiO2膜、有机高分子、氟树脂、聚酰亚胺类树脂、BCB、含氢SOG或有机SOG膜等)。
本发明的半导体器件的制造方法，其特征在于，包括：在半导体衬底上的背面及表面和包括周端部在内的周边部形成绝缘膜的绝缘膜成膜工序；至少在上述半导体衬底的表面侧形成半导体膜的半导体膜成膜工序；以及该半导体膜的腐蚀去除工序，该腐蚀去除工序包括下述工序：相对于形成在上述半导体衬底上的至少背面和包括周端部在内的周边部的上述绝缘膜，利用高腐蚀率去除上述半导体膜。
另外，本发明是包含以在将晶片的周边部除外的表面区域形成半导体膜的方式，用对上述绝缘膜的腐蚀率比为1∶100以上的腐蚀方法，从晶片的至少包括周端部的周边部，除掉在绝缘膜上存在的半导体膜的去除工序的半导体器件的制造方法。当在晶片背面，在绝缘膜上也形成半导体膜时，在该去除工序中，同时还除掉该半导体膜。
具体而言，当用化学药剂(清洗液)，以对上述绝缘膜的腐蚀率比在1∶100以上的腐蚀率除掉上述半导体膜时，使用的化学药剂根据上述半导体膜的材料和上述绝缘膜的材料进行选择。
(1)含有氢氟酸、硝酸、醋酸和有机酸之中的某1种以上的酸性溶液；
(2)含有该酸性溶液、双氧水和氟化铵的酸性溶液；
(3)以水为代表的中性溶液。
更具体地说，
A.在绝缘膜是含硅的有机材料膜或含硅的无机材料膜(SiO2)，半导体膜是多晶或单晶硅时：
1)用氢氟酸、硝酸和水的混合化学药剂，其浓度是HF∶HNO3∶H2O＝0.1～10∶40～80∶10～50，是调制成混合化学药剂对半导体膜与对绝缘膜的腐蚀率比在100以上的化学药剂。例如HF∶HNO3∶H2O＝2∶60∶38。
2)在上述1)的化学药剂中添加了界面活性剂(浓度为10-4～1％)的化学药剂。
3)在上述1)或2)的化学药剂中添加了醋酸(浓度为10-4～1％)的化学药剂。
4)用氟化铵、双氧水和水的混合化学药剂，其浓度是氟化铵∶双氧水(30％的水溶液)∶水＝0.1～5∶0.5～15∶1～15，是调制成混合化学药剂的关于半导体膜对绝缘膜的腐蚀率比在100以上的化学药剂。例如氟化铵∶双氧水(30％的水溶液)∶水＝1∶1∶8。
5)在上述4)的化学药剂中添加了界面活性剂(浓度为10-4～1％)的化学药剂。
6)在上述4)或5)的化学药剂中添加了醋酸(浓度为10-4～1％)的化学药剂。
B.在绝缘膜是含硅的无机材料膜(Si3N4)，半导体膜是多晶或单晶硅时：
用上述1)、2)、3)、4)、5)或6)的化学药剂。
7)用氢氟酸和水的混合水溶液，其浓度是HF∶H2O＝0.1～50∶99.9～50，是调制成混合化学药剂对半导体膜与对绝缘膜的腐蚀率比在100以上的化学药剂。例如HF∶H2O＝50∶50。
8)在上述7)的化学药剂中添加了界面活性剂(浓度为10-4～1％)的化学药剂。
9)在上述7)或8)的化学药剂中添加了醋酸(浓度为10-4～1％)的化学药剂。
C.在绝缘膜是含硅的无机材料膜(Si3N4)，半导体膜是含硅的无机材料膜时：
用上述4)、5)、6)、7)、8)或9)的化学药剂。
另外，在晶片上用上述去除工序去除掉半导体膜的绝缘膜上的区域，必须将表面的用于形成半导体元件的集成电路图形区除外。即，只要在对表面的用于形成半导体元件的集成电路图形区不产生不良影响的范围内，对利用上述腐蚀清洗去除掉半导体膜的区域不作限制。还有，作为使用上述化学药剂去除掉半导体膜的装置，例如可以使用如图3所示的SEZ制的RST100型装置。
如上所述，按照本发明，在晶片的周边部(周端部：侧壁)所形成的半导体膜在半导体器件的形成工艺中剥落，成为异物。其结果是可以有效地减少由它产生的半导体器件的制造成品率的下降。
本发明还包括：
一种半导体器件，其特征在于，
包含：
半导体衬底；
在该半导体衬底上的整个背面及表面和包括上述半导体衬底的周端部在内的周边部形成的绝缘膜；以及
在作为上述半导体衬底表面侧的，在除上述绝缘膜的周边部外的区域上形成的半导体膜。
一种半导体器件的制造方法，其特征在于，
包括：
在半导体衬底上的背面全面及表面和包括周端部在内的周边部形成绝缘膜的绝缘膜成膜工序；
在上述绝缘膜上的全面上形成半导体膜的半导体膜成膜工序；以及
上述半导体膜的腐蚀去除工序；
该腐蚀去除工序包括：
使用与上述绝缘膜相比较具有大腐蚀率的化学药剂去除包括上述半导体衬底的背面全面和包括周端部在内的周边部的上述绝缘膜上形成的上述半导体膜的工序。
一种半导体器件，其特征在于，
包含：
半导体衬底；
在该半导体衬底上的整个背面和包括上述半导体衬底的周端部在内的周边部上形成的绝缘膜；以及
在除上述绝缘膜周边部的上述半导体衬底的表面上形成的半导体膜。
一种半导体器件的制造方法，其特征在于，
在半导体衬底上的背面全面及包括周端部的周边部上形成作了图的绝缘膜，在包括上述半导体衬底的表面及周端部的周边部上形成半导体膜之后，通过CPM研磨使上述半导体膜平整，使用与上述绝缘膜相比较具有大腐蚀率的化学药剂去除在上述半导体衬底周边部残留的上述半导体膜。
本发明的这些和其他的特点、目的和优点从下面的结合附图所作的说明中变得更加清楚。
附图说明
图1是示出作为本发明的基本概念的半导体器件的剖面周边部的图。
图2是示出本发明的半导体器件的制造工序的图。
图3是在本发明的半导体器件的制造工序中使用的清洗装置的一个实施例的概略图。
图4是示出作为本发明的与图1所示半导体器件不同的另一实施例的半导体器件的剖面周边部的概念图。
图5是示出图4(d)所示的半导体器件的制造工艺的图。
图6是示出在作为半导体器件的具有Bi-CMOS结构的DRAM场合中的直至将电容器元件制入构槽内的制造工艺的详细剖面图。
图7是示出本发明实施例1中的作为半导体膜的多晶硅膜的周边部和背面被腐蚀清洗的半导体器件的剖面周边部的概念图。
图8是示出对本发明实施例1中作为半导体膜的多晶硅膜的周边部和背面被腐蚀清洗的半导体器件进行包含异物附着状态在内的检验的表面和背面的图。
图9是示出对本发明实施例2中作为半导体膜的SiO2膜的周边部和背面被腐蚀清洗的半导体器件进行包含异物附着状态在内的检验的表面和背面的图。
图10是示出对比较例1的晶片进行包含异物附着状态在内的检验的表面和背面的图。
图11是示出在比较例2中制造的晶片的剖面周边部的图。
图12是示出对比较例2的晶片进行包含异物附着状态在内的检验的表面和背面的图。
图13是示出在比较例3中制造的晶片的剖面周边部的图。
图14是示出对比较例3的晶片进行包含异物附着状态在内的检验的表面和背面的图。
具体实施方式
下面利用附图对本发明的实施例进行详细说明。
首先，利用图1～图5对本发明的基本概念进行说明。图1是示出作为本发明的基本概念的半导体器件的剖面周边部的图。本发明的制入了适合于高集成度的高速、大容量的半导体集成电路(例如DRAM)的半导体器件100a包括半导体衬底(例如Si衬底)1、在该半导体衬底1的包含具有曲线状的剖面的周端部在内的周边部和背面形成的绝缘膜3、在上述半导体衬底1上将上述绝缘膜3的周边部除外的表面形成半导体元件的半导体膜4而形成。另外，在图1中示出了在半导体衬底1与绝缘膜3之间形成基底膜2的情形。作为基底膜2，采用了半导体膜或绝缘膜。
下面，根据图1所示的基本概念图，利用图2对本发明的半导体器件的制造工艺进行说明。
首先，如图2(a)所示，在以曲线形状剖面形成其周端部的半导体衬底(例如Si衬底)1上例如形成具有用后述方法生长的P型硅外延层19，在其间形成多个N+掩埋层18，并且在所希望的区域形成其深度抵达N+掩埋层18的N阱区域20。
接着，如图2(b)所示，例如用CVD法在半导体衬底1的所有面(表面、周端部和背面)上形成由绝缘膜或半导体膜构成的基底膜(包含用例如热氧化形成的元件隔离膜)2。另外，基底膜2也可以用若干层重叠在一起，还有，在表面，电路图形有无皆可。
接着，如图2(c)所示，例如用CVD法在上述基底膜2的所有面(表面。周端部和背面)上，形成用由Si3N4膜或SiO2膜构成的含硅的无机材料膜或有机材料膜(例如低介电常数绝缘膜)构成的绝缘膜3.这时，之所以将绝缘膜3一直形成到背面，是由于如后所述在用化学药剂(清洗液)进行腐蚀清洗时，不对基底膜2和半导体衬底1进行腐蚀清洗。当然，在基底膜2起绝缘膜3的作用的场合，不必在背面成膜。
接着，如图2(d)所示，例如用CVD法在绝缘膜3的所有面上形成用于形成半导体元件5的半导体膜(例如多晶或单晶硅膜)4。这时，如果在使晶片离开夹具面而成膜，则半导体膜4一直形成到其背面，如果使晶片与夹具面密切接触，则如图5(c)所示，在背面不形成半导体膜4。
接着，通过对绝缘膜3或半导体膜4进行的通常熟知的光致抗蚀剂涂敷、曝光、干法刻蚀和光致抗蚀剂去除等工序，或CMP(化学机械抛光)工序，可获得在半导体衬底1的表面的半导体膜4上形成了电容器元件等半导体元件5的晶片50。
这时，由于如图2(e)所示，在晶片50的周端部能发现半导体膜4的损伤6，因而用化学药剂，并通过用例如图3所示的清洗装置除掉这些损伤6，能得到本发明的半导体器件100。在图2(f)中示出了该半导体器件。
这里，对使用化学药剂进行去除的方法不作特别限定，例如形成以晶片50的背面向上的方式进行配置，并且使晶片50旋转的状态。然后，借助于从晶片50的上方向背面流动只能除掉半导体膜的化学药剂(清洗液)，使该化学药剂绕入晶片50表面的周边部，对晶片50的背面的半导体膜4和周端部的半导体膜4的损伤部6进行去除，能够干净地除掉残存的半导体膜，其结果是能够消除尘埃源。
上述化学药剂向晶片表面的绕入量16可以用晶片50的转数和从环形吹气口40向上对晶片50的表面喷吹的氮气流量进行控制。具体地说，如图3所示，使晶片50的背面7朝向上侧，在晶片50如箭头8所示进行旋转的状态下，从上方供给只能除掉半导体膜的清洗液(上述化学药剂)9，从下侧供给氮气10，从平台12上形成的环形吹气口40向晶片50表面喷吹用于抑制清洗液绕入的氮气。这时，晶片50被夹具11保持在晶片50的下表面(表面)14与平台12的表面相隔开的位置上，从背面7绕入的清洗液13对晶片50的表面14的周端部15进行清洗。另外，在图3中，示出了清洗液13的绕入量16。
作为用于除掉晶片50的背面和周端部的损伤部6的化学药剂(清洗液)13，随被除掉的半导体膜4的种类和在半导体膜4之下成膜的绝缘膜3的种类的组合而异。化学药剂对绝缘膜3与对半导体膜4的腐蚀率比在100以上为佳，例如，半导体膜4为多晶硅膜，绝缘膜3为Si3N4膜或SiO2膜时，可以用氟硝酸(HF与HNO3的混合液)。另外，当半导体膜4为SiO2膜，绝缘膜3为Si3N4时，可以用氢氟酸。
图1是本发明的半导体器件的一个实施例(100a)。作为本发明的半导体器件的另一实施例，如图4(a)所示，有半导体膜4被层叠为多层的半导体器件100b，另外，如图4(b)所示，在对在半导体衬底1上形成的半导体元件5不产生不良影响的范围内，也可以是使上述清洗液13绕入，除掉半导体膜4的半导体器件100c。
另外，除此之外，如图4(c)和图4(d)所示，还可以考虑跨周边部和背面成膜，对表面侧的电路形成区，对构制成图形的绝缘膜3直接形成半导体膜4，用CMP法使表面平坦，用上述清洗方法除掉残留在周边部和背面的半导体膜的半导体器件100d、100e。另外，在不形成半导体元件5的半导体衬底1的背面一侧，最好对整个面用绝缘膜3覆盖基底膜。这里，作为基底膜，在图4(a)～图4(c)的场合，示出了由SiO2膜等半导体膜材料或由Si3N4膜等绝缘膜材料构成的基底膜2，在图4(d)的场合，示出了Si衬底1。
下面利用图5对图4(c)和图4(d)所示的半导体器件100d、100e的制造工艺进行说明。首先，在图5(a)中，示出了Si衬底1的剖面的周端部。然后，如图5(b)所示，在Si衬底1上形成绝缘膜3，经过通常熟知的光致抗蚀剂涂敷、曝光、干法刻蚀和光致抗蚀剂去除等工序，形成绝缘膜3的图形。另外，绝缘膜3也可以用若干层重叠在一起，还有，电路图形有无皆可。然后，如图5(c)所示，在上述绝缘膜3上形成半导体膜4。接着，如图5(d)所示，经CMP(化学机械抛光)工序，使半导体膜4平坦。这时，半导体膜4残留在上述绝缘膜3的周边部。
接着，假定用腐蚀液对绝缘膜3进行去除，如图5(e)所示，在腐蚀液对半导体膜4的腐蚀率缓慢的场合，半导体膜4残留在周端部，此外，在该半导体膜4之下存在的绝缘膜3以帽檐状残留，成为尘埃源。
因此，在图5(d)之后，若如前所述，例如用图3所示的清洗装置进行清洗，以除掉在上述绝缘膜3的周边部残存的半导体膜4，则如图5(f)所示，成为在上述绝缘膜3的周边部看不到半导体膜4的状态，其结果是能够消除尘埃源。
这时，作为用于除掉晶片50的背面和周边部的损伤部的化学药剂，随被除掉的半导体膜4的种类和在半导体膜4之下成膜的绝缘膜3的种类的组合而异。但是，化学药剂对绝缘膜3与对半导体膜4的腐蚀率比在100以上为佳，例如，半导体膜4为多晶硅膜，绝缘膜3为Si3N4膜或SiO2膜时，可以用氟硝酸(HF与HNO3的混合液)。另外，当半导体膜4为SiO2膜，绝缘膜3为Si3N4膜时，可以用氢氟酸。
下面对将本发明应用于具有Bi-CMOS结构的DRAM的场合的实施例进行说明。
(实施例1)
图6是示出本发明的半导体器件的制造方法的工序图。首先，如图6(a)所示，在P型硅半导体衬底17的多个所希望的区域，例如扩散Sb，形成杂质浓度为5×1018～1020cm-3左右的N+掩埋层18。接着，在晶片的所有面上生长约3～10μm的、杂质浓度为5×1015～5×1017cm-3左右的P型硅外延层19。然后，在该希望的区域，以与P型外延层19相同程度的浓度，形成抵达N+掩埋层18的深度(2～9μm左右)的N阱区20。这些17、18、19和20与本发明中的半导体衬底(例如Si衬底)对应。
接着，如图6(b)所示，在外延层19的表面，例如用众所周知的热氧化膜形成法形成厚度约300nm的元件隔离氧化膜21。接着，在外延层19上，例如用CVD法等依次形成厚度约50nm的氧化膜22、厚度约100nm的Si3N4膜23、厚度约600nm的SiO2膜24。这里，要使Si3N4膜23绕入晶片背面的整个面。对形成Si3N4膜的方法不特别进行限定，例如可以用批量式低压CVD法进行。
以这些层叠的绝缘膜作为掩模形成多个抵达掩埋层18的沟槽25。关于沟槽25的深度，要使其底部抵达掩埋层18，例如形成为3～10μm左右。
接着，如图6(c)所示，以SiO2膜24和Si3N4膜23作为掩模，有选择地进行氧化，仅在沟槽25内形成厚度为约50nm的氧化膜(SiO2)26后，利用各向异性刻蚀(RIE)只除掉沟槽底面的该氧化膜26，同时还刻蚀除掉残留的SiO2膜24。
接着，在晶片的整个面上淀积厚度约50nm左右的N型多晶硅膜27。这时，多晶硅膜27与掩埋层18接触。
其后，以构制成图形的光致抗蚀剂28作为掩模，用各向同性刻蚀等方法对多晶硅膜27构制图形。残留的多晶硅膜27在沟槽25内形成，另外，被用作电容器的沟槽以外的沟槽内的多晶硅膜27，为了作为用于施加板极电位(1/2Vcc)的板极电极引出，部分地延伸到了元件隔离氧化膜21上。以上说明的21～27与本发明中的基底膜2对应。还有，多晶硅膜27是半导体膜材料。
接着，在除掉光致抗蚀剂后，如图6(d)所示，在晶片的表面、周端部和背面的所有面上淀积电容器绝缘膜29。电容器绝缘膜29例如使用换算为氧化膜的膜厚为3～5nm的SiO2/Si3N4叠层膜。这里，在电容器绝缘膜29内，Si3N4膜原本就要在晶片的表面成膜，此外还以作为半导体衬底1的P型硅半导体衬底17不露出的方式绕入包括晶片的周端部的周边部和背面成膜。对形成Si3N4膜的方法不作特别限定，例如可以用批量式低压CVD法。这样，电容器绝缘膜29中的Si3N4膜与本发明中的绝缘膜3对应。
接着，例如用CVD法，在绝缘膜29上，包含周边部和背面在内，以能掩埋沟槽的程度的膜厚淀积与本发明中的半导体膜4对应的N型多晶硅膜30。然后，借助于各向同性刻蚀，对N型多晶硅膜30进行深刻蚀，使N型多晶硅膜30只留在沟槽内。接着，在晶片上形成光致抗蚀剂31，用它作为掩模除掉规定区域的电容器绝缘膜29，另外，在有氧化膜26的场合，也将其除掉，形成接触孔32、33。
于是，由于在接触孔32内除掉了绝缘膜29，所以延伸至元件隔离氧化膜21上的多晶硅膜27露出，又由于在接触孔33内还部分地除掉了氧化膜26，所以多晶硅膜30和该部分的外延层19分别露出。
然后，在除掉图6(d)所示的光致抗蚀剂31后，例如，作为图3所示的清洗方法和化学药剂，使用氟硝酸(HF和HNO3的混合液)对晶片进行腐蚀清洗处理。具体地说，作为清洗装置，使用图3所示的SEZ制的RST100型装置，作为化学药剂，使用上述的氟硝酸，不向图8(a)所示的形成半导体元件的集成电路图形区35施加化学药剂而将距晶片外边沿约2mm的区域的多晶硅膜30除掉。
其结果是，未观察到在包括晶片的周端部在内的周边部残留的多晶硅膜30。另外，使用了将HF与HNO3的组分比配制成使电容器绝缘膜29与多晶硅膜30的腐蚀率比为1∶6000左右的氟硝酸。还有，在晶片转数为50～300rpm，化学药剂的处理时间为30秒，氮气流量为80～100升/分的条件下进行去除。
例如，如图3所示，使晶片50的背面朝向上侧，在使晶片旋转的状态下，从上侧中心供给化学药剂9，从在设置于下侧的平台12上形成的环形吹气口40喷吹环状的氮气。这时，由于晶片表面被夹具11保持在与平台12隔开的状态，所以从晶片背面绕入的化学药剂清洗除掉了对晶片表面的周边部的多晶硅膜30。另外，化学药剂的绕入量可以通过晶片的转数和喷吹的氮气流量来进行控制。
但是，关于用氟硝酸进行清洗去除的晶片，在用批量式清洗槽和用BHF(HF(氢氟酸)和NH4F(氟化铵)的混合腐蚀液)进行清洗，用日立制作所制的外观检查装置IS-2500检测晶片上的异物而进行验证时，如图8(a)所示，可以确认晶片上的残留异物数减少至每晶片约50个。这里，在清洗后从上方观察上述晶片时，在周端部只能看到电容器绝缘膜29，在其内侧可以观察到未被除掉而残留的多晶硅膜30。即，从晶片的周端部未观察到残留的多晶硅膜30。另外，如图8(b)所示，多晶硅膜从晶片背面也被除掉，只能观察到电容器绝缘膜29。另外，多晶硅膜30的腐蚀清洗后的剖面呈现如图7所示的斜面36。
根据以上所述，可以得到在晶片的构槽25内形成了由N型多晶硅膜27与N型多晶硅膜30夹着电容器绝缘膜29的电容器元件的半导体器件。
接着(上述清洗处理后)，再在多晶硅膜30上淀积N型多晶硅膜(未图示)。然后，例如用磷扩散法等从接触孔33的部分向露出的外延层19扩散杂质，在构槽25入口附近的侧壁部分形成1018cm-3左右的N-型扩散层。接着，将淀积的多晶硅膜以规定形状构制图形。例如，以23作为掩模用热氧化等方法有选择地将其氧化，使得用氧化膜将其包围。其后，腐蚀除掉露出的氧化膜29、Si3N4膜23和SiO2膜24等。接着，在阱的形成栅电极的部分形成栅绝缘膜，对在其上淀积的N型多晶硅膜构制图形，形成栅电极。
接着，以夹着栅电极的方式在外延层19上形成一对N-型扩散层，再在栅电极的侧部形成LDD衬垫。于是，先前形成的N-型扩散层与一对N-型扩散层中的一个层接触，形成漏电极的一部分。另外，一对N-型扩散层中的另一个层形成源电极。这样一来，就形成了与电容器元件连接的MOS晶体管。还有，由MOS晶体管和电容器元件构成的单元在一个晶片内重复形成。
然后，在N阱20区域形成1020cm-3左右的N+型扩散层，并以包含该扩散层的方式形成1018cm-3左右的P-型扩散层。这些在N阱20区域形成的扩散层形成了双极晶体管的发射极和基极电极。
接着，在上述晶片的表面淀积层间绝缘膜，在层间绝缘膜中形成位布线，使其经接触孔与上述源电极连接。另外，通过在层间绝缘膜中形成的金属布线将双极晶体管的集电极、发射极和基极电极，以及电容器元件的板极电极引出进行形成，就制成了具有Bi-CMOS结构的DRAM。
(实施例2)
下面，参照图6，对本发明的实施例2的半导体器件的制造方法进行说明。实施例2的与实施例1不同之处是在图6(b)所示工序与图6(c)所示工序之间增加了下面将要说明的工序。
即，在实施例2中，在形成SiO2膜(半导体膜)24，形成多个构槽25后，用熟知的CMP(化学机械抛光)法使SiO2膜24平坦。另外，关于CMP法，例如在特开平9-22885号公报中有记述。接着，作为清洗装置，使用图3所示的SEZ制的RST100型装置，作为化学药剂，使用上述的氢氟酸(50％的浓度)，不向图9(a)所示的形成半导体元件的集成电路图形区35施加化学药剂而将距晶片外边沿约2mm的区域的SiO2膜(半导体膜)24除掉。其结果是，未观察到在晶片的包括周端部在内的周边部残留的SiO2膜24。这里，晶片的转数为50～300rpm，化学药剂的处理时间为20秒，氮气流量为80～100升/分钟。
另外，当从上方观察晶片时，如图9(a)所示，在***可以观察到Si3N4膜(绝缘膜)23，在其内侧可以观察到未被除掉而残留的SiO2膜(半导体膜)24。另外，晶片背面的SiO2膜24也被完全被除掉，可以观察到作为其基底膜的Si3N4膜23。另外，如图9(b)所示，SiO2膜24的被清洗处理的剖面呈图8所示的斜面状。
其后，经与实施例1相同的工序制成半导体器件，可以确认，在实施例2的上述清洗处理工序中产生的异物，如图9(a)所示，与实施例1有相同程度的减少。
下面对实施例1和2的效果进行说明。
首先，利用图10对比较例1进行说明，在比较例1中，不进行实施例1的腐蚀清洗，在除掉图6(d)所示的光致抗蚀剂31后，在批量式清洗槽内用BHF(HF和NH4F的混合腐蚀液)进行清洗。在此比较例1的场合，用日立制作所制的外观检查装置IS-2500检查晶片上的异物所得的结果，如图10(a)所示，检测出每晶片500个异物数的异物34。而且，如图10(b)所示，从晶片的周端部和背面观察到了多晶硅膜30。
下面对比较例2进行说明。比较例2是采用特开平11-188590号公报中所述的研磨方法进行实验的实施例。此实验是一边改变其对晶片侧面的角度，一边进行研磨，如图11所示，在基底膜2和背面残留有多晶硅膜30，还有，周端部的电容器绝缘膜29被研磨，半导体衬底17露出。其后，用BHF清洗，进行晶片外观检查的结果是，晶片上残留的异物数约为每晶片约100～200个。另外，该观察结果如图12(a)、(b)所示，在晶片表面的周边部露出了Si衬底1，在晶片背面的周边部也露出了Si衬底1，在其内侧，多晶硅膜30未被研磨掉而残留。
下面对比较例3进行说明。比较例3是采用特开平5-21724号公报中所述的干法刻蚀，对多晶硅膜进行去除的方法。在比较例3的场合，在晶片周边的一部分和背面观察到了残留有多晶硅膜30。另外，在晶片的多晶硅膜上，如图13所示，多晶硅膜30的干法刻蚀面37不是斜面状。其后，用BHF清洗，对晶片进行外观检查的结果是，晶片上残留的异物数为每晶片约100～200个。另外，该观察结果如图14(a)、(b)所示，在晶片表面的周边部露出绝缘膜29，在晶片背面7的整个面上露出多晶硅膜30。
如以上所述，按照本发明的实施例1，如图7所示，与比较例1～3相比，明显地可以防止异物的产生，而且可以只除去背面的多晶硅膜30。即，借助于在本实施例1中说明的方法，可以减少在图6所示的半导体器件的制造工序中产生的异物数，其结果是能够降低半导体制品的不合格率。
另外，不言而喻，以上的说明不限于半导体器件的制造，也可应用于具有相同的器件结构及制造工序的薄膜器件、圆片等。
按照本发明，可以有效地减少由半导体器件的周端部中的碎屑及膜脱落引起的尘埃的发生，其结果是能够以低成本、高成品率地制造半导体器件。
在我们根据我们的发明示出和说明若干实施例的同时，应该考虑到，公开的实施例是允许在不偏离本发明的范围内进行变更和修改的。因此，我们不想被在这里示出和说明的细节限制，而是要覆盖在所附权利要求的范围内的一切变更和修改。

Claims (12)

1.一种半导体器件，其特征在于，
包含：
半导体衬底；
在该半导体衬底上的整个背面及表面和包括上述半导体衬底的周端部在内的周边部形成的绝缘膜；以及
在作为上述半导体衬底表面侧的，在除上述绝缘膜的周边部外的区域上形成的半导体膜。
2.如权利要求1所述的半导体器件，其特征在于，
上述绝缘膜是含硅的无机材料膜或有机材料膜。
3.如权利要求2所述的半导体器件，其特征在于，
上述含硅无机材料膜是SiO2膜或Si3N4膜。
4.如权利要求2所述的半导体器件，其特征在于，
上述有机材料膜是掺氟的SiO2膜、有机高分子膜、氟树脂膜、聚酰亚胺类树脂膜、苯环丁烯膜、含氢SOG膜、有机SOG膜的任何一种。
5.如权利要求1所述的半导体器件，其特征在于，
上述半导体膜是多晶或单晶硅膜，含硅的无机材料膜。
6.如权利要求1所述的半导体器件，其特征在于，
通过在上述半导体衬底的表面上具有上述半导体膜和绝缘膜，将多个半导体元件制作在上述绝缘膜和半导体膜上而构成。
7.一种半导体器件的制造方法，其特征在于，
包括：
在半导体衬底上的背面全面及表面和包括周端部在内的周边部形成绝缘膜的绝缘膜成膜工序；
在上述绝缘膜上的全面上形成半导体膜的半导体膜成膜工序；以及
上述半导体膜的腐蚀去除工序；
该腐蚀去除工序包括：
使用与上述绝缘膜相比较具有大腐蚀率的化学药剂去除包括上述半导体衬底的背面全面和包括周端部在内的周边部的上述绝缘膜上形成的上述半导体膜的工序。
8.如权利要求7所述的半导体器件制造方法，其特征在于，
还包括在上述去除工序后，对上述表面区域中的至少上述半导体膜进行加工，形成多个半导体元件的元件形成工序。
9.如权利要求7所述的半导体器件制造方法，其特征在于，
上述去除工序是在使背面朝向上侧的晶片旋转的状态下，从下侧向表面喷吹环状的氮气，并且将化学药剂供给上述背面的中心部，使其在背面流动，从周端部绕入表面的周边部。
10.如权利要求7所述的半导体器件制造方法，其特征在于，
上述化学药剂是包括氢氟酸或氢氟酸和硝酸混合液的酸性溶液。
11.一种半导体器件，其特征在于，
包含：
半导体衬底；
在该半导体衬底上的整个背面和包括上述半导体衬底的周端部在内的周边部上形成的绝缘膜；以及
在除上述绝缘膜周边部的上述半导体衬底的表面上形成的半导体膜。
12.一种半导体器件的制造方法，其特征在于，
在半导体衬底上的背面全面及包括周端部的周边部上形成作了图的绝缘膜，在包括上述半导体衬底的表面及周端部的周边部上形成半导体膜之后，通过CPM研磨使上述半导体膜平整，使用与上述绝缘膜相比较具有大腐蚀率的化学药剂去除在上述半导体衬底周边部残留的上述半导体膜。
CNB031367445A 2002-05-20 2003-05-20 半导体器件及其制造方法 Expired - Fee Related CN1269193C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP143994/2002 2002-05-20
JP2002143994 2002-05-20
JP143994/02 2002-05-20
JP2003105376A JP3802507B2 (ja) 2002-05-20 2003-04-09 半導体装置の製造方法
JP105376/03 2003-04-09
JP105376/2003 2003-04-09

Publications (2)

Publication Number Publication Date
CN1461046A CN1461046A (zh) 2003-12-10
CN1269193C true CN1269193C (zh) 2006-08-09

Family

ID=29714279

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031367445A Expired - Fee Related CN1269193C (zh) 2002-05-20 2003-05-20 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US6861359B2 (zh)
JP (1) JP3802507B2 (zh)
KR (1) KR100554053B1 (zh)
CN (1) CN1269193C (zh)
TW (1) TWI235429B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152920A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法及び半導体製造工程の管理方法
KR100487562B1 (ko) * 2003-03-24 2005-05-03 삼성전자주식회사 웨이퍼 휘어짐을 억제할 수 있는 반도체 제조방법
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
CN100369057C (zh) 2004-02-24 2008-02-13 阿尔卑斯电气株式会社 卡用转接器
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2007115728A (ja) * 2005-10-18 2007-05-10 Sumco Corp ウェーハの枚葉式エッチング装置及びウェーハの枚葉式エッチング方法
JP4675749B2 (ja) * 2005-10-28 2011-04-27 信越半導体株式会社 エピタキシャルウエーハの製造方法
KR100853794B1 (ko) * 2006-09-12 2008-08-25 동부일렉트로닉스 주식회사 언더컷 방지를 위한 이미지 센서의 제조 방법
US8420550B2 (en) * 2006-12-15 2013-04-16 Semiconductor Manufacturing International (Shanghai) Corporation Method for cleaning backside etch during manufacture of integrated circuits
JP2008218656A (ja) * 2007-03-02 2008-09-18 Denso Corp 半導体装置の製造方法及び半導体ウエハ
TW200845302A (en) * 2007-05-09 2008-11-16 Promos Technologies Inc A method of two-step backside etching
JP4450850B2 (ja) * 2007-09-26 2010-04-14 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP5203663B2 (ja) * 2007-09-27 2013-06-05 ラピスセミコンダクタ株式会社 基板構造体、及び基板構造体の製造方法
JP5025508B2 (ja) 2008-01-30 2012-09-12 東京エレクトロン株式会社 ポリシリコン膜の除去方法および記憶媒体
JP5020915B2 (ja) * 2008-10-08 2012-09-05 東京エレクトロン株式会社 ポリシリコン膜の除去方法、処理装置および記憶媒体
JP2011014714A (ja) * 2009-07-02 2011-01-20 Seiko Epson Corp 圧電体薄膜、液体噴射ヘッドおよび液体噴射装置の製造方法
JP5795461B2 (ja) * 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5184476B2 (ja) * 2009-09-17 2013-04-17 東京エレクトロン株式会社 基板液処理方法、基板液処理装置および記憶媒体
JP2011071254A (ja) * 2009-09-25 2011-04-07 Mitsubishi Electric Corp 炭化珪素基板およびその製造方法
JP2011187887A (ja) * 2010-03-11 2011-09-22 Toyota Motor Corp エピタキシャルウエハの製造方法
JP5704648B2 (ja) * 2011-06-16 2015-04-22 日本電気株式会社 半導体装置の製造方法及び半導体装置
WO2013128653A1 (ja) * 2012-03-02 2013-09-06 株式会社クリスタル光学 シリコンインゴットの切断方法
KR101922177B1 (ko) * 2012-04-17 2019-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN104882405B (zh) * 2014-02-27 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104201095A (zh) * 2014-09-02 2014-12-10 武汉新芯集成电路制造有限公司 一种晶边刻蚀工艺
JP6460947B2 (ja) * 2015-09-16 2019-01-30 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法
CN106876252B (zh) * 2017-02-14 2019-08-23 上海华虹宏力半导体制造有限公司 半导体器件的刻蚀方法
JP6951308B2 (ja) * 2018-02-27 2021-10-20 株式会社東芝 半導体装置の製造方法
KR102090685B1 (ko) * 2019-05-22 2020-03-18 주식회사 지티아이코리아 반도체 하이브리드 식각 장치 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645478B2 (ja) * 1988-10-07 1997-08-25 富士通株式会社 半導体装置の製造方法
JPH0521742A (ja) 1991-07-12 1993-01-29 Sony Corp 半導体メモリ
JPH1188590A (ja) 1997-09-02 1999-03-30 Ricoh Co Ltd ファクシミリ装置
US6562692B1 (en) * 1998-06-26 2003-05-13 Mitsubishi Materials Silicon Corporation Dielectric isolated wafer and its production method

Also Published As

Publication number Publication date
US20040026692A1 (en) 2004-02-12
TW200403755A (en) 2004-03-01
TWI235429B (en) 2005-07-01
CN1461046A (zh) 2003-12-10
JP3802507B2 (ja) 2006-07-26
KR20030090537A (ko) 2003-11-28
KR100554053B1 (ko) 2006-02-22
JP2004047952A (ja) 2004-02-12
US6861359B2 (en) 2005-03-01

Similar Documents

Publication Publication Date Title
CN1269193C (zh) 半导体器件及其制造方法
CN1279586C (zh) 制造半导体器件的方法和用于清洗衬底的设备
CN1145200C (zh) 半导体衬底及其制造方法
CN1229853C (zh) 半导体装置用衬底的制造方法及半导体装置用衬底
CN1127122C (zh) 衬底的处理方法
CN1246906C (zh) 半导体器件及其制造方法
CN1234607A (zh) 形成沟槽隔离结构的方法
CN1641854A (zh) 制造半导体器件的方法
CN1692488A (zh) 贴合绝缘体基外延硅基片及其制造方法与半导体装置
CN101032014A (zh) 用于微电子和微***的新结构以及制造方法
CN1531014A (zh) 半导体衬底及其制造方法、半导体器件及其制造方法
CN1601741A (zh) 半导体器件及其制造方法
CN1265448C (zh) 元件形成用衬底及其制造方法和半导体装置
CN1118095C (zh) 利用化学机械抛光工艺的半导体器件制造方法
CN1612336A (zh) 半导体装置及其制造方法
CN1314102C (zh) 半导体装置及其制造方法
CN1885489A (zh) 半导体器件的制造方法
CN100345258C (zh) 半导体器件的制造方法
CN1630028A (zh) 制造半导体器件的方法和装置
CN1440049A (zh) 半导体装置的制造方法
JP2009283721A (ja) 半導体装置の製造方法
CN1237591C (zh) 半导体装置的制造方法及其结构
CN1187830C (zh) 半导体集成电路装置及其制造方法
CN1161837C (zh) 半导体器件及其制造方法
CN1770406A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI LTD.

Effective date: 20121101

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121101

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060809

Termination date: 20190520

CF01 Termination of patent right due to non-payment of annual fee