CN1244084C - 有源矩阵显示设备 - Google Patents

有源矩阵显示设备 Download PDF

Info

Publication number
CN1244084C
CN1244084C CNB01130197XA CN01130197A CN1244084C CN 1244084 C CN1244084 C CN 1244084C CN B01130197X A CNB01130197X A CN B01130197XA CN 01130197 A CN01130197 A CN 01130197A CN 1244084 C CN1244084 C CN 1244084C
Authority
CN
China
Prior art keywords
mistft
gate terminal
voltage
pulse
basic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB01130197XA
Other languages
English (en)
Other versions
CN1367476A (zh
Inventor
宫泽敏夫
长谷川笃
竹本一八男
槙正博
后藤和贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Device Engineering Co Ltd
Publication of CN1367476A publication Critical patent/CN1367476A/zh
Application granted granted Critical
Publication of CN1244084C publication Critical patent/CN1244084C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种显示设备包括以稳定方式工作并能够扩展设计自由度的非比例动态移位寄存器。在配备具有在衬底表面上形成并由P-Si制成的半导体层的薄膜晶体管的动态非比例移位寄存器中，变成浮动状态的节点被经过电容元件连接到固定电位上。

Description

有源矩阵显示设备
技术领域
本发明涉及一种显示设备，具体地说，涉及一种在其衬底表面上具有显示驱动电路的有源矩阵型显示设备。
背景技术
举例说明，在有源矩阵型液晶显示设备中，在被安排成经过液晶彼此面对的一对衬底的一个衬底的液晶一侧表面上形成多个象素区域，其中在所述象素区域周围形成多个栅极信号线和漏极信号线，所述栅极信号线沿X方向延伸并沿Y方向彼此平行排列，所述漏极信号线沿Y方向延伸并沿X方向彼此平行排列。
每个象素区域具有薄膜电阻和象素电极，所述薄膜电阻从栅极信号线接收扫描信号，所述象素电极经过所述薄膜电阻提供有来自所述漏极信号线的视频信号。
这个象素电极在所述象素电极和在例如另一衬底侧上形成的对置电极之间形成电场，并且通过这个电场控制在所述电极之间***的所述液晶的光传播性。
这种液晶显示设备具有用于将扫描信号提供给各自栅极信号线的扫描信号驱动电路，并具有用于将视频信号提供给各自漏极信号线的视频信号线驱动电路。
从所述扫描信号驱动电路和所述视频信号驱动电路是由大量与在象素区域内部形成的薄膜晶体管类似的MIS晶体管构成的角度来看，已经公知了其中这些晶体管的半导体层是由多晶硅(P-Si)形成的和所述扫描信号驱动电路以及视频信号线驱动电路与所述象素的形成一起在单个衬底的表面上形成的技术。
所述扫描信号驱动电路是主要使用移位寄存器的电路，并且所述视频信号线驱动电路也使用作为其一部分的移位寄存器。
但是，就移位寄存器而言，当前需要能够工作于高速、低压、低功耗，并且没有直通电流的移位寄存器。为了满足这个需求，例如建议了一种被称之为动态比率移位寄存器的移位寄存器。
图9A示出了例如在日本专利公开No 45638/1987披露的这种动态比率移位寄存器的结构。
另外，图9B示出了图9A所示电路的时序图，其中，该时序图示出了与输入脉冲φIN和同步脉冲φ1、φ2对应的节点N1和N6处的相应输出VN1和VN6。
首先，当同步脉冲φ1在时间t1处从低电平(此后称之为“L”)改变为高电平(此后称之为“H”)时，输入脉冲φIN变成“H”并因此节点N1的电位VN1经过NMT1从“L”变成“H”。
假设输入脉冲φIN和彼此具有相反相位的同步脉冲φ1、φ2的“L”为地电平(GND)以及输入脉冲φIN和同步脉冲φ1、φ2的“H”为Vφ＜NMT1的阈值Vth，此时电位VN1可以基本上表示为下述等式(1)。这里，Vφ表示同步脉冲φ1、φ2的处于“H”的电压，NMT1表示MOS晶体管。
VN1＝Vφ-Vth               …(1)
即使当在时间t2处所述同步脉冲φ1从“H”下降到“L”、输入脉冲φIN被保持在“H”时，输出VN1也保持由等式(1)表示的电压(在严格的意义上讲，在所述同步脉冲φ1下降的时间点处，由于在所述NMT1的栅极和节点N1之间的电容耦合，所述电位变得低于等式(1)表示的电压。但是，这种现象在整个工作过程中不是主要的，因此可以忽略这个现象)。由于所述NMT1变成截止，节点N1变成浮动点。
随后，当同步脉冲φ2在时间t2处从“L”变成“H”时，如果满足下述等式(2)：
Vφ-Vth≥Vφ               …(2)
那么，MOS晶体管NMT2变成导通状态并且脉冲φ2进入节点N2。
此时，由于在节点N1和N2之间***的被称之为自举电容的耦合电容cb1，节点N2点上电压的升高被传送给处于浮动状态的节点N1，从而使节点N2的电位也升高。
假设节点N2升高的电位是ΔVN2，那么，等式(3)给出输出VN1：
VN1＝(Vφ-Vth)+ΔVN2(cb/cb(cb+cs))  …(3)
这里，除诸如在前CB1以外在所述电路中示出的电容以外，电容cb包括同步脉冲φ2和节点N1的所有耦合电容，包括由NMT2的栅极、漏极和源极或在由所述栅极之下形成的反型层(沟道)产生的电容还包括在所述同步脉冲φ2和节点N1之间布线的直接连接电容。此外，Cs表示通过从节点N1的整个电容中减去上述自举电容Cb之后获得并称之为寄生电容的电容。
这里，假定在ΔVN2Vφ的情况下满足等式(4)：
(Vφ-Vth)+Vφ(Cb/Cb(Cb+Cs))＞Vφ+Vth  …(4)
这意味着MOS晶体管NMT2的栅极电压、即输出VN1变得高于Vφ+Vth。因此，所述VN2被设置为电压Vφ的电位。
通过适当地选择构成设计元素的电容Cb1，可以很容易地满足上述等式(4)，因此，输出VN2可以被设置为电压Vφ的电位。
此时，节点N3的电位经过与二极管连接的MOS晶体管NMT3取等式(5)表示的值。
VN3＝VφVth              …(5)
由于MOS晶体管NMT3被进行二板管连接，所以即使当同步脉冲φ2在时间t3处从“H”变成“L”时，也可以保持由等式(5)表示的状态。
当同步脉冲φ1在时间t3处从“L”变成“H”时，在节点N3和MOS晶体管NMT5处发生与由等式(3)所示类似的操作，从而输出VN3、VN4分别产生图1B所示的电位变化。
这里，当节点N2、N4、N6被用做输出节点时，可以获得其电位等于所述同步脉冲的“H”的移位脉冲(VN2、VN4、VN6)，并且当执行上述操作时可以执行不产生直通电流的动态操作。
但是，当通过将具有由多晶硅(P-Si)制成的半导体层的MIS晶体管直接提供给安排成彼此经过液晶面对的衬底(玻璃衬底)表面时，所述动态比寄存器将以非常不稳定的方式工作，因而需要能够应付这种现象的对策。
即，当诸如节点N1、N3的浮动节点处于“L”时的电容非常小，并且包括Cdg1、Cdg2的节点N1、N2的其他电容，与同步脉冲和节点N1、N3等漏极栅极之间的耦合电容相比，如在图9A的Cdg1、Cdg2处所示非常小，由此，存在很大的可能性使未被选择的晶体管也变成“导通”状态。当所述电路保持原来状态时，设计和工作电压被限制为保持“截止”状态。
就位于在所述玻璃衬底上形成并由薄膜晶体管制成的动态非比率移位寄存器(dynamic ratioless shift register)处的单晶半导体来讲，当浮动节点处于“L”状态时电容变得非常小的主要原因如下。
图10A示出了在单晶半导体上形成的n-型MOS晶体管的剖面图。具有构成所述半导体的衬底的半导体集成电路通常以被偏置的形式使用(包括接地)用于元件隔离等。
因此，如图10A所示，经过在源(扩散层)和阱(或衬底)之间的反向偏置形成的耗尽层电容Csw，在漏极和所述阱之间的耗尽层电容Cdw和在栅极和所述阱之间的的电容Cgw，所述源极、漏极和栅极与所述阱电容耦合。另外，所述布线也与所述衬底或与经过厚绝缘膜直接设置在具有电容Clw的绕组之下的所述阱电容耦合。这些电容属于通常被称之为寄生电容的一组电容。
因此，在图9A所示的节点N3部分处，由于NMT3的电容Csw(Csw3)、NMT6的电容Cgw(Cgw6)、电容Cdw(Cdw6)、NMT7的电容Csw(Csw7)和构成这个节点的布线的电容Clw(Clw3)可以获得与所述阱之间的大耦合电容。
另外，通过使所述自举电容具有图10B和10C所示的加强的MOS电容构成，所述阱被容性地与从图10B所示“ON”时间处构成隔离节点的耗尽层延伸的反型层耦合，从而获得足够的自举效果(自举效果)，同时在图10B所示的“OFF”时间处获得与所述阱耦合的电Cb1(W)。
因此，当节点N3处于“L”时，即使当节点N3在图9A所示的电路中浮动时，也能够利用经过上述耦合电容的所述阱的偏置保证大电容。就这些电容而言，NMT3的Cdw(Cdwl)和在φ1的布线和节点N3之间的空间电容Clφ1的和足够小，因此，当布线φ1从“L”变成“H”时节点N3的电位差ΔNV3基本上由下述等式(6)表示：
ΔVN3＝Vφ×(Cdw+Clφl)/(Cdw1|Clφ2+Csw3+Cgw6+Cdw6+Csw7+Cb1(W))
                                                               …(6)
另外，如在上面解释的，由于建立了由等式(7)表示的关系：
Cdw1+Clφ2＜＜Csw3+Cgw6+Cdw6+Csw7+Cb1(W)                       …(7)
所以，很容易满足下述等式(8)。
ΔVN3＜Vth                                                     …(8)
但是，当在玻璃衬底上形成由单晶薄膜晶体管制成的类似电路时，不能实现上述的操作。
即，图10D示出了在所述玻璃衬底上形成的单晶薄膜晶体管的剖面图。假定所述衬底是由绝缘体形成的，那么，一旦在源极、漏极和栅极之下安排的p层变成浮动的，那么，可以被耦合的电容将变成在所述源极、漏极或栅极与在所述源极、漏极或栅极之下安排的所述p层之间的耗尽层电容Cdp、Csp或在所述p层和远离所述源极、漏极或栅极设置的所述布线之间很小的空间电容Cs1，Cp1，Cd1。为了以和上述例子相同的方式取图9A所示电路的节点N3的部分作为例子，节点N3经过所述MOS晶体管NMT3的源Csp3电容耦合到节点N2。由于节点N2也是浮动的，所以，路径被分成将所述电容经过电容Cb1引入与节点N1耦合的路径和经过所述MOS晶体管NMT2的SP2与同步脉冲φ2耦合的路径。由于节点N1也是浮动的，所以路径被分成经过所述MOS晶体管NMT1的电容Csp1与输入脉冲φIN电容耦合的路径和经过所述MOS晶体管NMT4的电容Csp4与地电位Vss电容耦合的路径，所述MOS晶体管NMT4的电容Csp4经过所述MOS晶体管NMT1的电容Csg1引入与同步脉冲φ1的电容耦合。
即，两个电容也变得非常小且以当同步脉冲φ1从“L”变成“H”时输出VN3被自举的方式与同步脉冲φ1的功能相耦合。
虽然MOS晶体管NMT7的源极经过电容Csp7与地电位VSS耦合，但这是不重要的。另外，节点N3经过电容Cb2与节点N4电容耦合，从而使节点N4也是浮动的。构成节点N3的布线不具有直接在节点N3之下的电容，并且节点N3仅仅具有经过所述空间电容与任一布线耦合的微弱电容。
节点N3经过MOS晶体管NMT5的电容Cdg5与同步脉冲φ1电容耦合。这个电容耦合是与外部的直接耦合且相对较大。这个电容成为不稳定的原因。
假设上述除了电容Cdg5以外的节点N3的辅助耦合电容的总和被作为电容CN3，那么，当同步脉冲φ1从“L”变成“H”时节点N3的电位变化ΔVN3基本上由下述等式(9)表示。由于电容CN3没有上述那么大，所以，在电压Vφ和电容Cdg5的值(MOS晶体管NMT5的W尺寸设计或同步脉冲φ1的布线布局)的基础上，由下述等式(10)所述的条件可以被很容易地引入。
ΔVN3＝Vφx(Cdg5/(Cdg5+CN3))  …(9)
ΔVN3≥Vth                    …(10)
一旦满足等式(10)指出的条件，MOS晶体管NMT5的电容Cgp(利用所述反型层的电容)和自举电容Cb2被改变成以相反方式与节点N3和所述φ1相耦合的电容，从而由于所述自举效果而导致MOS晶体管NMT3变成完全导通状态的可能性大大增加了。
即，产生了不稳定的工作，使得与受控节点不相关的节点都变成了“H”并从这个部分产生输出或开始扫描。
本发明就是从这样角度出发的，本发明的目的就是提供一种能够保证稳定工作并能够增加设计自由度的具有动态关系移位寄存器的显示设备。
发明内容
首先简单解释一下在本定明中披露的发明当中的发明概要。其简述如下。
根据本发明，提供了一种显示设备，其特征在于：
所述显示设备具有包括形成在衬底表面上的移位寄存器的驱动电路，并且所述移位寄存器由使用多晶硅作为半导体层的第一至第七MISTFT构成，所述第一至第七MISTFT中的每一个都具有第一端和第二端，其中，
所述第一MISTFT的第一端被连接到输入脉冲上，并且所述第一MISTFT的栅极端被连接到第一同步脉冲上，由此形成输入部分，
所述第一MISTFT的第二端被连接到所述第二MISTFT的栅极端和所述第四MISTFT的第一端，还被连接到第一电容元件的第一端，
所述第一电容元件的第二端被连接到固定电压，所述第二MISTFT的第一端被连接到与所述第一同步脉冲反相的第二同步脉冲，
所述第二MISTFT的第二端被连接到所述第三MISTFT的第一端和栅极端，还被连接到第二电容元件的第一端，
所述第二电容元件的第二端被连接到所述第一MISTFT的第二端、第二MISTFT的栅极端和所述第四MISTFT的第一端，
所述第三MISTFT的第二端被连接到所述第五MISTFT的栅极端和第七MISTFT的第一端，并与第三电容元件的第一端相连接，由此形成一第一输出端，
所述第三电容的的第二端被连接到固定电压，并且所述第五MISTFT的第一端被连接到所述第一同步脉冲，
所述第五MISTFT的第二端被连接到所述第六MISTFT的第一端和栅极端以及所述第四MISTFT的栅极端，还被连接到第四电容的第一端，以形成一第二输出端，
所述第四电容的第二端被连接到所述第三MISTFT的第二端、第五MISTFT的栅极端和第七MISTFT的第一端，和
所述第四MISTFT的第二端和所述第七MISTFT的第二端被连接到固定电源或地电位，
其中，把被移位一个时钟并与输入给所述第四MISTFT的栅极端的脉冲对应的脉冲输入给所述第七MISTFT的栅极端。
在具有这种结构的显示设备中，负载电容的一端被连接到可以浮动的节点上。所述负载电容的另一端被连接到固定电位或类似电位上。因此，在上述不稳定元件被抑制状态下的设计容限可以放宽，从而使得可以实现包括由多晶硅制成的薄膜晶体管的稳定动态关系的移位寄存器。
根据本发明的上述显示设备，其特征在于：n个基本电路被多级连接，其中的每个基本电路都由第二到第七MISTFT和第一到第四电容构成，
与第i个基本电路的第二MISTFT对应的MISTFT的栅极端被连接到与第(i-1)个基本电路的第六MISTFFT对应的MISTFT的第二端，
与所述第i个基本电路的第七MISTFT对应的所述MISTFT的栅极端被连接到与第(i+1)个基本电路的第二MISTFT对应的所述MISTFT的第二端，和
与输入给下一级基本电路的第四MISTFT的栅极端的脉冲对应、并被移位一个时钟的脉冲被输入给与第n个基本电路的第七MISTFT对应的所述MISTFT的栅极端。
根据本发明的显示设备，其特征还在于，所述第二MISTFT被***到第一基本电路中，所述第一MISTFT和第二MISTFT被***到第二和后续基本电路的每个当中，
所述第一MISTFT的栅极端被连接到所述输入脉冲的输入端，它的第一端被连接到与所述第二MISTFT对应的MISTFT的栅极端，它的第二端被连接到固定电源或地电位上，所述固定电源或地电位等于一个电压，该电压将是包括在所述第一和第二同步脉冲的电压当中的所述MISTFT的源极电压，或将是所述第一和第二同步脉冲的源极电压，并不小于所述第四MISTFT的阈值电压，以及
所述第二MISTFT的栅极端被连接到所述输入脉冲的输入端，它的第一端被连接到所述第五MISTFT的栅极端或与所述第五MISTFT对应的MISTFT的栅极端，它的第二端被连接到固定电源或地电位，所述固定电源或地电位等于一个电压，该电压将是包括在所述第一和第二同步脉冲的电压中的所述MISTFT的源极电压，或将是所述第一和第二同步脉冲的源极电压，并不小于所述第四MISTFT的阈值电压。
根据本发明，提供了一种显示设备，其特征在于：
所述显示设备具有包括形成在衬底表面上的移位寄存器的驱动电路，所述移位寄存器由使用多晶硅作为半导体层的第一至第七MISTFT构成，所述第一至第七MISTFT中的每一个都具有第一端和第二端，其中，
所述第一MISTFT的第一端和栅极端被连接到输入脉冲上，由此形成输入部分，
所述第一MISTFT的第二端被连接到所述第二MISTFT的栅极端和所述第四MISTFT的第一端，还被连接到第一电容元件的第一端，
所述第一电容的第二端被连接到固定电压，所述第二MISTFT的第一端被连接到与第一同步脉冲反相的第二同步脉冲，
所述第二MISTFT的第二端被连接到所述第三MISTFT的第一端和栅极端，还被连接到第二电容的第一端，
所述第二电容的第二端被连接到所述第一MISTFT的第二端、所述第二MISTFT的栅极端和所述第四MISTFT的第一端，
所述第三MISTFT的第二端被连接到所述第五MISTFT的栅极端和所述第七MISTFT的第一端，还被连接到第三电容元件的第一端，由此形成一第一输出端，
所述第三电容的第二端被连接到固定电压，并且所述第五MISTFT的第一端被连接到所述第一同步脉冲，
所述第五MISTFT的第二端被连接到所述第六MISTFT的第一端和栅极端以及第四MISTFT的栅极端，还被连接到第四电容的第一端，由此形成一第二输出端，
所述第四电容的第二端被连接到所述第三MISTFT的第二端、第五MISTFT的栅极端和所述第七MISTFT的第一端，以及
所述第四MISTFT的第二端和所述第七MISTFT的第二端被连接到固定电源或地电位，
其中，把被移位一个时钟并与输入给所述第四MISTFT的栅极端的脉冲对应的脉冲输入给所述第七MISTFT的栅极端。
根据本发明的上述显示设备的特征在于，n个基本电路被多级连接，其中的每个都由第二到第七MISTFT和第一到第四电容构成，
与第i个基本电路的第二MISTFT对应的所述MISTFT的栅极端被连接到与第(i-1)个基本电路的第六MISTFT对应的所述MISTFT的第二端，
与所述第i个基本电路的第七MISTFT对应的所述MISTFT的栅极端被连接到与第(i+1)个基本电路的第二MISTFT对应的所述MISTFT的第二端，以及与输入给下一级所述基本电路的第四MISTFT的栅极端的脉冲对应并被移位一个时钟的脉冲被输入给与第n个基本电路的第七MISTFT对应的所述MISTFT的栅极端。
根据本发明的显示设备的特征还在于，所述第二MISTFT被***到第一基本电路中，所述第一MISTFT和所述第二MISTFT被***到所述第二和后续基本电路的每一个当中，
所述第一MISTFT的栅极端被连接到所述输入脉冲的输入端，它的第一端被连接到与所述第二MISTFT对应的所述MISTFT的栅极端，和它的第二端被连接到固定电源或地电位，所述固定电源或地电位等于一个电压，该电压将是包括在所述第一和第二同步脉冲的电压当中的所述MISTFT的源极电压，或将是所述第一和第二同步脉冲的源极电压，并不小于所述第四MISTFT的阈值电压，以及
所述第二MISTFT的栅极被连接到所述输入脉冲的输入端，和它的第一端被连接到所述第五MISTFT的栅极端或与所述第五MISTFT对应的MISTFT的栅极端，它的第二端被连接到固定电源或地电位，所述固定电源或地电位等于一个电压，该电压将是包括在所述第一和第二同步脉冲的电压当中的所述MISTFT的源极电压，或将是所述第一和第二同步脉冲的源极电压，并不小于所述第四MISTFT的阈值电压的电压。
本发明还提供了一种显示设备，其特征在于：
所述显示设备具有包括形成在衬底的表面上的移位寄存器的驱动电路，和所述移位寄存器由使用多晶硅作为半导体层的第一至第七MISTFT构成，所述第一至第七MISTFT中的每一个都具有第一端和第二端，其中，
所述第一MISTFT的第一端和栅极端被连接到输入脉冲，由此形成输入部分，
所述第一MISTFT的第二端被连接到所述第二MISTFT的栅极端和所述第四MISTFT的第一端，还经过第一电容连接到固定电压，
所述第二MISTFT的第一端被连接到与第一同步脉冲反相的第二同步脉冲，
所述第二MISTFT的第二端被连接到所述第三MISTFT的第一端和栅极端，还经过第二电容连接到所述第一MISTFT的第二端、第二MISTFT的栅极端和第四MISTFT的第一端，
所述第三MISTFT的第二端被连接到所述第五MISTFT的栅极端和第七MISTFT的第一端，还经过第三电容元件连接到所述固定电压，
所述第五MISTFT的第一端被连接到所述第一同步脉冲，
所述第五MISTFT的第二端被连接到第六MISTFT的第一端和栅极端以及第四MISTFT的栅极端，还经过第四电容连接到第三MISTFT的第二端、第五MISTFT的栅极端和第七MISTFT的第一端，以及
第四MISTFT的第二端被连接到固定电源或地电位，
其中，把被移位一个时钟并与输入给所述第四MISTFT的栅极端的脉冲对应的脉冲输入给所述第七MISTFT的栅极端。
根据本发明的上述显示设备，n个基本电路被多级连接，其中的每个都由第二到第七MISTFT和第一、第二电容构成，
与第i个基本电路的第二MISTFT对应的所述MISTFT的栅极端被连接到与第(i-1)个基本电路的第六MISTFT对应的所述MISTFT的第二端，
与所述第i个基本电路的第七MISTFT对应的所述MISTFT的栅极端被连接到与第(i+1)个基本电路的第六MISTFT对应的所述MISTFT的第二端。
本发明提供了另一种显示设备，其特征在于：
所述显示设备具有包括形成在衬底表面上的移位寄存器的驱动电路，所述移位寄存器由使用多晶硅作为半导体层的第一至第十一MISTFT构成，所述第一至第十一MISFE具有第一端和第二端，其中，
所述第一MISTFT的第一端被连接到输入脉冲，
所述第一MISTFT的栅极端被连接到第一同步脉冲，由此形成输入部分，
所述第一MISTFT的第二端被连接到所述第四MISTFT的栅极端和所述第三MISTFT的第一端，还被连接到第一电容的第一端，
所述第一电容的第二端被连接到所述第四MISTFT的第二端、第五MISTFT的第一端以及栅极端和第六MISTFT的第一端和栅极端，还被连接到所述第七MISTFT的栅极端，
所述第二MISTFT的栅极端被连接到所述输入脉冲，
所述第二MISTFT的第一端被连接到第十一MISTFT的第二端和第三MISTFT的栅极端，
所述第二MISTFT的第二端和所述第七MISTFT的第二端被连接到固定电源或地电位，所述固定电源或地电位等于一个电压，该电压将是包括在所述第一和第二同步脉冲的电压当中的所述MISTFT的源极电压，或将是所述第一和第二同步脉冲的源极电压，且不小于所述第四MISTFT的阈值电压，
所述第三MISTFT的第二端被连接到固定电源或地电位，所述固定电或地电位等于一个电压，该电压将是包括在所述第一和第二同步脉冲的电压当中的所述MISTFT的源极电压或将是所述第一和第二同步脉冲的源极电压，并不小于所述第四MISTFT的阈值电压的电压，
所述第四MISTFT的第一端被连接到所述第二同步脉冲，
所述第五MISTFT的第二端被连接到所述第九MISTFT的栅极端和所述第八MISTFT的第一端，
所述第九MISTFT的第二端、第十MISTFT的第一端和栅极端以及第十一MISTFT的第一端和栅极端被连接到第二电容的第二端，
所述第七MISTFT的第一端被连接到所述第八MISTFT的栅极端，所述第八MISTFT的第二端被连接到固定电源或地电位，以及
所述第九MISTFT的第一端被连接到所述第一同步脉冲，其中被移位一个时钟并与输入给所述第四MISTFT的栅极端的脉冲对应的脉冲被输入给所述第八MISTFT的栅极端和所述第七MISTFT的第一端。
根据本发明的上述显示设备，n个基本电路被多级连接，其中的每个都是由第二、第三、第四、第五、第七、第八、第九和第十MISTFT以及第一和第二电容构成，
与第i个基本电路的第十MISTFT对应的MISTFT的第二端被连接到与第(i+1)个基本电路的第四MISTFT对应的MISTFT的栅极端，与所述第七MISTFT对应的所述MISTFT的第二端和与所述第i个基本电路的第八MISTFT对应的MISTFT的栅极端经过所述第六MISTFT连接到与第(i+1)个基本电路的第一电容对应的电容。
根据本发明的上述显示设备的特征在于：在从所述第二基本电路开始的各自基本电路处，其第一端和栅极端被连接到输入脉冲上的所述第一MISTFT的第二端被连接到与所述第十一MISTFT对应的MISTFT的第二端上，
在从所述第三基本电路开始的各自基本电路处，其第一端和栅极端被连接到输入脉冲的所述第二MISTFT的第二端被连接到与形成目标基本电路前置级的基本电路的第八MISTFT对应的MISTFT的栅极端，并经过所述MISTFT连接到与所述第一电容对应的一个电容的第二端上，以及
所述MISTFT的所述第二端被连接到所述第二MISTFT的第二端，并且所述第一端和栅极端被连接到所述电容上。
根据本发明还提供了一种显示设备，其特征在于：
所述显示设备具有包括形成在衬底表面上的移位寄存器的驱动电路，所述移位寄存器由使用多晶硅作为半导体层的第一至第十一MISTFT构成，所述第一至第十一MISTFT中的每一个都包括第一端和第二端，其中，
所述第一MISTFT的第一端和栅极端被连接到输入脉冲，由此形成输入部分，
所述第一MISTFT的第二端被连接到所述第四MISTFT的栅极端和所述第三MISTFT的第一端，还被连接到第一电容的第一端，
所述第一电容的第二端被连接到所述第四MISTFT的第二端、所述第五MISTFT的第一端和栅极端以及第六MISTFT的第一端和栅极端，还被连接到所述第七MISTFT的栅极端，
所述第二MISTFT的栅极端被连接到所述输入脉冲，
所述第二MISTFT的第一端被连接到第十一MISTFT的第二端和第三MISTFT的栅极端，
所述第二MISTFT的第二端和所述第七MISTFT的第二端被连接到固定电源或地电位，
所述第三MISTFT的第二端被连接到固定电源或地电位，
所述四MISTFT的第一端被连接到所述第二同步脉冲，
所述第五MISTFT的第二端被连接到所述第九MISTFT的栅极端和第八MISTFT的第一端，
所述第二电容的第二端被连接到所述第九MISTFT的第二端、所述第十MISTFT的第一端和栅极端以及所述第十一MISTFT的第一端和栅极端，
所述第七MISTFT的第一端被连接到所述第八MISTFT的栅极端，
所述第八MISTFT的第二端被连接到固定电源或地电位，以及
所述第九MISTFT的第一端被连接到所述第一同步脉冲，其中被移位一个时钟并与输入给所述第三MISTFT的栅极端的脉冲对应的脉冲被输入给所述第八MISTFT的栅极端和所述第七MISTFT的第一端。
根据本发明的上述显示设备，其特征在于n个基本电路被多级连接，其中的每个都由第二、第三、第四、第五、第七、第八、第九和第十MISTFT以及第一和第二电容构成，
与第i个基本电路的第十MISTFT对应的MISTFT的第二端被连接到与第(i+1)个基本电路的第四MISTFT对应的所述MISTFT的栅极端，与所述第七MISTFT对应的MISTFT的第二端和与所述第i个基本电路的第八MISTFT对应的MISTFT的栅极端经过所述第六MISTFT连接到与第(i+1)个基本电路的第一电容对应的电容。
根据本发明的上述显示设备，其特征在于，在从第二基本电路开始的各基本电路处，其第一端和栅极端被连接到输入脉冲上的所述第一MISTFT的第二端被连接到与所述第十一MISTFT对应的MISTFT的第二端，
在从第三基本电路开始的各基本电路处，其第一端和栅极端被连接到输入脉冲上的第二MISTFT的第二端被连接到与形成所述目标基本电路的基本电路的第八MISTFT对应的MISTFT的栅极端，并经过所述MISTFT连接到与所述低一电容对应的电容的第二端，以及
所述MISTFT的第二端被连接到所述第二MISTFT的第二端和所述第一端和栅极端被连接到所述电容。
根据本发明的另一种显示设备的特征在于：例如具有位于衬底表面上的非比例动态移位寄存器，该非比例动态移位寄存器包括多级反相器，
所述非比例动态移位寄存器由使用多晶硅作为半导体层的多个MISTFT构成，
各个MISTFT被并联连接到各级输出的地电平上，以及
构成所述各MISTFT，以便在除在构成所述MISTFT的级之前的级处将高电平作为反相器的输入信号传输的周期以外的周期期间使每个输出下降到地电平。
根据本发明的显示设备的特征在于例如在手段15结构的前提下，通过输入下一级的输出来操作各MISTFT，和在除其中在构成所述MISTFT的级之前的所述级处所述高电平信号被作为所述反相器的输入信号传输的周期以外的周期期间，每个输出下降到地电平。
手段17.
根据本发明的显示设备的特征在于例如在手段15的前提下，通过输入时钟脉冲来操作各MISTFT，和在除在构成所述MISTFT的级之前的所述级处所述高电平信号被作为所述反相器输入信号传输的周期以外的周期期间，每个输出下降到地电位。
手段18.
根据本发明的显示设备的特征在于例如所述显示设备具有包括非比例动态移位寄存器的显示驱动电路，所述非比例动态移位寄存器包括在衬底表面上形成的多级反相器，
所述非比例动态移位寄存器由使用多晶硅作为半导体层的多个MISTFT构成，
彼此并联连接的所述第一MISTFT和第二MISTFT被作为被连接到各级相应输出的地电平的MISTFT而提供，
所述第一和第二MISTFT中的任何构成如下，即在除在构成所述MISTFT的所述级之前的级处所述高电平信号被作为所述反相器的输入信号传输的周期以外的周期期间，每个输出下降到地电平，以及
在所述第一MISTFT和所述第二MISTFT中任何的栅极和经过二极管具有时钟的节点之间提供了构成第三MISTFT的二极管，从而避免了用于向所述栅极充电的电荷从中泄露到所述节点而成为由于所述节点的电位下降到低于所述地电平所引起的所述二极管的反相电流。
手段19.
根据本发明的显示设备的特征在于例如所述显示设备具有包括非比例动态移位寄存器的显示驱动电路，所述非比例动态移位寄存器包括在衬底表面上形成的多级反相器，
所述非比例动态移位寄存器由使用多晶硅作为半导体层的多个MISTFT构成，和
提供了当所述低一时钟和第二时钟处于“ON”状态时将各级的相应输出降低到地电平的所述第一MISTFT和所述第二MISTFT以及当所述输出处于“高”电平时变成“ON”状态并使所述第一MISTFT和第二MISTFT截止的第三MISTFT和第四MISTFT。
手段20.
根据本发明的显示设备的特征在于例如在手段19结构的前提下，所述第一时钟被经过所述第一电容元件输入给所述第一MISTFT的栅极，所述第二时钟被经过所述第二电容元件输入给所述第二MISTFT的栅极，并且在所述第一MISTFT的栅极和地电平之间以及在所述第二MISTFT的栅极和所述低电平之间分别提供了经过二极管连接的第五MISTFT和第六MISTFT。
手段21.
根据本发明的显示设备的特征在于例如所述显示设备具有包括非比例动态移位寄存器的显示驱动电路，所述非比例动态移位寄存器包括在衬底表面上形成的多级反相器，
所述非比例动态移位寄存器由使用多晶硅作为半导体层的多个MISTFT构成，
提供了被连接到各级相应输出的地电平的第一MISTFT，
提供了利用在前级的输出工作且一端连接到地电平、另一端经过所述第一电容元件连接到时钟并且再一端连接到所述第一MISTFT的栅极的第二MISTFT，以及
所述第二电容元件被设置在所述第二MISTFT的所述另一端和所述地电平之间。
手段22.
根据本发明的显示设备的特征在于例如在手段21结构的前提下，所述第二电容元件具有大于所述第二MISTFT的栅极-漏极电容的电容。
附图说明
图1的电路和时序图示出了根据本发明在显示设备的衬底上形成的移位寄存器的实施例。
图2的结构图示出了根据本发明整个显示设备的实施例。
图3示出了根据本发明由构成在显示设备衬底上形成的移位寄存器的薄膜晶体管产生的电容等。
图4的电路图示出了在根据本发明显示设备的衬底上形成的移位寄存器的另一实施例。
图5解释性地示出了在根据本发明的显示设备的衬底上形成的移位寄存器的另一实施例。
图6的电路和定时图示出了在根据本发明显示设备的衬底上形成的移位寄存器的另一实施例。
图7的电路和定时图示出了在根据本发明显示设备的衬底上形成的另一移位寄存器的实施例。
图8解释性地示出了在根据本发明显示设备的衬底上形成的另一移位寄存器的另一实施例。
图9的电路和定时图示出了在单晶半导体层上形成的动态非比例移位寄存器的例子。
图10解释性地示出了其中在玻璃衬底上形成动态非比例移位晶体管的情况和其中在所述单晶半导体层上形成所述动态非比例移位寄存器的情况之间的差别。
图11的电路示出了在根据本发明的显示设备中使用的所述动态非比例移位寄存器的另一实施例。
图12是图11所示电路的输入脉冲时序图。
图13的电路是为理解图11所示电路的特征部分而用于进行比较的电路。
图14是图11所示电路的输入脉冲时序图。
图15的波形示出了在解释图13所示电路和图11所示电路中不适当的点。
具体实施方式
下面结合附图解释根据本发明的显示设备的最佳实施例。
<整个构成>
图2的简单结构图示出了根据本发明的整个液晶显示设备。该图绘出了与实际几何配置对应的平面图。
在该图中，例如，具有透明的衬底SUB1，它由玻璃衬底形成，并构成经过液晶彼此相对安置的一对透明衬底中的。
随后，在除去所述透明衬SUB1液晶侧表面周围以外的中心部分(显示部分AR)上，形成沿X向延伸并沿Y向并列安置的栅极信号线GL以及沿Y向延伸并沿X向并列安置的漏极信号线DL。
被相邻栅极信号线GL和相邻漏极信号线围绕的每个区域定义了象素区域。所述象素区域具有在从一侧处的栅极信号线提供的扫描信号的基础上工作的薄膜晶体管TFT，和被从一侧处的漏极信号线DL经过所述薄膜晶体管提供视频信号的象素电极。
即，所述扫描信号(电压)例如被从顶到底地陆续提供给各个栅极信号线GL，和所述薄膜晶体管响应这些扫描信号而被导通与这个定时同步，从各自的漏极信号线DL提供所述视频信号(电压)和这些视频信号经过处于导通状态的薄膜晶体管TFT提供给所述象素电极PX。
即，这些各自的象素电极PX在所述象素电极PX和对置电极(未示出)产生磁场，所述对置电极是在与所述透明衬底SUB1彼此面对安排的其他透明衬底的液晶侧表面上的各象素区域处共同形成的。例如，所述液晶的光穿透性是由这个电极控制的。
各栅极信号线GL都有一端连接到象素驱动移位寄存器1(图的左侧)，利用所述象素驱动移位寄存器1将所述扫描信号提供给各个栅极信号线GL。
各个漏极信号线DL的一端(图的右上侧)被顺序地连接到D-A转换器2、存储器3、输入数据进入电路4和H-侧地址译码器5，而V-侧地址译码器6和存储器驱动移位寄存器7被连接到存储器3。
由于所述液晶显示设备具有这种结构，所以可以输入包括开始脉冲时钟信号、象素数据、象素地址(H)和象素地址(V)的信息。
所述开始脉冲时钟信号被输入给存储器驱动移位寄存器7和所述象素驱动移位寄存器1。所述象素地址(H)被输入给H-侧地址译码器5。所述象素数据被输入给所述输入数据进入电路4。所述象素地址(V)被输入给V-侧地址译码器6。
这里，在所述透明衬底SUB1表面上形成的显示部分AR处和在围绕所述显示部分AR安排的电路处提供了薄膜晶体管(MISTFT)，该薄膜晶体管是由叠层的导电层、半导体层、绝缘层等以及象素电极、信号线等通过使用光刻选择蚀刻形成给定的图案形成的。
在这种情况下，所述半导体层例如是由多晶硅(P-Si)形成的。
《象素驱动移位寄存器》
图1A的电路示出了所述象素驱动移位寄存器的实施例。另外，图1B示出了图1A所示电路的时序图，并示出了就输入脉冲φIN和同步脉冲φ1、φ2而言分别与节点N1到N6对应的输出VN1到VN6。
首先，在图1中，提供了n-型MOS晶体管NMT1。在源极和漏极的外部，一端被连接到输入脉冲φIN的输入端φIN和所述栅极端被连接到同步脉冲φ1的输入端。这个MOS晶体管NMT1构成了输入部分。
所述MOS晶体管NMT1的另一端被连接到n-型晶体管NMT2的栅极端、n-型晶体管NMT4的一端和电容元件CS1的一端。
所述电容元件CS1的另一端被连接到固定电压VBIAS上和所述MOS晶体管NMT2的一端被连接到形成前述同步脉冲φl反向脉冲的同步脉冲φ2的输入端上。
所述MOS晶体管NMT2的另一端被连接到n-型MOS晶体管NMT3的一端上和所述栅极端还被连接到所述电容元件Cb1的一端上。
所述电容元件Cb1的另一端被连接到所述MOS晶体管NMT1的另一端、所述MOS晶体管NMT2的栅极端和n-型MOS晶体管NMT4的一端上。
所述N-型MOS晶体管NMT3的另一端被连接到N-型MOS晶体管NMT5的栅极端和MOS晶体管NMT7的一端上。另外，MSO晶体管NMT3的另一端被连接到所述电容元件CS2的一端上。所述MOS晶体管NMT3的另一端构成了所述第一输出端。
电容元件CS2的另一端被连接到固定电压VBIAS上且所述MOS晶体管NMT5的另一端被连接到同步脉冲φ1的输入端上。
所述MOS晶体管NMT5的另一端被连接到n-型MOS晶体管NMT6的一端和栅极端和MOS晶体管NMT4的栅极端。所述MOS晶体管NMT5的另一端被连接到电容元件Cb2的一端。所述MOS晶体管NMT5的另一端构成所述第二输出端。
电容元件Cb2的另一端被连接到所述MOS晶体管NMT3的另一输入端、MOS晶体管NMT5的栅极端和n-型MOS晶体管NMT7的一端。
MOS晶体管NMT4的另一端和MOS晶体管NMT7的另一端被连接到固定电源或地电位(VSS/VDD)上，所述固定电源或地电位等于上述同步脉冲φ1、φ2的电压以外的所述MOS晶体管的源电压(当所述晶体管是n-型晶体管时的最小电压和当所述晶体管是p-型晶体管时的最大电压)或将被作为所述第一或第二同步脉冲φ1、φ2的源电压并不小于所述MOS晶体管NMT4的阈值电压的电压。
在下一步骤和后续步骤中以类似的方式采用了这种连接，其中，在下一步骤中，MOS晶体管NMT7的栅极端被连接到与所述MOS晶体管NMT4对应的MOS晶体管9的栅极端上。
就具有这种结构的移位寄存器而言，在图9A所示的结构中，负载电容CS1、CS2、CS3、…的一端被连接到可以被浮动的节点N1、N2、N3、…，这些负载电容CS1、CS2、CS3、…的另一端被连接到固定电位VBISA上。
由于这种结构，上述等式(9)可以被重写成下述等式(11)：
VN3＝Vφ×(Cdg5/(Cdg5+CN3+CS2))     …(11)
这里，电容CS2构成了设计参数，同时能够形成直接的并联平板电容。
即使当电容CN3被忽略时，可以利用下述等式(12)表示输出VN3：
VN3＝Vφ×(Cdg5/(Cdg5+CS2))＜Vth    …(12)
另外，通过将电容CS(来自节点N3的CS2)加到前述等式(4)上获得的等式(13)被满足
VN1＝(Vφ-Vth)+Vφ(Cb/(Cb+CS+cs))＞Vφ+Vth  …(13)
从上面可以看出，在上述不稳定元件被抑制情况下的设计容限可以被扩展，从而使得能够实现包括由多晶硅形成的薄膜晶体管的稳定动态非比例移位寄存器。
图3是构成电路的薄膜晶体管的剖面图，在该电路中，在所述透明衬底SUB1上形成上述动态非比例移位寄存器。
在形成这个薄膜晶体管中的负载电容CS的过程中，在所述多晶硅膜和布线材料之间的电容Cs1、在栅极形成薄膜和布线材料之间的电容Cg1、在栅极形成薄膜和象素电极之间的电容Ctg、在布线材料和象素电极之间的电容Ct1等被命名为专用候选。
在上述的结构中，从电路稳定工作的角度来看，附加的负载电容CS是非常重要的参数并能够增强设计的自由度。但是，从自举效果来看，负载电容CS总是构成寄生电容。
因此，图3B和图3C所示的MOS电容被形成为负载电容CS和利用这个负载电容CS可以增强所述自举效果。
即，假设所述固定电压VBIAS被设置得如下述等式(14)所示：
Vth＜VBIAS＜Vφ-2Vth    …(14)
和源极侧被连接到所述浮动节点、栅极侧被连接到所述偏压，这可以产生所述可变电容，其中，当所述浮动节点(N3、N5、…)处于“L”时，形成反型层，从而使所述电容变大(CSL)，同时，当所述浮动节点(N3、N5…)为“H”时不存在所述反型层，从而使所述电容变得很小(CSS)。
即，获得由下述等式(15)表示的关系。
CSL＞＞CSS                                …(15)
因此，上述等式(12)(13)分别被重写到下述等式(16)(17)，从而使所述稳定的电容变得更加稳定并增强所述自举效果。
VN3＝Vφ×(Cdg5/(Cdg5+CSL))＜Vth          …(16)
VN1＝(Vφ-Vth)+(Cb/(Cb+CSS+Cs))＞Vφ+Vth  …(17)
图4示出了图1所述电路经过改进的电路的另一实施例。
在所述附图中，假设形成下一级第一输出的电路和形成输入部分中后续级中第二输出的电路被作为基本电路，MOS晶体管NMTr2被***在第一级基本电路当中和MOS晶体管NMTr1以及MOS晶体管NMTr2被***在各自后续级的基本电路当中。
在每个基本电路中，所述MOS晶体管NMTr2的第一端被连接到第七MOS晶体管NMT4上或与所述第七MOS晶体管NMT4对应的MOS晶体管的第一端上，其栅极端被连接到输入脉冲φIN的输入端上。
然后，MOS晶体管NMTr2的第二端被连接到固定电源或地电位上，该固定电源或地电位等于将变成各同步脉冲φ1、φ2的电压以外的所述MOS晶体管源极电压的电压(当所述MOS晶体管是N-型晶体管时的最小电压和当所述MOS晶体管是p-型晶体管时的最大电压)或将是所述第一或第二同步脉冲的源极电压并不小于所述第四MOS晶体管的阈值电压的电压。
另外，所述NMTr1的第一端被连接到第四MOS晶体管NMT4上或与所述第四MOS晶体管NMT4对应的MOS晶体管的第一端上，其栅极端被连接到输入脉冲φIN的输入端上。
然后，所述MOS晶体管NMTr2的第二端被连接到固定电源或地电位上，该固定电源或地电位等于将变成各同步脉冲φ1、φ2的电压以外的所述MOS晶体管的源极电压的电压(当所述MOS晶体管n-型晶体管时的最小电压和当所述MOS晶体管是P-型晶体管时的最大电压)或将是所述第一或第二同步脉冲φ1、φ2的源极电压并不小于所述第四MOS晶体管的阈值电压的电压。
具有这种结构的动态非比例移位寄存器执行重置作用，从而当各个节点处于诸如定时提供电能过程中的不稳定环境时，能够改善所述环境。
另外，在上述的各个电路中，所述输入部分并不局限于图1A所示的部分，它可以如图5所示构成，其中，所述MOS晶体管的一端和栅极端被连接到输入脉冲φIN的输入端。这是由于可以获得基本相同的结果。
实施例2
图6A的电路示出了在根据本发明的液晶显示设备中形成的移位寄存器的另一实施例。
这个实施例的构成不同于其中所述OFF电平是通过添加负载电容保持的实施例1。即，这个实施例添加了用于改变不被选择为“L”的移位寄存器的输入栅极的电路。
即，如图6A所示，首先，MOS晶体管NMT1的第一端和栅极端被连接到输入脉冲φIN的输入端，由此形成输入部分。
MOS晶体管NMT1的第二端被连接到MOS晶体管NMT4的栅极端和MOS晶体管NMT2的第一端。另外，MOS晶体管NMT1的第二端被连接到电容元件CB1的第一端。电容元件CB2的第二端被连接到MOS晶体管NMT4的第二端和NMT5的第一端和栅极端。
MOS晶体管NMT2的第一端被连接到MOS晶体管NMT7的栅极端和MOS晶体管NMI2的栅极端和MOS晶体管NMT3的第二端被连接到MOS晶体管10的第二端。
MOS晶体管NMT2的第二端被连接到固定电源VSS或地电位(VDD)上，所述电源或地电位等于将变成所述第一和第二同步脉冲φ1、φ2的电压以外的所述MOSTFT的源极电压或将是所述第一或第二同步脉冲φ1、φ2的源极电压并不小于所述MOS晶体管NMT4的阈值电压的电压。
另外，所述MOS晶体管NMT3的第二端被连接到固定电源VSS或地电位(VDD)上，所述固定电源VSS或地电位VDD等于将变成在所述第一和第二同步脉冲φ1、φ2的电压以外的所述MOSTFT的源极电压的电压或者不同于将把所述第一或第二同步脉冲φ1、φ2的源极电压变到一定程度从而使所述固定电源或地电位至少不超过所述MOS晶体管NMT4的阈值的电压的电压。
所述MOS晶体管NMT4第一端被连接到同步脉冲φ2的输入端，同时MOS晶体管NMT5的第二端被连接到MOS晶体管NMT6的栅极端和第一端，还被连接到电容元件CB2的第一端。
电容元件FB2的第二端被连接到MOS晶体管NMT8的第二端、MOS晶体管NMT9的的和栅极端以及MOS晶体管NMT1的第一端和栅极端，由此形成所述第一输出端。
MOS晶体管NMT6的第一端被连接到MOS晶体管NMT11的栅极端，同时MOS晶体管NMT11的第二端被连接到固定电源VSS或地电位(VDD)上，所述固定电源VSS或地电位(VDD)等于将变成所述第一和第二同步脉冲φ1、φ2的电压以外的所述MOSTFT的源极电压或将是所述第一或第二同步每脉冲φ1、φ2的源极电压并不小于MOS晶体管NMT4的阈值电压的电压。
MOS晶体管NMT8的第一端被连接到同步脉冲φ1的输入端和第十MOS晶体管NMT9的第二端，由此词性成所述第二输出端。
MOS晶体管NMT6的栅极端和MOS晶体管NMT7的第一端被连接到与结构和上述电路类似的下一级电路的前述MOS晶体管NMT10对应的其他MOS晶体管的第二端上。
下面结合图6B所示的时序图解释具有这种结构的移位寄存器的工作模式。
当输入脉冲φIN在时间t0处从“L”变化到“H”时，MOS晶体管NMT3导通，从而使节点N5和地电位VSS(VDD)相连接，并使输出VN5、VSS变成VN5＝VSS，使用节点N5作为所述栅极的MOS晶体管NMT2变成截止状态，节点N1变成浮动状态。
此时，由于所述MOS晶体管NMT1的二极管连接，节点N1的输出VN1同时改变，从而使得VN1＝Vφ-Vth。当建立起Vφ-Vth＞Vth的关系时，由于VN1＝Vφ-Vth，所以，MOS晶体管NMT7也变成导通状态，从而使节点N8与所述地电位VSS(VDD)彼此相连，借此建立VN8＝VSS的关系。另外，使用节点N5作为所述栅极的MOS晶体管NMT6变成截止和节点N3变成浮动状态。
此时，在其漏极被连接到所述同步脉冲φ1、φ2上的MOS晶体管当中，只有MOS晶体管NMT4和MOS晶体管NMT7的栅极变成浮动状态。
当同步脉冲φ2在时间t1处从“L”变成“H”时，由于MOS晶体管NMT4处于导通状态，节点N2的电位上升和由于如上所述自举电容CB1而使电位VN2变成VN2＝Vφ。
此时，由于节点N1处电压的自举，输出VN1上升，直到电压V1变成VN1＝(Vφ-Vth)+Vφ(Cb+(Cb+Cs))为止。但是，输入脉冲φIN处于“H”状态和MOS晶体管NMT2的栅极被设置为VSS(＝VDD)的关系，所以，保持强迫截止状态。
然后，由于经过二极管连接的MOS晶体管NMT5，输出VN3变成VN3＝Vφ-Vth。因此，使用节点N3作为所述栅极的MOS晶体管NMT11变成导通状态，从而使节点N11从“H”变成“L”，BOS晶体管NMT15变成截止状态和节点N6变成浮动状态。
这个时间点t2处，同步脉冲φ1从“L”变成“H”，同时同步脉冲φ2从“H”变化为“L”。
虽然当同步脉冲φ2从“H”变成“L”时输出VN2从“H”变化为“L”，但是，输出VN3被保持为“H”。当同步脉冲φ1从“L”变成“H”时，节点N4的输出VN4经过处于导通状态的MOS晶体管NMT8变成VN4＝Vφ。
因此，使用节点N6作为所述栅极的MOS晶体管NMT16变成导通状态和节点N14从“H”变成“L”，从而MOS晶体管NMT20变成截止状态和节点N9变成浮动状态。
同时，由于经过二极管连接的MOS晶体管NMT10，输出VN5变成VN5＝Vφ-Vth。因此，使用节点N5作为所述栅极的MOS晶体管NMT2变成导通状态，从而使节点N1与所述地电位VSS彼此连接，MOS晶体管NMT4变成强迫截止状态，其中MOS晶体管NMT4的栅极被连接到所述地电位VSS。由于MOS晶体管NMT10经过二极管连接，所以即使当输出VN4变成VN4＝L时，输出VN5也保持在“H”状态(为简便起见，前述α元件被省略)。
即，在输入脉冲φIN再次变成“H”之前，保持其中MOS晶体管NMT4的栅极被连接到所述固定电源VSS上的强迫截止状态。
在t3时间点处，同步脉冲φ2从“L”变到“H”，同时同步脉冲φ1从“H”变到“L”。
虽然当同步脉冲φ1从“H”变到“L”时输出VN4从“H”变到“L”，但是，输出VN6被保持在“H”。当同步脉冲φ2从“L”变成“H”时，节点N7的输出VN7经过处于导通状态的MOS晶体管NMT12变成VN7＝Vφ。
由于经过二极管连接的MOS晶体管NMT13，输出VN9变成VN9＝Vφ-Vth。因此，使用节点N9作为所述栅极的MOS晶体管NMT21变成导通状态和节点N14从“H”变成“L”，从而使MOS晶体管NMT25变成截止状态和节点N12变成浮动状态。
同时，由于经过二极管连接的MOS晶体管NMT14，VN8变成VN8＝Vφ-Vth。因此，使用节点N8作为所述栅极的MOS晶体管NMT6变成导通状态，从而使节点N3和所述地电位VSS彼此相连和MOS晶体管NMT8变成强迫截止状态，其中，MOS晶体管NMT8的栅极被连接到所述地电位VSS。由于MOS晶体管NMT14经过二极管连接，所以即使当输出VN7变成VN7＝L时，输出VN8也保持“H”状态(为简便起见，前述的α元件被省略)。
即，在电压VIN再次变成“H”之前，保持强迫截止状态，在这种状态下，MOS晶体管NMT14的栅极被连接到所述地电位VSS上。
此后，通过连续执行上述的操作使所述移位寄存器工作。
具有上述结构的移位寄存器被构成，以在连接到同步脉冲φ1和φ2上的所述MOS晶体管当中不需要的栅极都被连接到所述地电位VSS上。因此，可以使所述MOS晶体管呈现强迫截止状态，从而可以消除工作的不稳定性。
在上述的实施例中，所述输入部分并不局限于图6A所示的结构。即如图8所示，所述输入部分也可以如下构成，即所述MOS晶体管NMT1的第一端被连接到输入脉冲φIN的输入端和所述MOS晶体管NMT1的栅极端被连接到同步脉冲φ的输入端。这是由于可以获得基本相同的有益效果。
实施例3.
图7A的电路示出了在本发明液晶显示设备上形成的移位寄存器的另一实施例。
在该附图中，电路被如下构成，即使用各自节点N11、N14、N17、…作为其源极、使用所述输入脉冲信号φIN作为其漏极和栅极的经过二极管连接的薄膜晶体管NMTR1、NMTR2、NMTR3、…被连接到实施例所述的电路上。
当所述输入脉冲信号φIN变成“H”状态时，这些各自的薄膜晶体管NMTR1、NMTR2、NMTR3、…强化处于浮动状态下相应节点的“H”，由此使得未被选择栅极的强迫截止状态更加可靠。
另外，有益效果是在提供电能之后立即开始扫描的情况下，可以获得等于执行一般工作状态的初始化。
虽然在上述各实施例中利用n-型晶体管对构成所述移位寄存器的薄膜晶体管进行了解释，但是无须说，p-型晶体管也可以被用做所述薄膜晶体管。
这是由于通过使用彼此反相的各信号的“H”和“L”的绝对电位，本发明的有益效果可以基本相同的方式获得。
另外，虽然在上述各实施例中是以其栅极绝缘膜是由例如二氧化硅制成的薄膜晶体管为例的，无须说，所述栅极绝缘膜也可以由例如SiN制成。
实施例4.
图11的电路示出了在本发明的显示设备中使用的非比例型动态移位寄存器的另一实施例。即，这个实施例示出了上述各实施例所示动态移位寄存器的其他改进。另外，图12示出了图11所示电路的输入脉冲时序图。
这里，为了理解在本发明显示设备中使用的所述非比例型动态移位寄存器的特征部分，在图13中示出了用于比较的电路。另外，图14示出了图13所示电路的输入脉冲时序图。
在这个电路中，在图13中可以观察到在节点3的VSS(GND)处的H1时钟的跳跃。图15A示出了这种现象，其中，在输入信号Hin之后的H1时钟出现在节点3的VSS(GND)电平处。
由于从图13所示节点4经过二极管进入节点5的脉冲，MIS晶体管Mtr1变成导通状态。如果这个状态在下一帧时间过后持续(如果在节点5处没有发生泄露)，就不会出现问题。但是，在实际操作中，如图15D所示，在节点5处发生信号的泄露。
因此，上述MIS晶体管Mtr1变成截止状态，由此使节点1变成浮动状态和不稳定。类似的现象也发生在节点2处。
从上述角度来看，在本发明中使用的这个实施例的非比例动态移位寄存器中，与MIS晶体管Mtr2分开提供的MIS晶体管Mtr3被并联连接到与所述动态移位寄存器各级相应输出的地电平相连的MIS晶体管Mtr2上。
即，用于使节点2的电位电平下降到所述地电位(GND)的图13所示的MIS晶体管Mtr1首先是由并联连接的MIS晶体管Mtr2和MIS晶体管Mtr3构成。
在这种结构中，MIS晶体管Mtr3的功能类似于图13所示MIS晶体管Mtr1的功能，而MIS晶体管Mtr2的功能除了在高电平信号被提供给图11所示节点1的情况外总是将节点1下拉到所述VSS电平。
特别是，由于响应H2时钟而充电的电位，MIS晶体管Mtr2的栅极总是被保持在高电平状态。
为避免由于节点6的电位下降到所述地电位VSS以下而引起的向节点7的充电电荷泄露到节点6而成为二极管反相电流，提供了MIS晶体管Mtr9。
在具有这种结构的非比例动态移位寄存器中，解释了向节点7充电的步骤。
首先，由于节点6构成了浮动节点(不与所述电源连接的节点)，所以节点6响应时钟H2的定时产生震荡(见图12所示节点6的波形)。
在节点1被设置为“高”的周期内，节点7处的电位下降到VSS电平和在保持这个电位的同时变成浮动状态。
此后，当节点6由于时钟H2而被升高时，电流流经所述二极管和即使当所述节点6的电位降低时由于所述二极管的反向连接而保持所述电荷(见图12所示节点7的波形)。
假设被节点7保持的电荷由于某种泄露电流而丢失，那么，节点6响应时钟H2的定时而产生震荡，从而节点7被立即再次充电。因此，所述电位被建立，以便通过提供Mtr9使该电位不会被降低到(VSS-(Mtr8的Vth))以下。
当节点6的电位被设置为所述地电位VSS时，被节点7保持的电位由等式{(节点6的高幅值)-(所述二极管的Vth)}表示。另外，节点6的幅值是由电容C1和另一浮动电C0确定的并由等式{(时钟H2的高)×C1/C1+C0}表示。
此外，在图11所示的非比例动态移位寄存器中，就除各级输出中高电平信号以外的地点平而言，确实将所述输出下拉到地点平的装置由MIS晶体管Mtr4、Mtr5、Mtr6、Mtr7和Mtr8构成。
首先，解释所述MIS晶体管Mtr4和Mtr5。
图12的时序图示出了所述节点4和节点5响应所述时钟H1和H2形成的波形。
当时钟H1和H2变成高电平时，节点4和节点5变成导通状态，并将与所述栅极信号线连接的节点的电位下拉到VSS电平，由此执行使所述节点稳定的任务。
在这种情况下，当节点2处于所述高电平时(当所述高电平信号被输出给所述栅极信号线时)，MIS晶体管Mtr6和Mtr7变成导通状态和节点4和节点5的电位下降到所述VSS电平，从而使MIS晶体管Mtr4和Mtr5变成截止状态。
MIS晶体管Mtr8被连接以避免节点4的电位小于(VSS-(Mtr8的Vth))。当节点4的电位大大低于所述地电位VSS时，时钟H1和H2的幅值大小不能满足MIS晶体管Mtr4和Mtr5的阈值电压Vth(运行所述MIS晶体管Mtr4和Mtr5所需的等于或大于VSS+Vth的电位)，因此，MIS晶体管Mtr8的提供变得没有意义。
另外，如图11所示，这个实施例包括连接到各级相应输出的地点平上的MISMtr2，还包括利用在前级的输出工作且一端被连接到所述地点平和另一端经过电容元件C1被连接到H2时钟、还连接到所述MIS晶体管Mtr2栅极的MIS晶体管。电容元件C2被设置在所述MIS晶体管Mtr2的另一端和地点平之间。
当节点1的电位由于节点3而下降到所述VSS电平时，节点7变成不与所述VSS电平连接的浮动节点，同时，节点2响应H1时钟而升高。
此时，存在可能性，即所述栅极(节点7)由于在所述MIS晶体管Mtr2的栅极和漏极之间的电容CG而升高，从而使节点2与所述地点平VSS相连。为了避免这种现象，提供了电容C2。
因此，在节点7处电位的自举量变成CG/(CG+C2+其他浮动电容)倍，从而通过与CG相比增加电容C2，所述电位的升高量变成可以被忽略的值。
虽然例如在各个实施例中已经利用提供给所述液晶显示设备的动态非比例移位寄存器对本发明进行了说明，本发明并不局限于这种移位寄存器，无须说，本发明可以被应用于例如被提供给EL显示设备的动态非比例移位寄存器。
如上所述，根据本发明，可以实现一种包括以稳定方式工作并能够扩展设计自由度的动态非比例移位寄存器的显示设备。

Claims (12)

1.一种显示设备，其特征在于：
所述显示设备具有包括形成在衬底表面上的移位寄存器的驱动电路，并且所述移位寄存器由使用多晶硅作为半导体层的第一至第七MISTFT构成，所述第一至第七MISTFT中的每一个都具有第一端和第二端，其中，
所述第一MISTFT的第一端被连接到输入脉冲上，并且所述第一MISTFT的栅极端被连接到第一同步脉冲上，由此形成输入部分，
所述第一MISTFT的第二端被连接到所述第二MISTFT的栅极端和所述第四MISTFT的第一端，还被连接到第一电容元件的第一端，
所述第一电容元件的第二端被连接到固定电压，所述第二MISTFT的第一端被连接到与所述第一同步脉冲反相的第二同步脉冲，
所述第二MISTFT的第二端被连接到所述第三MISTFT的第一端和栅极端，还被连接到第二电容元件的第一端，
所述第二电容元件的第二端被连接到所述第一MISTFT的第二端、第二MISTFT的栅极端和所述第四MISTFT的第一端，
所述第三MISTFT的第二端被连接到所述第五MISTFT的栅极端和第七MISTFT的第一端，并与第三电容元件的第一端相连接，由此形成一第一输出端，
所述第三电容的的第二端被连接到固定电压，并且所述第五MISTFT的第一端被连接到所述第一同步脉冲，
所述第五MISTFT的第二端被连接到所述第六MISTFT的第一端和栅极端以及所述第四MISTFT的栅极端，还被连接到第四电容的第一端，以形成一第二输出端，
所述第四电容的第二端被连接到所述第三MISTFT的第二端、第五MISTFT的栅极端和第七MISTFT的第一端，和
所述第四MISTFT的第二端和所述第七MISTFT的第二端被连接到固定电源或地电位，
其中，把被移位一个时钟并与输入给所述第四MISTFT的栅极端的脉冲对应的脉冲输入给所述第七MISTFT的栅极端。
2.根据权利要求1所述的显示设备，其特征在于：
n个基本电路被多级连接，其中的每个基本电路都由第二到第七MISTFT和第一到第四电容构成，
与第i个基本电路的第二MISTFT对应的MISTFT的栅极端被连接到与第(i-1)个基本电路的第六MISTFT对应的MISTFT的第二端，
与所述第i个基本电路的第七MISTFT对应的所述MISTFT的栅极端被连接到与第(i+1)个基本电路的第二MISTFT对应的所述MISTFT的第二端，和
与输入给下一级基本电路的第四MISTFT的栅极端的脉冲对应、并被移位一个时钟的脉冲被输入给与第n个基本电路的第七MISTFT对应的所述MISTFT的栅极端。
3.根据权利要求2所述的显示设备，其特征在于：
所述第二MISTFT被***到第一基本电路中，所述第一MISTFT和第二MISTFT***到第二和后续基本电路的每个当中，
所述第一MISTFT的栅极端被连接到所述输入脉冲的输入端，它的第一端被连接到与所述第二MISTFT对应的MISTFT的栅极端，它的第二端被连接到固定电源或地电位上，所述固定电源或地电位等于一个电压，该电压将是包括在所述第一和第二同步脉冲的电压当中的所述MISTFT的源极电压，或将是所述第一和第二同步脉冲的源极电压，并不小于所述第四MISTFT的阈值电压，以及
所述第二MISTFT的栅极端被连接到所述输入脉冲的输入端，它的第一端被连接到所述第五MISTFT的栅极端或与所述第五MISTFT对应的MISTFT的栅极端，它的第二端被连接到固定电源或地电位，所述固定电源或地电位等于一个电压，该电压将是包括在所述第一和第二同步脉冲的电压中的所述MISTFT的源极电压，或将是所述第一和第二同步脉冲的源极电压，并不小于所述第四MISTFT的阈值电压。
4.一种显示设备，其特征在于：
所述显示设备具有包括形成在衬底表面上的移位寄存器的驱动电路，所述移位寄存器由使用多晶硅作为半导体层的第一至第七MISTFT构成，所述第一至第七MTSTFT中的每一个都具有第一端和第二端，其中，
所述第一MISTFT的第一端和栅极端被连接到输入脉冲上，由此形成输入部分，
所述第一MISTFT的第二端被连接到所述第二MISTFT的栅极端和所述第四MISTFT的第一端，还被连接到第一电容元件的第一端，
所述第一电容的第二端被连接到固定电压，所述第二MISTFT的第一端被连接到与第一同步脉冲反相的第二同步脉冲，
所述第二MISTFT的第二端被连接到所述第三MISTFT的第一端和栅极端，还被连接到第二电容的第一端，
所述第二电容的第二端被连接到所述第一MISTFT的第二端、所述第二MISTFT的栅极端和所述第四MISTFT的第一端，
所述第三MISTFT的第二端被连接到所述第五MISTFT的栅极端和所述第七MISTFT的第一端，还被连接到第三电容元件的第一端，由此形成一第一输出端，
所述第三电容的第二端被连接到固定电压，并且所述第五MISTFT的第一端被连接到所述第一同步脉冲，
所述第五MISTFT的第二端被连接到所述第六MISTFT的第一端和栅极端以及第四MISTFT的栅极端，还被连接到第四电容的第一端，由此形成一第二输出端，
所述第四电容的第二端被连接到所述第三MISTFT的第二端、第五MISTFT的栅极端和所述第七MISTFT的第一端，以及
所述第四MISTFT的第二端和所述第七MISTFT的第二端被连接到固定电源或地电位，
其中，把被移位一个时钟并与输入给所述第四MISTFT的栅极端的脉冲对应的脉冲输入给所述第七MISTFT的栅极端。
5.根据权利要求4所述的显示设备，其特征在于：
n个基本电路被多级连接，其中的每个都由第二到第七MISTFT和第一到第四电容构成，
与第i个基本电路的第二MISTFT对应的所述MISTFT的栅极端被连接到与第(i-1)个基本电路的第六MISTFT对应的所述MISTFT的第二端，
与所述第i个基本电路的第七MISTFT对应的所述MISTFT的栅极端被连接到与第(i+1)个基本电路的第二MISTFT对应的所述MISTFT的第二端，以及
与输入给下一级所述基本电路的第四MISTFT的栅极端的脉冲对应并被移位一个时钟的脉冲被输入给与第n个基本电路的第七MISTFT对应的所述MISTFT的栅极端。
6.根据权利要求5所述的显示设备，其特征在于：
所述第二MISTFT被***到第一基本电路中，所述第一MISTFT和所述第二MISTFT被***到所述第二和后续基本电路的每一个当中，
所述第一MISTFT的栅极端被连接到所述输入脉冲的输入端，它的第一端被连接到与所述第二MISTFT对应的所述MISTFT的栅极端，和它的第二端被连接到固定电源或地电位，所述固定电源或地电位等于一个电压，该电压将是包括在所述第一和第二同步脉冲的电压当中的所述MISTFT的源极电压，或将是所述第一和第二同步脉冲的源极电压，并不小于所述第四MISTFT的阈值电压，以及
所述第二MISTFT的栅板被连接到所述输入脉冲的输入端，和它的第一端被连接到所述第五MISTFT的栅极端或与所述第五MISTFT对应的MISTFT的栅极端，它的第二端被连接到固定电源或地电位，所述固定电源或地电位等于一个电压，该电压将是包括在所述第一和第二同步脉冲的电压当中的所述MISTFT的源极电压，或将是所述第一和第二同步脉冲的源极电压，并不小于所述第四MISTFT的阈值电压的电压。
7.一种显示设备，其特征在于：
所述显示设备具有包括形成在衬底的表面上的移位寄存器的驱动电路，和所述移位寄存器由使用多晶硅作为半导体层的第一至第七MISTFT构成，所述第一至第七MISTFT中的每一个都具有第一端和第二端，其中，
所述第一MISTFT的第一端和栅极端被连接到输入脉冲，由此形成输入部分，
所述第一MISTFT的第二端被连接到所述第二MISTFT的栅极端和所述第四MISTFT的第一端，还经过第一电容连接到固定电压，
所述第二MISTFT的第一端被连接到与第一同步脉冲反相的第二同步脉冲，
所述第二MISTFT的第二端被连接到所述第三MISTFT的第一端和栅极端，还经过第二电容连接到所述第一MISTFT的第二端、第二MISTFT的栅极端和第四MISTFT的第一端，
所述第三MISTFT的第二端被连接到所述第五MISTFT的栅极端和第七MISTFT的第一端，还经过第三电容元件连接到所述固定电压，
所述第五MISTFT的第一端被连接到所述第一同步脉冲，
所述第五MISTFT的第二端被连接到第六MISTFT的第一端和栅极端以及第四MISTFT的栅极端，还经过第四电容连接到第三MISTFT的第二端、第五MISTFT的栅极端和第七MISTFT的第一端，以及
第四MISTFT的第二端被连接到固定电源或地电位，
其中，把被移位一个时钟并与输入给所述第四MISTFT的栅极端的脉冲对应的脉冲输入给所述第七MISTFT的栅极端。
8.根据权利要求7所述的显示设备，其特征在于：
n个基本电路被多级连接，其中的每个都由第二到第七MISTFT和第一、第二电容构成，
与第i个基本电路的第二MISTFT对应的所述MISTFT的栅极端被连接到与第(i-1)个基本电路的第六MISTFT对应的所述MISTFT的第二端，
与所述第i个基本电路的第七MISTFT对应的所述MISTFT的栅极端被连接到与第(i+1)个基本电路的第六MISTFT对应的所述MISTFT的第二端。
9.一种显示设备，其特征在于：
所述显示设备具有包括形成在衬底表面上的移位寄存器的驱动电路，所述移位寄存器由使用多晶硅作为半导体层的第一至第十一MISTFT构成，所述第一至第十一MISFE具有第一端和第二端，其中，
所述第一MISTFT的第一端被连接到输入脉冲，
所述第一MISTFT的栅极端被连接到第一同步脉冲，由此形成输入部分，
所述第一MISTFT的第二端被连接到所述第四MISTFT的栅极端和所述第三MISTFT的第一端，还被连接到第一电容的第一端，
所述第一电容的第二端被连接到所述第四MISTFT的第二端、第五MISTFT的第一端以及栅极端和第六MISTFT的第一端和栅极端，还被连接到所述第七MISTFT的栅极端，
所述第二MISTFT的栅极端被连接到所述输入脉冲，
所述第二MISTFT的第一端被连接到第十一MISTFT的第二端和第三MISTFT的栅极端，
所述第二MISTFT的第二端和所述第七MISTFT的第二端被连接到固定电源或地电位，所述固定电源或地电位等于一个电压，该电压将是包括在所述第一和第二同步脉冲的电压当中的所述MISTFT的源极电压，或将是所述第一和第二同步脉冲的源极电压，且不小于所述第四MISTFT的阈值电压，
所述第三MISTFT的第二端被连接到固定电源或地电位，所述固定电或地电位等于一个电压，该电压将是包括在所述第一和第二同步脉冲的电压当中的所述MISTFT的源极电压或将是所述第一和第二同步脉冲的源极电压，并不小于所述第四MISTFT的阈值电压的电压，
所述第四MISTFT的第一端被连接到所述第二同步脉冲，
所述第五MISTFT的第二端被连接到所述第九MISTFT的栅极端和所述第八MISTFT的第一端，
所述第九MISTFT的第二端、第十MISTFT的第一端和栅极端以及第十一MISTFT的第一端和栅极端被连接到第二电容的第二端，
所述第七MISTFT的第一端被连接到所述第八MISTFT的栅极端，所述第八MISTFT的第二端被连接到固定电源或地电位，以及
所述第九MISTFT的第一端被连接到所述第一同步脉冲，其中
被移位一个时钟并与输入给所述第四MISTFT的栅极端的脉冲对应的脉冲被输入给所述第八MISTFT的栅极端和所述第七MISTFT的第一端。
10.根据权利要求9所述的显示设备，其特征在于：
n个基本电路被多级连接，其中的每个都是由第二、第三、第四、第五、第七、第八、第九和第十MISTFT以及第一和第二电容构成，
与第i个基本电路的第十MISTFT对应的MISTFT的第二端被连接到与第(i+1)个基本电路的第四MISTFT对应的MISTFT的栅极端，
与所述第七MISTFT对应的所述MISTFT的第二端和与所述第i个基本电路的第八MISTFT对应的MISTFT的栅极端经过所述第六MISTFT连接到与第(i+1)个基本电路的第一电容对应的电容。
11.一种显示设备，其特征在于：
所述显示设备具有包括形成在衬底表面上的移位寄存器的驱动电路，所述移位寄存器由使用多晶硅作为半导体层的第一至第十一MISTFT构成，所述第一至第十一MISTFT中的每一个都包括第一端和第二端，其中，
所述第一MISTFT的第一端和栅极端被连接到输入脉冲，由此形成输入部分，
所述第一MISTFT的第二端被连接到所述第四MISTFT的栅极端和所述第三MISTFT的第一端，还被连接到第一电容的第一端，
所述第一电容的第二端被连接到所述第四MISTFT的第二端、所述第五MISTFT的第一端和栅极端以及第六MISTFT的第一端和栅极端，还被连接到所述第七MISTFT的栅极端，
所述第二MISTFT的栅极端被连接到所述输入脉冲，
所述第二MISTFT的第一端被连接到第十一MISTFT的第二端和第三MISTFT的栅极端，
所述第二MISTFT的第二端和所述第七MISTFT的第二端被连接到固定电源或地电位，
所述第三MISTFT的第二端被连接到固定电源或地电位，
所述第四MISTFT的第一端被连接到所述第二同步脉冲，
所述第五MISTFT的第二端被连接到所述第九MISTFT的栅极端和第八MISTFT的第一端，
所述第二电容的第二端被连接到所述第九MISTFT的第二端、所述第十MISTFT的第一端和栅极端以及所述第十一MISTFT的第一端和栅极端，
所述第七MISTFT的第一端被连接到所述第八MISTFT的栅极端，
所述第八MISTFT的第二端被连接到固定电源或地电位，以及
所述第九MISTFT的第一端被连接到所述第一同步脉冲，其中
被移位一个时钟并与输入给所述第三MISTFT的栅极端的脉冲对应的脉冲被输入给所述第八MISTFT的栅极端和所述第七MISTFT的第一端。
12.根据权利要求11所述的显示设备，其特征在于：
n个基本电路被多级连接，其中的每个都由第二、第三、第四、第五、第七、第八、第九和第十MISTFT以及第一和第二电容构成，
与第i个基本电路的第十MISTFT对应的MISTFT的第二端被连接到与第(i+1)个基本电路的第四MISTFT对应的所述MISTFT的栅极端，
与所述第七MISTFT对应的MISTFT的第二端和与所述第i个基本电路的第八MISTFT对应的MISTFT的栅极端经过所述第六MISTFT连接到与第(i+1)个基本电路的第一电容对应的电容。
CNB01130197XA 2000-10-20 2001-10-19 有源矩阵显示设备 Expired - Lifetime CN1244084C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000320745 2000-10-20
JP320745/2000 2000-10-20
JP2001296176A JP3866070B2 (ja) 2000-10-20 2001-09-27 表示装置
JP296176/2001 2001-09-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 200610051347 Division CN1892781A (zh) 2000-10-20 2001-10-19 显示设备

Publications (2)

Publication Number Publication Date
CN1367476A CN1367476A (zh) 2002-09-04
CN1244084C true CN1244084C (zh) 2006-03-01

Family

ID=26602486

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01130197XA Expired - Lifetime CN1244084C (zh) 2000-10-20 2001-10-19 有源矩阵显示设备

Country Status (5)

Country Link
US (14) US6801194B2 (zh)
JP (1) JP3866070B2 (zh)
KR (1) KR100432106B1 (zh)
CN (1) CN1244084C (zh)
TW (1) TW529002B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866070B2 (ja) 2000-10-20 2007-01-10 株式会社 日立ディスプレイズ 表示装置
JP2003288061A (ja) * 2002-01-22 2003-10-10 Seiko Epson Corp 制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器
JP4200759B2 (ja) * 2002-12-27 2008-12-24 セイコーエプソン株式会社 アクティブマトリクス型液晶表示装置
JP4869569B2 (ja) * 2004-06-23 2012-02-08 株式会社 日立ディスプレイズ 表示装置
JP4617840B2 (ja) * 2004-11-17 2011-01-26 日本電気株式会社 ブートストラップ回路及びその駆動方法並びにシフトレジスタ回路、論理演算回路、半導体装置
JP4762655B2 (ja) 2005-09-28 2011-08-31 株式会社 日立ディスプレイズ 表示装置
JP4786996B2 (ja) * 2005-10-20 2011-10-05 株式会社 日立ディスプレイズ 表示装置
JP4846348B2 (ja) 2005-11-18 2011-12-28 株式会社 日立ディスプレイズ 表示装置
US7432737B2 (en) 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP4993917B2 (ja) * 2006-02-07 2012-08-08 株式会社ジャパンディスプレイイースト 表示装置
KR101197058B1 (ko) * 2006-02-20 2012-11-06 삼성디스플레이 주식회사 표시 장치의 구동 장치
KR101275248B1 (ko) 2006-06-12 2013-06-14 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
JP5057828B2 (ja) * 2007-04-16 2012-10-24 株式会社ジャパンディスプレイイースト 表示装置
JP2009139774A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 表示装置
JP5190281B2 (ja) 2008-03-04 2013-04-24 株式会社ジャパンディスプレイイースト 表示装置
MY158956A (en) * 2009-10-16 2016-11-30 Semiconductor Energy Lab Logic circuit and semiconductor device
JP5485811B2 (ja) * 2010-06-23 2014-05-07 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
CN102568597B (zh) * 2010-12-27 2015-08-19 上海天马微电子有限公司 动态移位寄存电路以及包括该动态移位寄存电路的动态移位寄存器
TWI445310B (zh) 2010-12-27 2014-07-11 Au Optronics Corp 移位暫存器
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
US9583406B2 (en) * 2015-03-17 2017-02-28 Infineon Technologies Austria Ag System and method for dual-region singulation
US10431159B2 (en) * 2015-08-25 2019-10-01 Joled Inc. Register circuit, driver circuit, and display unit
CN106057142B (zh) * 2016-05-26 2018-12-25 深圳市华星光电技术有限公司 显示装置及其控制方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US801194A (en) * 1905-05-25 1905-10-03 Henry W Leverentz Socket for wagon-stakes.
JPS5258452A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Mis logic circuit
JPS52141548A (en) * 1976-05-20 1977-11-25 Matsushita Electric Ind Co Ltd Scanning pulse generator
JPS54161288A (en) * 1978-06-12 1979-12-20 Hitachi Ltd Semiconductor device
JPS5945696A (ja) * 1982-09-08 1984-03-14 Sony Corp 信号伝送回路
JPS6323414A (ja) * 1987-05-15 1988-01-30 Hitachi Ltd 半導体装置
JP2921936B2 (ja) * 1990-07-13 1999-07-19 株式会社東芝 画像監視装置
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW277129B (zh) * 1993-12-24 1996-06-01 Sharp Kk
FR2720185B1 (fr) * 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
US5949397A (en) * 1994-08-16 1999-09-07 Semiconductor Energy Laboratory Co., Ltd. Peripheral driver circuit of Liquid crystal electro-optical device
JPH08146379A (ja) * 1994-11-25 1996-06-07 Hitachi Ltd 液晶駆動回路
US5648790A (en) * 1994-11-29 1997-07-15 Prime View International Co. Display scanning circuit
JPH08220506A (ja) * 1995-02-20 1996-08-30 Sanyo Electric Co Ltd 液晶表示装置
US5701136A (en) 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
DE69732867T2 (de) * 1996-01-11 2006-04-13 Thales Avionics Lcd S.A. Verbesserungen an Schieberegistern unter alleiniger Verwendung von "MIS" Transistoren
JPH10105085A (ja) * 1996-09-30 1998-04-24 Toshiba Corp 液晶表示装置及びその駆動方法
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JP4036923B2 (ja) * 1997-07-17 2008-01-23 株式会社半導体エネルギー研究所 表示装置およびその駆動回路
IL121642A0 (en) * 1997-08-27 1998-02-08 Creator Ltd Interactive talking toy
JP3680601B2 (ja) * 1998-05-14 2005-08-10 カシオ計算機株式会社 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置
GB2343309A (en) * 1998-10-27 2000-05-03 Sharp Kk Clock pulse generator for LCD
US6771239B1 (en) * 1999-05-17 2004-08-03 Seiko Epson Corporation Method for manufacturing an active matrix substrate
JP3866070B2 (ja) * 2000-10-20 2007-01-10 株式会社 日立ディスプレイズ 表示装置
KR20020067921A (ko) * 2000-10-23 2002-08-24 소니 가부시끼 가이샤 각식 로봇 및 각식 로봇의 행동 제어 방법, 및 기억 매체

Also Published As

Publication number Publication date
TW529002B (en) 2003-04-21
US20150170593A1 (en) 2015-06-18
US9208743B2 (en) 2015-12-08
US20140146035A1 (en) 2014-05-29
US6801194B2 (en) 2004-10-05
KR20020031064A (ko) 2002-04-26
US20170270884A1 (en) 2017-09-21
US7274362B2 (en) 2007-09-25
US10223994B2 (en) 2019-03-05
US20070268227A1 (en) 2007-11-22
US20040217933A1 (en) 2004-11-04
US10453416B2 (en) 2019-10-22
JP3866070B2 (ja) 2007-01-10
US8169424B2 (en) 2012-05-01
US20160055816A1 (en) 2016-02-25
JP2002215118A (ja) 2002-07-31
US8363047B2 (en) 2013-01-29
US9892704B2 (en) 2018-02-13
US8643636B2 (en) 2014-02-04
US7397472B2 (en) 2008-07-08
US20180144704A1 (en) 2018-05-24
US20120188219A1 (en) 2012-07-26
US9460679B2 (en) 2016-10-04
US20080297501A1 (en) 2008-12-04
US20020047836A1 (en) 2002-04-25
US20190156780A1 (en) 2019-05-23
KR100432106B1 (ko) 2004-05-17
CN1367476A (zh) 2002-09-04
US20130162623A1 (en) 2013-06-27
US7116298B2 (en) 2006-10-03
US20170053613A1 (en) 2017-02-23
US8890857B2 (en) 2014-11-18
US20040246227A1 (en) 2004-12-09
US9697790B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
CN1244084C (zh) 有源矩阵显示设备
CN1182431C (zh) 具有改善的电压电平变换器电路的显示装置
CN1252914C (zh) 差动电路、放大电路及使用它们的显示装置
CN1260889C (zh) 低消耗电流的驱动电路
CN1254008C (zh) 显示装置的放大器、驱动电路、便携电话和便携电子装置
CN1149675C (zh) 半导体器件
CN1277247C (zh) 电平移动电路及包括其的显示装置
CN1595796A (zh) 差分放大器及数据驱动器和显示装置
CN1191565C (zh) 运算放大电路及驱动电路
CN1385825A (zh) 脉冲输出电路、移位寄存器和显示器件
CN1744440A (zh) 电平转换、电源电压发生、移位、移位寄存器电路和显示设备
CN1433144A (zh) 电路
CN1829092A (zh) 电平移动电路和移位寄存器和显示设备
CN1595243A (zh) 显示装置
CN1365185A (zh) 反馈型放大电路及驱动电路
CN101064085A (zh) 移位寄存器电路和具备其的图像显示装置
CN1389843A (zh) 驱动电路及驱动方法
CN1873759A (zh) 显示装置及其控制方法
CN1503452A (zh) 半导体装置及其驱动方法
CN1523670A (zh) 半导体器件及其驱动方法
CN1941032A (zh) 发光显示装置及其驱动方法
CN1918617A (zh) 发光驱动电路及其驱动控制方法和显示单元及其显示驱动方法
CN1629760A (zh) 使输出电压稳定化的电流放大电路和具备其的液晶显示装置
CN1802681A (zh) 半导体装置
CN1420387A (zh) 有源矩阵型显示装置及其数据线切换电路、开关部驱动电路、扫描线驱动电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI DISPLAYS LTD.

Free format text: FORMER OWNER: HITACHI CO., LTD.; HITACHI DISPLAYS LTD.

Effective date: 20060901

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: HITACHI CO., LTD.; CO., LTD. HITACHI DISPLAY UNIT

Free format text: FORMER NAME OR ADDRESS: HITACHI CO., LTD.; HITACHI IMPLEMENT ENGINEERING CO., LTD.

CP03 Change of name, title or address

Address after: Tokyo, Japan

Co-patentee after: Hitachi Displays, Ltd.

Patentee after: Hitachi, Ltd.

Address before: Tokyo, Japan

Co-patentee before: Hitachi Device Engineering Co.,Ltd.

Patentee before: Hitachi, Ltd.

TR01 Transfer of patent right

Effective date of registration: 20060901

Address after: Chiba County, Japan

Patentee after: Hitachi Displays, Ltd.

Address before: Tokyo, Japan

Co-patentee before: Hitachi Displays, Ltd.

Patentee before: Hitachi, Ltd.

ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111129

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111129

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20020904

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Active matrix display device with pixels comprising two light emitting elements and a static memory

Granted publication date: 20060301

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CX01 Expiry of patent term

Granted publication date: 20060301

CX01 Expiry of patent term