CN118116907A - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN118116907A
CN118116907A CN202311623380.XA CN202311623380A CN118116907A CN 118116907 A CN118116907 A CN 118116907A CN 202311623380 A CN202311623380 A CN 202311623380A CN 118116907 A CN118116907 A CN 118116907A
Authority
CN
China
Prior art keywords
layer
region
interposer
conductive
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311623380.XA
Other languages
English (en)
Inventor
埃米莉·布尔若
西里尔·拉维龙
让·沙博尼耶
扬·洛米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN118116907A publication Critical patent/CN118116907A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种电子设备。本描述涉及一种中介层(12)，其包括密度大于700nF/mm^2，有利地大于1μF/mm^2的电容器(32)，所述中介层适于通过混合键合被键合到芯片(14)。

Description

电子设备
技术领域
本公开总体上涉及电子设备，并且更具体地涉及包括芯片和中介层(interposer)的设备。
背景技术
电子设备通常包括中介层，其能够在键合到中介层第一侧的主芯片(main chip)和键合到中介层第二侧的一个或多个辅芯片(secondary chip)之间形成电连接。
主芯片例如是集成电路。辅芯片例如包括与集成电路相关联的分立部件或电路，例如使集成电路能够执行主芯片不能执行的功能。
中介层通常由例如由电绝缘材料制成的层、导电通孔和一个或多个导电轨道形成，从而能够形成互连的布线层(routing level)。中介层包括，例如，在其第一侧和第二侧上的接触焊盘，接触焊盘例如通过焊球被耦合到主芯片和辅芯片的接触焊盘。这种连接还使得能够将芯片键合到中介层。
需要在中介层中放置电容器，以优化不同辅芯片的电源。特别地，需要显著降低寄生等效串联电感(ESL)和等效串联电阻(ESR)，以便大大提高电容器的效率。传统上，电容器(例如，分立的)与有源芯片的连接通过引线键合或借助于具有微米范围尺寸的金属球来执行。这些连接本身产生寄生电感(从5pH到100pH)和/或电阻(20mOhms-100mOhms)。这些寄生电感或电阻等于甚至超过超高性能电容器(1μF/mm2)的寄生电感或电阻。
发明内容
需要将非常超高性能电容器连接到其他电容器，而不会因连接寄生而降低其固有性能。
实施例提供了一种中介层，其包括密度大于700nF/mm^2、有利地大于1μF/mm^2的电容器，该中介层适于通过混合键合被键合到芯片。
根据实施例，中介层包括：被第一导电通孔穿过的衬底；第一层，其覆盖衬底，具有位于其中的电容器；以及互连网状件，其包括适于分子键合的接触焊盘。
根据实施例，第一通孔的直径在5μm到20μm的范围内，有利地基本上等于10μm，并且高度在50μm到200μm的范围内，有利地基本上等于100μm。
根据实施例，第一层包括第一导电区域，每个第一区域与第一通孔的端部接触，并通过互连网状件的导电通孔和导电轨道被耦合到接触焊盘。
根据实施例，第一区域被第二绝缘区域横向包围。
根据实施例，中介层包括：第三区域，具有位于其中的电容器；第四绝缘区域，每个电容器被第四绝缘区域横向包围；第五导电区域，每个第五区域通过第四区域与第三区域分隔开；以及第六导电区域，每个第六区域将电容器的端子耦合到第五区域，每个第五区域通过互连网状件的第二导电通孔和导电轨道被耦合到接触焊盘，每个电容器的另一个端子通过互连网状件的第二导电通孔和导电轨道被耦合到接触焊盘。
根据实施例，第一层的每个绝缘区域由阳极氧化金属制成。
根据实施例，电容器包括第二导电层、第三绝缘层和第四导电层的堆叠，每个第三区域由阳极氧化金属制成，包括穿过所述金属的多个空腔，该堆叠覆盖所述空腔的壁。
根据实施例，中介层在至少一个区域中包括大于每mm^2有10^3个焊盘的焊盘密度。
另一个实施例提供了一种设备，其包括如前所述的中介层和键合到中介层的第一表面的至少一个第一芯片，至少一个第一芯片通过分子键合被键合到第一表面。
根据实施例，电容器的形成包括：-形成导电材料的第五层；-通过阳极蚀刻方法在第五层中的电容器的位置处形成空腔；以及-在电容器的位置处共形(conformal)形成导电层、绝缘层和导电层的堆叠。
根据实施例，第一层的绝缘区域的形成通过对第五层的一部分进行阳极蚀刻的方法来获得。
根据实施例，该方法包括：-在衬底中形成第一通孔；-形成从每个第三区域的位置延伸到对应的第五区域的位置的第七导电区域；-以电容器的端子与第七区域接触的方式形成电容器。
根据实施例，第五层由铝制成。
附图说明
前述特征和优点以及其他特征和优点将在具体实施例的其余公开中参考附图进行详细描述，具体实施例是通过说明而非限制的方式给出，在附图中：
图1示意性地示出了电子设备的实施例；
图2示出了制造图1设备类型的电子设备的实施例的方法的步骤；
图3示出了制造图1设备类型的电子设备的实施例的方法的步骤；
图4示出了制造图1设备类型的电子设备的实施例的方法的步骤；
图5示出了制造图1设备类型的电子设备的实施例的方法的步骤；并且
图6示出了制造图1设备类型的电子设备的方法的步骤。
具体实施方式
在不同的附图中，相同的特征由相同的附图标记指定。特别地，在各种实施例中共同的结构和/或功能特征可以具有相同的附图标记，并且可以设置完全相同的结构、尺寸和材料属性。
为了清楚起见，仅对有助于理解所述实施例的步骤和元件进行了详细说明和描述。
除非另有说明，否则当提及连接在一起的两个元件时，这意味着除了导体之外没有任何中间元件的直接连接，并且当提及耦合在一起的两个元件时，这意味着这两个元件可以被连接，或者它们可以经由一个或多个其他元件被耦合。
在以下描述中，当提及限定绝对位置(诸如术语“边缘”、“背部”、“顶部”、“底部”、“左侧”、“右侧”等)或相对位置(诸如术语“上方”、“下方”、“上部”、“下部”等)的术语，或者提及限定方向的术语(诸如术语“水平”、“垂直”等)时，除非另有规定，否则指的是附图的定向。
除非另有规定，否则表述“大约”、“近似”、“基本上”和“大概”表示正负10％，优选地正负5％。
除非另有规定，否则术语“绝缘体”和“导体”表示“电绝缘”和“导电”。
图1示意性地示出了电子设备10的实施例。
设备10包括中介层12。设备10还包括键合到中介层12的上表面16的芯片14。尽管在图1中，只示出了一个芯片14，但设备10可以包括键合到中介层12的表面16的多个芯片14。中介层12包括与表面16相对的下表面18。表面18被键合到芯片，例如未示出的单个芯片，或者键合到球栅阵列(BGA)衬底。表面18和芯片(未示出)例如通过焊球(未示出)彼此键合。
中介层包括绝缘材料层20。层20例如由树脂制成。层20例如由氧化硅制成。层20例如由半导体材料制成，例如由硅制成。层20由通孔22穿过。通孔22是导电的通孔。通孔22由导电材料制成，例如由金属制成。通孔22从层20的上表面23延伸到层20的下表面，例如对应于中介层的表面18。换句话说，通孔22沿着层20的整个高度延伸。通孔22的直径例如在5μm至20μm的范围内，有利地基本上等于10μm，并且高度例如在50μm至200μm的范围内，有利地基本上等于100μm。
每个通孔22例如对应于中介层12和芯片(未示出)之间的连接，其中中介层与芯片耦合。中介层12包括，例如，至少与中介层和芯片(未示出)之间的期望连接一样多的通孔22。中介层12包括例如至少与芯片14和芯片(未示出)之间的期望连接一样多的通孔22。
中介层12包括由可阳极氧化的导电材料制成的层24，优选地由金属制成。层24例如由铝、镁或钽制成。
层24包括区域26。区域26是导电区域。区域26位于与通孔22相对的位置。区域26沿着层24的整个高度延伸。区域26因此从层20的上表面延伸到层24的上表面。每个区域26与通孔22的上端接触，也就是说，与和层20的上表面齐平的通孔22的端部接触。每个区域26使得能够继续与区域26接触的通孔22的电链接。
区域26被层24的区域28包围。区域28是绝缘区域。区域28由层24的材料制成，例如由铝制成，其已经被阳极氧化，例如氧化铝。区域28因此是多孔区域。换句话说，区域28包括例如沿着区域28的整个高度延伸的多个空腔或纳米孔(未示出)。
层24还包括具有位于其中的电容器32的区域30。每个区域30包括例如单个电容器32。电容器32是高密度电容器，即密度大于700nF/mm^2，例如大于1μF/mm^2的电容器。
区域30与区域28一样，由层24的材料制成，例如由已阳极氧化的铝制成，例如氧化铝。区域30因此包括多个空腔(未示出)，例如沿着区域30的整个高度延伸。区域30中的空腔密度例如大于40个空腔/μm^2。
电容器32是金属-绝缘体-金属或MIM电容器。每个电容器32包括位于优选由金属制成的两个导电层之间的绝缘层的层堆叠(图1中未示出)。电容器32的层堆叠共形地位于区域30的多孔结构上。
电容器32的堆叠的底层，即导电层之一，优选为金属层，在多孔结构上共形地延伸，并且特别是在区域30的空腔中。电容器32的底层优选地完全覆盖区域30中的层24的上表面、空腔的侧壁和空腔的底部。电容器32的底层因此与层24的下表面齐平。
电容器32的堆叠的中间层，即绝缘层，在底层上共形地延伸。中间层在空腔中延伸。中间层优选地完全覆盖底层。
电容器32的堆叠的顶层，即另一导电层，例如由金属制成，在中间层上共形地延伸。顶层在空腔中延伸。顶层例如填充空腔。顶层优选地完全覆盖中间层。顶层包括例如在多孔结构的上表面上方延伸的平面上表面。
层24还包括限定区域30的绝缘区域34。每个区域30被区域34包围。因此，每个区域30与层24的其余部分横向绝缘。每个区域30优选地与区域34直接横向接触。因此，区域30优选地不通过层24的其它区域与区域34分隔开。特别地，区域30优选地不通过层24的材料的未经阳极氧化且不是多孔的区域与区域34分隔开。
区域34是绝缘区域。区域34由层24的材料制成，例如由已经被阳极氧化的铝，例如氧化铝制成。区域34因此是多孔区域。换句话说，区域34包括例如沿着区域34的整个高度延伸的多个空腔(未示出)。
层24还包括导电区域36。区域36是层24的材料的未经阳极氧化且不是多孔的区域。每个区域36沿着层24的整个高度延伸。因此，每个区域36从层24的下表面延伸到层24的上表面。每个区域36被区域28和/或34横向地包围。优选地，层24包括至少与电容器32一样多的区域36。优选地，区域36与每个区域30相邻，并且区域30和36优选地仅由区域34分隔开。每个区域30的下表面，即每个电容器32的底层，被电连接到区域36，优选地连接到相邻区域36。因此，每个区域30的电容器32的端子经由层36被耦合到层24的上表面。
在图1的简化示例中，每个区域30的下表面通过位于层20中的导电区域37被耦合到区域36。可替选地，每个区域30的下表面可以通过不同于图1所示的区域37的导电区域37而被耦合到区域36，导电区域37在层24中在区域30、34和36下方延伸，以便与区域30的电容器32的底层和相邻区域36的下端接触。这种层37例如至少部分地、例如完全地由区域26的材料制成。这种结构将结合图2至图6被进一步详细描述。
中介层12还包括互连网状件35。换句话说，中介层12包括绝缘层38的堆叠35，绝缘层38具有位于其中的导电轨道40和导电通孔42。网状件35位于层24的上表面上。换句话说，网状件35通过层24与层20分隔开。
堆叠35的顶层，即离层24最远的层，包括焊盘44，其被设计为能够使中介层12与芯片14分子键合。焊盘44与堆叠35的上表面齐平。焊盘44还能够电耦合中介层12和芯片14，从而电耦合芯片14和键合到中介层的表面18的芯片(未示出)。焊盘44还使得能够连接两个相邻的芯片14。优选地，中介层的上表面在其表面的至少一部分上包括大于10^3/mm^2的焊盘44的密度。
每个区域26通过一个或多个轨道40和一个或多个通孔被连接到焊盘44。因此，经由通孔22、区域26、轨道40和通孔42以及焊盘44，在中介层的上表面16和中介层的下表面18之间形成连接。
类似地，每个电容器32的每个端子，即，围绕每个电容器的绝缘层的两个导电层中的每一个，被连接到焊盘44。因此，每个电容器32的顶层经由轨道40和通孔42被连接到焊盘44。每个电容器32的底层经由区域37、区域36、轨道40和通孔42被连接到焊盘44。
芯片14包括主要部分46，例如半导体衬底，其中形成有电子部件，例如晶体管，例如金属氧化物半导体场效应晶体管(MOSFET)。
芯片14还包括互连网状件48。换句话说，芯片14包括绝缘层50的堆叠48，绝缘层50具有位于其中的导电轨道(未示出)和导电通孔54。网状件48位于部分46的下表面56上。
堆叠48的底层，即离部分46最远的层，包括焊盘58，旨在使中介层12能够与芯片14分子键合。焊盘58与堆叠48的下表面齐平。焊盘58还能够电耦合中介层12和芯片14，从而电耦合芯片14和键合到中介层的表面18的芯片(未示出)。
中介层12和芯片14通过分子键合而相互键合。更具体地，芯片14的表面56通过分子键合而被键合到中介层12的表面16。
图2至图6示出了制造图1的设备类型的电子设备的实施例的方法的步骤，优选为连续步骤。更具体地，图2至图6示出了图1的设备类型的电子设备的实施例的一部分的形成，该电子设备包括通孔22、区域26、区域28、区域36、区域24、两个区域34、网状件35的一部分和芯片14的一部分。
图2示出了制造图1的设备类型的电子设备的实施例的方法的步骤。
在该步骤中，绝缘层60被形成在层20上。更准确地说，层60被形成在层20的表面23上。层60例如覆盖层20的整个表面23。层20例如由硅制成。层60例如由氧化硅制成。
图2的步骤还包括通孔22的形成。通孔22穿过层60和层20。更准确地说，通孔从层20的下表面18延伸到层60的上表面，即，层60的离层20最远的表面。例如，通孔的形成包括蚀刻穿过层60和部分层20的空腔，用通孔22的导电材料填充空腔，以及从下表面18减薄层20以便暴露通孔22的下表面。
图3示出了制造图1的设备类型的电子设备的实施例的方法的步骤。
在该步骤中，形成由导电材料制成的层62。层62例如由金属制成，例如由层24的材料制成，更确切地说是由区域26的材料制成的，例如由铝制成。层62包括第一部分62a和第二部分62b。
每个部分62a(图3中只显示了其中一个)位于通孔22的对面，并与所述通孔22接触。每个部分62a因此覆盖通孔22的上表面和位于所述通孔22上表面周围的层62的上表面。
每个部分62b(图3中只显示了其中一个)位于电容器32和区域36的位置对面。每个部分62b优选地仅覆盖层60并且与层60接触。每个部分62b对应于区域37，即，与最靠近层20的电容器端子接触的导电区域。
层62的每个部分62a、62b被覆盖有导电层64。层64例如由金属制成，例如由氮化钛、钛和铝的层堆叠制成，或者由钨制成。每个部分62a、62b的上表面和侧表面被覆盖有层64。例如，每个层64部分地覆盖位于不同部分62a、62b之间的层60的上表面。位于不同部分62a、62b之间的层60的上表面的至少一部分没有被层64覆盖。覆盖不同部分62a、62b的层64因此彼此不接触。
部分62a、62b通过绝缘部分66彼此分隔开，绝缘部分66例如由氧化硅制成。每个区域66位于区域28的位置对面。
部分66优选地完全填充位于部分62a、62b之间和层64之间的空腔。部分66因此覆盖层64中的覆盖部分62a、62b的侧壁的部分以及层64中的覆盖层60的上表面的部分。部分66进一步覆盖层60中的位于层64之间的部分，即层60的既没有被部分62a、62b覆盖也没有被层64覆盖的部分。部分62a、62b因此彼此电绝缘。
优选地，由图3中的步骤产生的结构的上表面是平面的。换句话说，区域66的上表面和位于部分62a、62b的上表面上的层64的部分的上表面基本上共面。
图4示出了制造图1的设备类型的电子设备的实施例的方法的步骤。
在该步骤中，形成层24。更准确地说，由区域26的材料制成的层68被形成在由图3的步骤产生的结构上。换句话说，层68优选地完全覆盖区域66的上表面和位于部分62a、62b的上表面上的层64的部分的上表面。
层68由导电材料制成。层68是完整的、连续的层。层68优选地在其沉积期间不包括空腔。优选地，层68的下表面和上表面，即最靠近层20的层和最远离层20的层，是平面的和平行的。层68例如由铝制成。
图4的步骤还包括在层68的区域28、30和34中形成纳米孔。为了清楚起见，图4、图5和图6中没有示出区域28和34的纳米孔，并且图4、图5和图6中的区域30中仅示出了四个纳米孔。
在区域28、30和34中形成纳米孔期间，层68的对应于区域28、30和34的部分经受了阳极蚀刻方法，从而能够形成纳米结构金属层。例如，在阳极蚀刻方法之前，在区域28、30和34的位置之外的层68上形成掩模。
阳极氧化，也被称为阳极蚀刻法，是一种湿法电解工艺。该原理是基于施加在浸入电解质溶液(其例如可以是酸性的)中的两个导电电极之间的电势差。在图2至图6的方法的示例中，导电电极之一，例如阳极，是层68。如果电极由铝制成，则对电极施加电势会在其表面上诱使氧化铝的生长。铝电极在酸浴中的溶解导致在电极表面中形成纳米孔或空腔。
纳米孔例如具有大约80nm的直径，并且被间隔开50nm。例如，纳米孔密度基本上等于40个空腔/μm2。此外，所使用的阳极氧化方法能够获得出现在层64上的纳米孔。换句话说，纳米孔可以被认为是纳米圆柱体，其一侧出现在层64上。
图4的方法还包括形成电容器32的层堆叠。更具体地，电容器32包括在区域30中共形形成的导电层70、绝缘层72和导电层74的堆叠，如结合图1所述。
因此，对应于电容器32的堆叠的底层、优选为金属层的层70在纳米孔结构上、并且特别是在区域30的纳米孔内部共形地延伸。电容器32的下层优选地完全覆盖区域30中的层24的上表面、纳米孔的侧壁和纳米孔的底部。电容器32的底层因此与层24的下表面齐平。电容器32的底层因此与位于电容器32下方的层64电耦合，优选地与之接触。
对应于电容器32的堆叠的中间层的层72在层70上共形地延伸。层72在纳米孔中延伸。中间层优选地完全覆盖层70。
对应于电容器32的堆叠的顶层的层74(例如由金属制成)在层72上共形地延伸。层74在纳米孔中延伸。层74例如填充纳米孔。层74优选地完全覆盖层72。层74例如包括在纳米孔结构的上表面上方延伸的平面上表面。
图4中所示的步骤优选包括形成覆盖层74的导电区域76。区域76例如由金属制成。区域76优选地完全覆盖层74的上表面。区域76例如部分地覆盖围绕区域30的区域34。区域76不与相邻区域36接触。在该步骤中，区域76仅被电耦合到层74。
例如，图4的步骤包括形成区域78，每个区域优选地仅位于区域26和36上。区域78优选地由区域26和36的材料制成，例如由铝制成。区域78与区域26、36所在的区域接触。
图4的步骤包括例如形成绝缘层80。层80优选地完全覆盖该结构。层80因此覆盖区域28的上表面、区域76和78的上表面和侧表面以及区域26、34和36的上表面中未被区域76和78覆盖的部分。
形成电容器32的方法例如在文献WO2015/063420和EP3680931中进一步详细描述。
图5示出了制造图1设备类型的电子设备的实施例的方法的步骤。
在该步骤中，互连网状件35被形成在中介层的上表面上，即与表面18相对的表面上。在形成互连网状件之前，例如通过减薄层80来暴露区域76和78的上表面。
互连网状件35例如通过镶嵌工艺形成。换句话说，对于堆叠的每一层，互连网状件35的形成包括形成绝缘层、在通孔42、轨道40和焊盘44的位置处蚀刻绝缘层、在绝缘层上形成导电层以填充蚀刻的位置、以及去除位于蚀刻位置之外的导电层的部分。
图6示出了制造图1设备类型的电子设备的实施例的方法的步骤。
在该步骤中，中介层12被键合到芯片14。芯片14例如与中介层的制造并行地形成。芯片14的形成包括在半导体衬底46中形成电子部件。芯片14的形成还包括互连网状件48的形成，即绝缘层50、导电轨道、通孔54和焊盘58的形成。
焊盘58被定位，以便当芯片14和中介层彼此键合时，与中介层12的焊盘44接触。焊盘58和44之间的接触使得能够电耦合芯片14和中介层12，并且允许芯片14和中介层12之间的分子键合。
制造图1的设备10的方法还包括制造主芯片(未示出)或BGA衬底(未示出)，并将其键合到中介层的表面18，以便电耦合到中介层，并且更具体地，电耦合到通孔22的下端。
因此，可以在中介层的下表面18和中介层的上表面16之间，即，在主芯片(未示出)和芯片14之间形成电链接，每个链接借助于通孔22、部分62a、层64、区域26、区域78、轨道40、通孔42和焊盘44形成。
芯片14进一步被耦合在电容器32两端。电容器32的对应于层70的端子经由层64、部分62b、区域36、区域78、通孔42、轨道40和焊盘44被耦合到芯片14。电容器32的对应于层74的另一个端子经由区域76、通孔42、轨道40、焊盘44以及可选地在中介层的下表面处的布线层被耦合到芯片14。
所述实施例的优点是在中介层中获得高密度电容元件的可能性，这使得能够优化功率传输。
所述实施例的另一个优点是，电容器特别靠近被键合到中介层上表面的芯片的电子部件。
所述实施例的另一个优点是中介层和键合到中介层上表面的芯片之间的互连密度高。事实上，使用互连网状件的焊盘来形成与芯片的连接，并通过分子键合来键合芯片和中介层，使得能够在不增加中介层的尺寸的情况下添加对应于电容器的链接。
已经描述了各种实施例和变型。本领域的技术人员将理解，这些各种实施例和变型的某些特征可以被组合，并且本领域技术人员将想到其他变型。
最后，基于以上给出的功能指示，所描述的实施例和变型的实际实施方式在本领域技术人员的能力范围内。

Claims (14)

1.一种中介层，包括密度大于700nF/mm^2、有利地大于1μF/mm^2的电容器，所述中介层适于通过混合键合被键合到芯片。
2.根据权利要求1所述的中介层，其中，所述中介层包括：
被第一导电通孔穿过的衬底；
第一层，所述第一层覆盖所述衬底，具有位于其中的所述电容器；以及
互连网状件，包括适于分子键合的接触焊盘。
3.根据权利要求1所述的中介层，其中，第一通孔的直径在5μm至20μm的范围内，有利地基本上等于10μm，并且高度在50μm至200μm的范围内，有利地基本上等于100μm。
4.根据权利要求1所述的中介层，其中，所述第一层包括第一导电区域，每个第一区域与第一通孔的端部接触，并且通过所述互连网状件的导电通孔和导电轨道被耦合到接触焊盘。
5.根据权利要求4所述的中介层，其中，所述第一区域被第二绝缘区域横向包围。
6.根据权利要求1所述的中介层，其中，所述中介层包括：
第三区域，具有位于其中的所述电容器，
第四绝缘区域，每个电容器被第四绝缘区域横向包围，
第五导电区域，每个第五区域通过第四区域中的一个第四区域与第三区域中的一个第三区域分隔开，以及
第六导电区域，每个第六区域将所述电容器中的一个电容器的端子耦合到第五区域，每个第五区域通过所述互连网状件的第二导电通孔和导电轨道被耦合到接触焊盘，每个电容器的另一个端子通过所述互联网状件的第二导电通孔和导电轨道被耦合到接触焊盘。
7.根据权利要求5所述的中介层，其中，所述第一层的每个绝缘区域由阳极氧化金属制成。
8.根据权利要求6所述的中介层，其中，所述电容器包括第二导电层、第三绝缘层和第四导电层的堆叠，每个第三区域由阳极氧化金属制成，包括穿过所述金属的多个空腔，所述堆叠覆盖所述空腔的壁。
9.根据权利要求1所述的中介层，其中，所述中介层在至少一个区域中包括大于每mm^2具有10^3个焊盘的焊盘密度。
10.一种设备，包括如根据权利要求1至9中任一项所述的中介层和键合到所述中介层的第一表面的至少一个第一芯片，所述至少一个第一芯片通过分子键合被键合到所述第一表面。
11.一种制造根据权利要求1所述的中介层的方法，其中，每个电容器的形成包括：
-形成导电材料的第五层；
-通过阳极蚀刻方法在所述第五层中的电容器的位置处形成空腔；以及
-在所述电容器的位置处共形地形成导电层、绝缘层和导电层的堆叠。
12.根据权利要求11所述的方法，其中，所述第一层的绝缘区域的形成通过对所述第五层的一部分进行阳极蚀刻的方法来获得。
13.根据从属于权利要求2和6的权利要求11所述的方法，其中，所述方法包括：
-在衬底中形成第一通孔；
-形成从每个第三区域的位置延伸到对应的第五区域的位置的第七导电区域；
-以每个电容器的端子与第七区域接触的方式形成每个电容器。
14.根据权利要求11所述的方法，其中，所述第五层由铝制成。
CN202311623380.XA 2022-11-30 2023-11-30 电子设备 Pending CN118116907A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR22/12593 2022-11-30
FR2212593A FR3142602A1 (fr) 2022-11-30 2022-11-30 Dispositif électronique

Publications (1)

Publication Number Publication Date
CN118116907A true CN118116907A (zh) 2024-05-31

Family

ID=86007512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311623380.XA Pending CN118116907A (zh) 2022-11-30 2023-11-30 电子设备

Country Status (4)

Country Link
US (1) US20240178161A1 (zh)
EP (1) EP4379797A1 (zh)
CN (1) CN118116907A (zh)
FR (1) FR3142602A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3012664B1 (fr) 2013-10-29 2016-01-01 Ipdia Structure a capacite amelioree
US10381302B2 (en) * 2017-01-03 2019-08-13 Micron Technology, Inc. Semiconductor package with embedded MIM capacitor, and method of fabricating thereof
EP3680931B1 (en) 2019-01-08 2022-11-16 Murata Manufacturing Co., Ltd. Method for forming product structure having porous regions and lateral encapsulation
WO2021158158A1 (en) * 2020-02-06 2021-08-12 Smoltek Ab Electronic system with power distribution network including capacitor coupled to component pads
KR20220059722A (ko) * 2020-11-03 2022-05-10 삼성전자주식회사 Bs-pdn 구조를 가진 집적회로 칩

Also Published As

Publication number Publication date
FR3142602A1 (fr) 2024-05-31
EP4379797A1 (fr) 2024-06-05
US20240178161A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
TWI711062B (zh) 電容器陣列及複合電子零件
CN100565735C (zh) 固态电解电容器和传输线器件及其制法、复合电子元件
US7317610B2 (en) Sheet-shaped capacitor and method for manufacture thereof
US7960773B2 (en) Capacitor device and method for manufacturing the same
US7846852B2 (en) Method for manufacturing capacitor embedded in interposer
JP5374814B2 (ja) キャパシタ内蔵型配線基板およびその製造方法
KR20170121228A (ko) 기판을 관통하는 관통-구멍으로부터 돌출되는 전도성 비아의 돌출부를 둘러싸는 특징부를 가진 마이크로전자 구성요소
US8474126B2 (en) Manufacturing method of semiconductor device
CN105376936A (zh) 具有集成的功率电子电路***和逻辑电路***的模块
TW201036104A (en) Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme
US20210332492A1 (en) Method for forming product structure having porous regions and lateral encapsulation
US6525922B2 (en) High performance via capacitor and method for manufacturing same
TW202125548A (zh) 基於奈米線結構之製造方法和包含該結構的電容陣列組件
US11978763B2 (en) Electrical device comprising a 3D capacitor and a region surrounded by a through opening
CN111755251B (zh) 电容器阵列以及复合电子部件
CN118116907A (zh) 电子设备
CN111001084A (zh) 可实施半导体器件及用于制造该可实施半导体器件的方法
US20240203962A1 (en) Electronic device
CN112928107A (zh) 一种半导体封装结构及其制造方法、半导体器件
JP2006147607A (ja) 印刷配線板及びその製造方法並びに半導体装置
CN118231398A (zh) 电子器件
WO2024116445A1 (ja) キャパシタ内蔵シート、インターポーザー及び半導体素子
KR101068538B1 (ko) 커패시터 및 그 제조 방법
US20230290746A1 (en) Semiconductor package with integrated capacitors
CN215600359U (zh) Pop封装结构和pop封装堆叠结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication