JP5374814B2 - キャパシタ内蔵型配線基板およびその製造方法 - Google Patents
キャパシタ内蔵型配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP5374814B2 JP5374814B2 JP2006254427A JP2006254427A JP5374814B2 JP 5374814 B2 JP5374814 B2 JP 5374814B2 JP 2006254427 A JP2006254427 A JP 2006254427A JP 2006254427 A JP2006254427 A JP 2006254427A JP 5374814 B2 JP5374814 B2 JP 5374814B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- hole
- conductor
- wiring board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
ここで、
Z:電源インピーダンス
V:駆動電圧
n:LSIあたりの素子数
i:スイッチング電流
f:駆動周波数
である。LSIの低電圧化、素子の高集積化および高周波数化の進展により、要求されるインピーダンスは、急激に低下している。また、デカップリングキャパシタのインピーダンスは式(2)で表される。
ここで、
L:キャパシタのインダクタンス
C:キャパシタの容量
R:キャパシタの直流抵抗
である。
このような背景の元で、バイパスキャパシタの低インダクタンス化を狙い、高誘電率のセラミック薄膜を絶縁基板上に形成したキャパシタが提案されている(たとえば、特許文献1参照)。薄膜キャパシタは、半導体プロセスが利用でき、ハンダバンプによる表面実装が可能であるため、バンプピッチを短くして、低インダクタンス化を図ることができる。また、高誘電率セラミック薄膜を用いることで、大きな容量を得ることができる。
さらに、LSIとキャパシタ間の配線を最小限にするため、スルービアを有するインターポーザに薄膜キャパシタを形成したキャパシタインターポーザを、LSIと回路基板との間に配置する方式が提案されている。特に、インターポーザ基板にLSIと同じシリコン(Si)を用いるSiキャパシタインターポーザは、LSIとの熱膨張ミスマッチがない(たとえば、特許文献2参照)。この手法は、LSIの大型化、微細ピッチ化、LSI配線絶縁膜のLow−K化による強度の低下などにも対応できるので、高性能LSIにおいて極めて有効な方式である。
(a)少なくとも一方の表面に金属層を有するシート基材の所定の個所に貫通穴を形成する工程と、
(b)前記シート基材の金属層の少なくとも一部を多孔質化した後に陽極酸化して誘電体層を形成する工程と、
(c)前記誘電体層上にキャパシタ電極層を形成してキャパシタ構造体を形成する工程と、
(d)前記キャパシタ構造体を樹脂層で覆う工程と、
(e)前記樹脂層に、貫通穴と、前記シート基材の金属層に到達する第1の穴と、前記キャパシタ電極層に到達する第2の穴を、それぞれ形成する工程と、
(f)前記貫通穴、第1の穴、および第2の穴を導体により充填する工程と、
(g)前記第1の穴を充填する導体に接続する第1の電極パッドと、前記貫通穴および前記第2の穴を充填する導体に接続する第2の電極パッドとを形成する工程と、
を含む。
図1は、本発明の一実施形態によるキャパシタインターポーザの構成を示す。図1(a)は上面図、図1(b)は、図1(a)のA−A'断面図である。キャパシタインターポーザ10の表面には、信号用パッド21S、電源用パッド21V、グランド用パッド21Gが所定の位置に配置されている。
図(b)の例では、アルミシート11の両面側にキャパシタ22を構成している。また基板(樹脂層16)の両面に電極パッド21が配置され、両面インターポーザを構成している。
(実施例1)
このようにして形成した20mm角のキャパシタを、電気特性評価用の基板にはんだバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、以下の特性を得た。
ESR:1mΩ
ESL:0.1pH以下
リーク電流:100μA以下
また、85℃、85%RH、2.5V、500hの高温高湿付加試験後の静電容量変化は10%以下であり、リーク電流も10μA以下であった。
なお、比較のために、SiN絶縁保護膜15を有しないキャパシタを作製し、同様の高温高湿付加試験後のリーク電流を測定したところ、1,000μA以上に劣化していた。
上述したプロセスにおいて、固体電解コンデンサ(キャパシタ)を形成する工程(b)、(c)、(d)は、通常の固体電解コンデンサの製造工程と基本的に変わらない。また、大部分の工程をシートプロセスとして実施できるため、製造コストは大変低い。さらに、導電性高分子などの電極層をパターニングして形成するため、電極層端部の絶縁不良が発生しにくい。
(実施例2)
下記の手順でキャパシタを試作、評価した。
1)実施例1と同様にして導電性高分子層13を形成する。
2)カーボンペーストおよび銀ペーストからなる複層の電極層14を形成する。
3)実施例1と同様に、SiN絶縁保護膜15以降のプロセスを実施する。
4)このようにして形成した20mm角のキャパシタを、電気特性評価用の基板にはんだバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、以下の特性を得た。
ESR:0.5mΩ
ESL:0.1pH以下
リーク電流:10μA以下
(実施例3)
下記の手順でキャパシタを試作、評価した。
1)厚さ30μmのアルミ箔を厚さ30μmのポリイミド系耐熱フィルムに張り合わせたシート基材を用い、パンチングにより400μmピッチで直径200μmの穴を形成する。
2)その後、実施例1と同様にキャパシタを形成する。ただし、キャパシタ(電解コンデンサ)22および絶縁保護膜15形成は、アルミ側の表面のみである。すなわち、後述する図5の構成に類似する。なお、サンプルでは、フィルムラミネートもアルミ側のみである。
3)このようにして形成した20mm角のキャパシタを、電気特性評価用の基板にはんだバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、以下の特性を得た。
ESR:1mΩ
ESL:0.1pH以下
リーク電流:10μA以下
図5は、キャパシタインターポーザの変形例である。図1の例では、アルミシート10の両面にキャパシタ(電解コンデンサ)を形成しているが、図5のキャパシタインターポーザ50は、アルミシート11の片面にのみキャパシタを形成している。この場合も、平面型の大容量キャパシタが形成される。そして、図1と同様に、アルミシート11に到達する導体18と、これに接続する電源用パッド21Vが形成され、キャパシタを貫通する導体17と、この導体18とキャパシタの電極層14に接続するグランド用パッド21Gと、キャパシタを貫通するとともにキャパシタから絶縁される導体19と、これに接続する信号用パッド21Sを有する。
導電性高分子13の上に形成する電極層14については、カーボンペースト、銀ペースト、金ペーストの単層、または積層であり、また、Cu、Ni、Au等の金属のめっき、蒸着やスパッタリング膜も可能である。
製造プロセスについては、図3のように、はじめにパンチ穴を明けてもよいが、陽極酸化の後または電極層形成後にパンチ穴をあけてもよい。
(付記1)キャパシタ内蔵型の配線基板であって、
前記配線基板の内部に位置し少なくとも一方の面が金属であるシート基材と、前記シート基材の金属面に位置する誘電体層と、誘電体層上に位置するキャパシタ電極層とで構成される平面型キャパシタを備え、
前記キャパシタ電極層と絶縁され、前記配線基板の表面から前記シート基材の金属面に到達する第1の導体と、
前記第1の導体に接続され、前記配線基板の表面に位置する第1の電極パッド(電極用パッド)と、
前記シート基材を貫通するとともに当該シート基材から絶縁される第2の導体と、
前記第2の導体および前記キャパシタ電極層に接続される第2の電極パッド(グランド用パッド)と、
を有することを特徴とする配線基板。
(付記2) 前記配線基板を貫通し、当該キャパシタから絶縁される第3の導体と、
前記第3の導体に接続され、前記配線基板の表面に位置する第3の電極パッド(信号用パッド)と
をさらに有することを特徴とする付記1に記載の配線基板。
(付記3) 前記平面型キャパシタは、前記誘電体層と、前記キャパシタ電極層の間に配置される導電性高分子層をさらに含むことを特徴とする付記1に記載の配線基板。
(付記4) 前記平面型キャパシタのシート機材の金属面の少なくとも一部は、多孔質化されていることを特徴とする付記1に記載の配線基板。
(付記5) 前記平面型キャパシタを覆う樹脂層と、
前記平面型キャパシタの存在しない領域で前記樹脂層を貫通する第3の導体と、
前記第3の導体に接続され、前記樹脂層の表面に位置する第3の電極パッド(信号用パッド)と
をさらに有することを特徴とする付記1に記載の配線基板。
(付記6) 前記平面型キャパシタを覆う樹脂層をさらに有し、前記樹脂層は、前記シート基材を貫通する第2の導体と前記シート基材の間を埋め込むことを特徴とする付記1に記載の配線基板。
(付記7) 前記平面型キャパシタを覆う無機材料の絶縁保護膜をさらに有することを特徴とする付記1に記載の配線基板。
(付記8) 前記絶縁保護膜は、酸化珪素、窒化珪素、アルミナ、ダイヤモンドライクカーボンを主成分とする単層または積層で構成されることを特徴とする付記7に記載の配線基板。
(付記9) 前記誘電体層は、前記シート基材の陽極酸化膜であることを特徴とする付記1に記載の配線基板。
(付記10) 前記平面型キャパシタのシート基材の金属面の少なくとも一部は多孔質化されており、
前記平面型キャパシタは、前記多孔質化された金属面上に形成された前記誘電体層と、前記キャパシタ電極層の間に配置される導電性高分子層をさらに含む
ことを特徴とする付記1に記載の配線基板。
(付記11) 回路基板と、
前記回路基板に搭載される半導体チップと、
前記回路基板と半導体チップの間に挿入される平面型キャパシタ内蔵型インターポーザと
を含む半導体装置であって、
前記キャパシタ内蔵型インターポーザは、
インターポーザ基板の内部に位置し少なくとも一方の面が金属であるシート基材と、前記シート基材の金属面に位置する誘電体層と、誘電体層上に位置するキャパシタ電極層とで構成される平面型キャパシタを備え、
前記キャパシタ電極層と絶縁され、前記インターポーザ基板の表面から前記シート基材の金属面に到達する第1の導体と、
前記第1の導体に接続され、前記インターポーザ基板の表面に位置する第1の電極パッド(電極用パッド)と、
前記シート基材を貫通するとともに当該シート基材から絶縁される第2の導体と、
前記第2の導体および前記キャパシタ電極層に接続される第2の電極パッド(グランド用パッド)と、
を有することを特徴とする半導体装置。
(付記12) 前記インターポーザは、前記シート基材を貫通し、前記平面型キャパシタから絶縁される第3の導体と、前記第3の導体に接続される第3の電極パッドと、をさらに有することを特徴とする付記11に記載の半導体装置。
(付記13) 前記インターポーザは、前記平面型キャパシタを覆う無機材料で構成される絶縁膜をさらに含むことを特徴とする付記11に記載の半導体装置。
(付記14) 前記インターポーザのシート基材の金属面は、少なくともその一部が多孔質化されていることを特徴とする付記11に記載の半導体装置。
(付記15) 前記インターポーザの平面型キャパシタは、前記誘電体層と前記キャパシタ電極層の間に導電性高分子層をさらに有することを特徴とする付記11に記載の半導体装置。
(付記16) 少なくとも一方の表面に金属層を有するシート基材の所定の個所に貫通穴を形成する工程と、
前記シート基材の金属層の少なくとも一部を多孔質化した後に陽極酸化して誘電体層を形成する工程と、
前記誘電体層上にキャパシタ電極層を形成してキャパシタ構造体を形成する工程と、
前記キャパシタ構造体を樹脂層で覆う工程と、
前記樹脂層に、貫通穴と、前記シート基材の金属層に到達する第1の穴と、前記キャパシタ電極層に到達する第2の穴を、それぞれ形成する工程と、
前記貫通穴、第1の穴、および第2の穴を導体により充填する工程と、
前記第1の穴を充填する導体に接続する第1の電極パッドと、前記貫通穴および前記第2の穴を充填する導体に接続する第2の電極パッドとを形成する工程と、
を含むことを特徴とするキャパシタ内蔵型配線基板の製造方法。
(付記17) 前記電極パッド形成工程は、前記貫通穴を埋める導体に接続し前記第1および第2の穴を埋める導体と絶縁された第3の電極パッドの形成、
をさらに含むことを特徴とする付記16に記載のキャパシタ内蔵型配線基板の製造方法。
(付記18) 前記樹脂層形成前に、無機材料で、前記キャパシタ構造体を覆う絶縁保護膜を形成する工程
をさらに含むことを特徴とする付記16に記載のキャパシタ内蔵型配線基板の製造方法。
(付記19) 前記キャパシタ構造体を形成する工程と、前記樹脂層を形成する工程の間に、前記キャパシタ構造体上に無機質から成る絶縁層を形成する工程
をさらに含むことを特徴とする付記16に記載のキャパシタ内蔵型配線基板の製造方法。
(付記20) 前記誘電体層上に、導電性高分子膜を形成する工程
をさらに含み、前記キャパシタ電極層は、前記導電性高分子膜上に形成されることを特徴とする付記16に記載のキャパシタ内蔵型配線基板の製造方法。
10、50、60、70 キャパシタインターポーザ
11 アルミシート(シート基材)
12 誘電体層
13 導電性高分子膜
14 キャパシタ電極層
17 グランド線(第2の導体)
18 電源線(第1の導体)
19 信号線(第3の導体)
21V、21G、21S 電極パッド
22 キャパシタ(電解コンデンサ)
25 バンプ
30 LSIチップ
Claims (5)
- キャパシタ内蔵型の配線基板を有する半導体装置であって、
前記キャパシタ内蔵型の配線基板は、
前記配線基板の内部に位置する金属シート基材と、前記金属シート基材の金属面に位置する誘電体層と、前記誘電体層上に位置するキャパシタ電極層とで構成される平面型キャパシタを備え、
前記キャパシタ電極層と絶縁され、前記配線基板の表面から前記金属シート基材の前記金属面に到達する第1の導体と、
前記第1の導体に接続され、前記配線基板の前記表面に位置する第1の電極パッドと、
前記金属シート基材および前記誘電体層を貫通する貫通穴に充填されるとともに当該金属シート基材から絶縁される第2の導体と、
前記配線基板の前記表面に位置し前記第2の導体および前記キャパシタ電極層に接続される第2の電極パッドと、
を有し、
前記第1の電極パッドと前記第2の電極パッドは前記配線基板の前記表面で互いに隣接して互い違いに配置される
ことを特徴とする半導体装置。 - 回路基板と、
前記回路基板に搭載される半導体チップと、
をさらに含み、
前記キャパシタ内蔵型の配線基板は、前記回路基板と前記半導体チップの間に挿入されることを特徴とする請求項1に記載の半導体装置。 - 前記金属シート基材の前記金属面は多孔質化されており、
前記平面型キャパシタは、前記多孔質化された前記金属面上に位置する前記誘電体層と、前記キャパシタ電極層との間に、導電性高分子層をさらに含む
ことを特徴とする請求項1または2に記載の半導体装置。 - 金属シート基材の所定の個所に2以上の第1貫通穴を形成する工程と、
前記金属シート基材の第1表面の少なくとも一部を多孔質化処理した後に陽極酸化して誘電体層を形成する工程と、
前記誘電体層上に導電性高分子を含むキャパシタ電極を形成してキャパシタ構造体を形成する工程と、
前記キャパシタ構造体と前記第1貫通穴とが形成された前記金属シート基材全体を樹脂層で覆う工程と、
前記樹脂層の前記第1貫通穴の1つに対応する第1の箇所に第2貫通穴を形成し、前記樹脂層の表面から前記金属シート基材の前記第1表面に到達する第1の穴と、前記キャパシタ電極層に到達する第2の穴を、それぞれ形成する工程と、
前記第2貫通穴、前記第1の穴、および前記第2の穴を導体により充填する工程と、
前記第1の穴を充填する導体に接続する第1の電極パッドと、前記第2貫通穴および前記第2の穴を充填する導体に接続する第2の電極パッドとを前記樹脂層の前記表面に形成する工程と、
を含み、
前記第1の電極パッドと前記第2の電極パッドを互いに隣接して互い違いに配置する
ことを特徴とするキャパシタ内蔵型配線基板の製造方法。 - 前記樹脂層の前記第1貫通穴の別の1つに対応する第2の箇所に第3貫通穴を形成する工程と、
前記第3貫通穴を前記導体により充填する工程と、
前記第3貫通穴に充填された導体に接続し、かつ前記第1および第2の穴を埋める導体と絶縁された第3の電極パッドを形成する工程、
をさらに含むことを特徴とする請求項4に記載のキャパシタ内蔵型配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254427A JP5374814B2 (ja) | 2006-09-20 | 2006-09-20 | キャパシタ内蔵型配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254427A JP5374814B2 (ja) | 2006-09-20 | 2006-09-20 | キャパシタ内蔵型配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008078301A JP2008078301A (ja) | 2008-04-03 |
JP5374814B2 true JP5374814B2 (ja) | 2013-12-25 |
Family
ID=39350080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006254427A Expired - Fee Related JP5374814B2 (ja) | 2006-09-20 | 2006-09-20 | キャパシタ内蔵型配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5374814B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11264340B2 (en) | 2019-11-26 | 2022-03-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor devices, semiconductor device packages and method for manufacturing the same |
US11302619B2 (en) | 2019-10-01 | 2022-04-12 | Advanced Semiconductor Engineering, Inc. | Device structure and method for manufacturing the same |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4930567B2 (ja) * | 2009-10-02 | 2012-05-16 | 富士通株式会社 | 中継基板、プリント基板ユニットおよび中継基板の製造方法 |
JP4930566B2 (ja) * | 2009-10-02 | 2012-05-16 | 富士通株式会社 | 中継基板、プリント基板ユニット、および、中継基板の製造方法 |
JP5976374B2 (ja) * | 2012-04-20 | 2016-08-23 | 株式会社Uacj | 電解コンデンサ正極用電極材料及びその製造方法 |
JP6343529B2 (ja) * | 2014-09-11 | 2018-06-13 | 太陽誘電株式会社 | 電子部品、回路モジュール及び電子機器 |
JP6469435B2 (ja) * | 2014-10-30 | 2019-02-13 | 太陽誘電ケミカルテクノロジー株式会社 | 構造体及び構造体製造方法 |
JP2016219737A (ja) * | 2015-05-26 | 2016-12-22 | ソニー株式会社 | 電子機器 |
WO2018021001A1 (ja) | 2016-07-29 | 2018-02-01 | 株式会社村田製作所 | 薄膜キャパシタ、及び電子装置 |
WO2019221046A1 (ja) | 2018-05-16 | 2019-11-21 | 株式会社村田製作所 | 固体電解コンデンサ |
US20230073898A1 (en) * | 2020-02-06 | 2023-03-09 | Saras Micro Devices, Inc. | Modified metal foil capacitors and methods for making same |
TWI780668B (zh) * | 2020-05-28 | 2022-10-11 | 日商村田製作所股份有限公司 | 用於半導體複合裝置之模組 |
CN113555337A (zh) * | 2021-05-27 | 2021-10-26 | 日月光半导体制造股份有限公司 | 半导体基板结构及其形成方法 |
CN117581320A (zh) * | 2021-06-29 | 2024-02-20 | 株式会社村田制作所 | 固态电解电容器和固态电解电容器的制造方法 |
TWI831226B (zh) * | 2021-07-16 | 2024-02-01 | 日商村田製作所股份有限公司 | 電容器 |
WO2023054059A1 (ja) * | 2021-09-29 | 2023-04-06 | 株式会社村田製作所 | コンデンサ素子、モジュール及び半導体複合装置 |
WO2023162568A1 (ja) * | 2022-02-28 | 2023-08-31 | Tdk株式会社 | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 |
WO2023238681A1 (ja) * | 2022-06-06 | 2023-12-14 | 株式会社村田製作所 | コンデンサアレイ |
WO2023238527A1 (ja) * | 2022-06-09 | 2023-12-14 | 株式会社村田製作所 | コンデンサアレイ |
WO2023238528A1 (ja) * | 2022-06-09 | 2023-12-14 | 株式会社村田製作所 | コンデンサアレイ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3950060B2 (ja) * | 2003-01-09 | 2007-07-25 | イビデン株式会社 | 配線板およびその製造方法 |
JP2006147607A (ja) * | 2004-11-16 | 2006-06-08 | Nec Toppan Circuit Solutions Inc | 印刷配線板及びその製造方法並びに半導体装置 |
-
2006
- 2006-09-20 JP JP2006254427A patent/JP5374814B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11302619B2 (en) | 2019-10-01 | 2022-04-12 | Advanced Semiconductor Engineering, Inc. | Device structure and method for manufacturing the same |
US11264340B2 (en) | 2019-11-26 | 2022-03-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor devices, semiconductor device packages and method for manufacturing the same |
US11887943B2 (en) | 2019-11-26 | 2024-01-30 | Advanced Semiconductor Engineering, Inc. | Semiconductor devices, semiconductor device packages and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2008078301A (ja) | 2008-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5374814B2 (ja) | キャパシタ内蔵型配線基板およびその製造方法 | |
JP7180561B2 (ja) | コンデンサアレイ、及び、複合電子部品 | |
KR100534966B1 (ko) | 인쇄 배선판 및 그 제조방법 및 반도체 장치 | |
US7821795B2 (en) | Multilayer wiring board | |
US7846852B2 (en) | Method for manufacturing capacitor embedded in interposer | |
US20060120014A1 (en) | Sheet-shaped capacitor and method for manufacture thereof | |
US20070074895A1 (en) | Printed circuit board and manufacturing method thereof | |
KR101499715B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
JP2008305825A (ja) | 固体電解コンデンサ | |
JP2006237520A (ja) | 薄型多端子コンデンサおよびその製造方法 | |
JP2023022094A (ja) | コンデンサ及び複合電子部品 | |
JP4839824B2 (ja) | コンデンサ内蔵基板およびその製造方法 | |
JP4899114B2 (ja) | 固体電解コンデンサ | |
JP5211777B2 (ja) | 電解キャパシタ及びその製造方法並びに配線基板 | |
JP5286072B2 (ja) | 配線基板及びその製造方法 | |
US20190215963A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
JP2002237431A (ja) | 固体電解コンデンサ及びその製造方法 | |
JP4745264B2 (ja) | キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法 | |
JP2003124067A (ja) | 固体電解コンデンサ | |
JP2002353073A (ja) | 回路モジュール | |
JP2006147607A (ja) | 印刷配線板及びその製造方法並びに半導体装置 | |
JP5171664B2 (ja) | 配線基板及び積層セラミックコンデンサ | |
JP2008198789A (ja) | キャパシタ及びその製造方法 | |
WO2023100630A1 (ja) | モジュール及び半導体複合装置 | |
TW200931456A (en) | Packaging substrate having capacitor embedded therein and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |