CN118231398A - 电子器件 - Google Patents

Abstract

本发明公开了电子器件。本描述涉及一种包括第一芯片(20)和第二芯片(36)的器件，第一芯片(20)包括电子电路，并且第二芯片(36)包括密度大于700nF/mm^2的电容器(18)，第一芯片和第二芯片通过分子键合彼此键合。

Description

电子器件

技术领域

本公开总体上涉及电子器件及其制造方法。

背景技术

需要靠近电子电路放置电容器，以优化对电子电路的功率供应。特别地，需要显著降低等效杂散电感(equivalent stray inductance，ESL)和等效杂散电阻(equivalentstray resistance，ESR)，以大大提高电路的效率。通常，电容器(例如分立电容器)与有源芯片的连接通过导线连接或尺寸在从100μm至1mm范围内的金属球来执行。这些连接本身会产生杂散电感(从5至100pH)和/或电阻(20-100mOhms)。这些杂散电感或电阻相当于甚至超过超高性能电容器(1μF/mm2)的杂散电感或电阻。

发明内容

存在对超高性能电容器(即具有高值和低ESR和ESL值)与有源器件(例如晶体管)的非常窄的互连的需要，有源器件越来越集成，并且对功率和电流供应的质量越来越敏感。将电容元件转移到印刷电路上或转移到封装中的常规解决方案不再解决这一需求，这需要非常密集的集成，尽可能靠近晶体管，并且因此需要非常高的连接密度。

实施例克服了制造包括电容器的芯片的已知方法的全部或部分缺点。

实施例提供了一种包括第一芯片和第二芯片的器件，第一芯片包括电子电路，以及第二芯片包括密度大于700nF/mm^2的电容器，第一芯片和第二芯片通过分子键合彼此键合。

另一实施方案提供了一种包括形成第一芯片以及形成第二芯片的方法，第一芯片包括电子电路，第二芯片包括密度大于700nF/mm^2的电容器，该方法还包括通过分子键合来键合第一芯片和第二芯片。

根据实施例，第一芯片包括互连网络装置(interconnection network)和半导体基板，电子电路的组件位于半导体基板的内部和其顶部上。

根据实施例，电容器包括第一绝缘层在两个第二导电层之间的堆叠，该堆叠位于第一阳极氧化金属区域中。

根据实施例，第二芯片包括具有第一平坦表面和第二表面的第三绝缘层，第二表面被至少包括第一区域的第四层覆盖。

根据实施例，第一区域被第四绝缘阳极氧化金属区域包围。

根据实施例，该方法包括在支撑件上形成第三绝缘层和可阳极氧化的金属层。

根据实施例，第二芯片的第四层包括第二绝缘阳极氧化金属区域和第三金属区域，第三区域由第二区域分开。

根据实施例，该方法包括在第一区域和第二区域的位置处对金属层进行阳极氧化。

根据实施例，该方法包括将第一芯片键合到手柄，以及去除支撑件以暴露第三层的平坦表面。

根据实施例，第一芯片和第二芯片通过混合分子键合被键合，第三绝缘层和互连网络装置包括彼此接触定位的第一导电轨道。

根据实施例，基板的与互连网络装置相对的表面覆盖有第五绝缘层和第二导电轨道，第五层和第二导电轨道被配置为通过分子键合被键合到第三层和第一轨道。

根据实施例，芯片通过氧化物到氧化物分子键合被键合，该器件包括通孔，该通孔在第一和第二芯片中延伸、穿过第三层并且到达掩埋在互连网络装置中的导电轨道。

根据实施例，通孔在第一芯片和第二芯片键合之后形成。

根据实施例，电容器的每个端子都被耦合到第三区域。

附图说明

前述特征和优点以及其他将在参考附图通过说明而非限制的方式给出的具体实施例的公开的其余内容中详细描述，其中：

图1示意性地示出了制造包括靠近电子电路的电容器的器件的方法的实施模式；

图2示出了包括靠近电子电路的电容器的器件的实施例；

图3示出了图1的方法的实施模式的步骤；

图4示出了图1的方法的实施模式的另一步骤；

图5示出了图1的方法的实施模式的另一步骤；

图6示出了图1的方法的实施模式的另一步骤；

图7示出了图1的方法的实施模式的另一步骤；

图8示出了图1的方法的实施模式的另一步骤；

图9示出了由另一实施模式产生的包括靠近电子电路的电容器的器件的实施例；以及

图10示出了由另一实施模式产生的包括靠近电子电路的电容器的器件的实施例。

具体实施方式

在在各个附图中，类似的特征由类似的附图标记指定。特别地，在各种实施例中常见的结构和/或功能特征可以具有相同的附图标记，并且可以设置相同的结构、尺寸和材料特性。

为了清楚起见，仅详细示出和描述了对理解所描述的实施例有用的步骤和元件。

除非另有指示，否则当提到连接在一起的两个元件时，这意味着除了导体之外没有任何中间元件的直接连接，并且当提到耦合在一起的两个元件时，这意味着这两个元件可以被连接，或者它们可以经由一个或多个其他元件被耦合。

在以下描述中，当提及限定绝对位置(诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等)，或相对位置(诸如术语“上方”、“下方”、“上部”、“下部”等)的术语，或者提及限定方向的术语(诸如术语“水平”、“竖直”等)时，除非另有说明，否则其是指图纸的取向。

除非另有说明，否则表述“约”、“大致”、“基本上”和“大概”表示正或负10％，优选地正或负5％。

图1示意性地示出了制造包括靠近电子电路的电容器的器件的方法的实施模式。

该方法包括步骤10，在此期间形成第一芯片。第一芯片包括电子电路。第一芯片例如包括晶体管。第一芯片优选地包括半导体基板和互连网络装置，晶体管被形成在半导体基板内部和顶部上。互连网络装置例如包括绝缘层以及导电轨道和导电通孔的网络装置。第一芯片包括适于分子键合的平坦表面。

该方法包括步骤12，在此期间形成第二芯片。第二芯片包括至少一个金属-绝缘体-金属电容器，即，包括绝缘层和两个金属层的堆叠的电容器，绝缘层位于金属层之间。电容器堆叠位于包括至少一个阳极氧化区域的金属层上。金属层的所述区域包括多个空腔或纳米孔，形成电容器的叠层在空腔的壁和底部上以及在空腔之间的层的部分上延伸。

优选地，第二芯片不包括除电容器和可能的电阻器之外的其他有源电子组件。例如，第二芯片不包括晶体管。例如，第二芯片不包括半导体基板。

第二芯片包括适于分子键合的平坦表面。

步骤10和12可以独立地进行，例如连续或并行进行。

该方法还包括步骤14，在此期间，第一芯片和第二芯片通过分子键合彼此键合。更具体地，第一芯片和第二芯片的平坦表面通过分子键合彼此键合。

图2示出了器件16的实施例，该器件包括电容器18，以及可能的靠近电子电路的电阻器(未示出)。器件16通过诸如关于图1描述的方法获得。

器件16包括芯片20。与图1的第一芯片一样，芯片20包括半导体基板22。诸如晶体管的电子组件位于基板22的内部和其顶部上。芯片20还包括互连网络装置24。互连网络装置24包括绝缘层26，不同层的分隔未在图2中示出。互连网络装置24还包括导电通孔28和导电轨道30。网络装置24包括与网络装置24的表面34齐平的金属轨道32。表面34是离基板22最远的表面，换言之，是相对于与基板22接触的网络装置24的表面的表面。轨道32适于混合分子键合步骤。

通孔28和轨道30、32使得能够在芯片20的电子组件与芯片20的其他组件或芯片外部的组件(例如电容器18)之间形成电连接。

器件16还包括芯片36。芯片36对应于图1中的第二芯片。芯片36包括电容器18和可选地，电阻器。尽管图2中示出了单个电容器18，但芯片36可以包括多个电容器18。

芯片36包括绝缘层38。层38具有例如从10nm至1um范围内的厚度。绝缘层38包括表面40。芯片36还包括在层38中的金属轨道42。金属轨道42与层38的表面40齐平。优选地，轨道42穿过轨道38。换言之，轨道42优选地具有与层38相同的厚度。层38的表面40通过混合分子键合被键合到芯片20的表面34。因此，每个轨道42优选地以这样的方式定位，以便与轨道32接触。芯片20和芯片36之间的连接由此经由轨道32和42形成。

芯片36还包括由绝缘材料制成的元件43，例如由与层38相同的材料制成。元件43位于层38上，更确切地说位于与表面40相对的表面上。元件43优选地甚至部分地不覆盖轨道42。元件43覆盖层38的某些部分。元件43没有完全覆盖层38。例如，元件43具有从300nm至3um范围内的厚度。

芯片36包括层44。层44位于层38上、轨道42上以及元件43上。更准确地说，层44覆盖与层38的表面40相对的表面。例如，层44具有低于20μm的厚度，例如，基本上等于10μm。

层44包括区域46。区域46是导电区域。区域46由可阳极氧化的导电材料制成，优选地由金属制成。区域46例如由铝或钽制成。每个轨道42优选地被区域46覆盖，优选地与区域46接触。

区域46至少在层44的某些部分沿着层44的整个高度延伸。区域46因此从层20的上部表面延伸到层44的上部表面。每个区域46能够使具有与其接触的区域46的轨道42的电链接继续。

区域46例如被层44的区域48包围。区域48是绝缘区域。区域48由区域46的材料(例如铝)制成，其已经被阳极氧化，例如以获得氧化铝。区域48因此是多孔区域。换言之，区域48包括多个空腔或纳米孔，未示出，例如沿着区域48的整个高度延伸。

区域48位于元件43上。优选地，每个元件43至少部分地(例如主要地)被区域48覆盖。优选地，每个区域48覆盖元件43。元件43和区域48能够在层44中形成横向绝缘。

层44还包括一个或多个区域50，具有位于其中的电容器18。每个区域50例如包括单个电容器18。在图2的示例中，层44包括单个电容器18和单个区域50。电容器18是高密度电容器，即密度大于700nF/mm^2，例如大于1μF/mm^2的电容器。

区域50在层38的未被元件43覆盖的部分的前面延伸。因此，区域50甚至部分地不面对元件43。区域50从层44的上部表面(即，最远离层38的表面)延伸。区域50因此与层44的上部表面齐平。例如，区域50并不一直延伸到层38。优选地，区域50的高度基本上等于区域46的位于与元件43接触的部分的高度。因此，区域50与层38分开例如基本上等于区域43的高度。优选地，区域50通过导电部分52(例如铝层，或包括覆盖有钨层的铝的合金层，其形成区域50的阳极氧化的停止层)与层38分开。

与区域48一样，区域50由区域46的材料(例如铝)制成，其已被阳极氧化，例如获得氧化铝。区域50因此包括多个空腔，未示出，例如沿着区域50的整个高度延伸。例如，区域50中的空腔密度大于40个空腔/μm^2。

电容器18是金属-绝缘体-金属或MIM电容器。电容器18包括绝缘层位于优选地由金属制成的两个导电层之间的层的堆叠(图1中未示出)。电容器18的层的堆叠共形地位于区域50的多孔结构上。

电容器18的堆叠的下部层，即导电层中的一个，优选地金属层，在多孔结构上，并且特别是在区域50的空腔中共形延伸。电容器18的下部层优选地完全覆盖区域50的上部表面、空腔的侧壁和空腔的底部。电容器18的下部层因此与部分52接触。

电容器18的堆叠的中间层，即绝缘层，在下部层上共形地延伸。中间层在空腔内部延伸。中间层优选地完全覆盖下部层。

电容器18的堆叠的上部层，即另一导电层，例如由金属制成，在中间层上共形地延伸。上部层在空腔中延伸。例如，上部层填充空腔。上部层优选地完全覆盖中间层。上部层例如包括在多孔结构的上部表面上延伸的平坦上部面。

层44例如包括限定区域50的一个或多个绝缘区域54。区域50被区域54包围。区域50因此与层44的其余部分横向绝缘。区域50优选地与区域54直接横向接触。因此，区域50优选地不通过层44的其他区域与区域54分开。特别地，区域50优选地不通过未被阳极氧化且不是多孔的区域46的材料的区域与区域54分开。

区域54是绝缘区域。区域54由层44的材料(例如已经被阳极氧化的铝，例如氧化铝)制成。区域54因此是多孔区域。换言之，区域54包括多个空腔(未示出)，例如沿着区域54的整个高度延伸。优选地，区域54的高度基本上等于区域50的高度。区域54从层44的上部表面(即，最远离层38的表面)延伸。区域54因此与层44的上部表面齐平。例如，区域54并不一直延伸到层38。区域54优选地通过导电部分52与层38分开。

芯片36还包括绝缘部分56。绝缘部分56部分地覆盖层44的上部表面。芯片36还包括位于层44和某些部分56的上部表面上的导电轨道58。特别地，轨道58在区域50的上部表面上延伸，并且更准确地在电容器18的堆叠的上部层上延伸。优选地，轨道58完全覆盖堆叠的上部层的上部表面。轨道58允许电容器18的电极与外部元件之间的连接。

与电容器底部层接触的区域46的部分52允许电容器的另一电极与芯片外部的元件之间的连接。包括部分52的区域46例如围绕区域50和54延伸。包括部分52的区域46与轨道42接触。

轨道58被电气耦合到区域46，优选地与区域46接触。例如，所述区域46通过区域48、与堆叠的下部层接触的区域46的至少一部分以及区域54与电容器18分开。具有在它们前面延伸的轨道58的区域46被部分56覆盖。因此，轨道58通过一个或多个绝缘部分56与具有在它们前面延伸的轨道58的区域46完全分开。

图3至图8示出了图1的方法的实施模式的步骤，优选地是连续的。更准确地说，图3至图8示出了制造图2的器件的方法的实施模式的步骤，优选地是连续的。

图3示出了图1的方法的实施例的步骤。更准确地说，图3示出了制造芯片36的步骤。

在该步骤期间，层38被形成在支撑件60上，更确切地说，形成在支撑体60的上部表面上。层38由绝缘材料制成，例如由氧化硅制成。层38在其形成期间优选地覆盖支撑件60的整个上部表面。

支撑件60例如是半导体基板。支撑件60例如由可在层38和轨道42的材料上选择性蚀刻的材料制成。支撑件60的上部表面优选地是平坦的。

图3的步骤还包括在层38中形成轨道42。例如，在层38中在轨道42的位置处形成跨层38(即到达支撑件60)的空腔，并且用轨道42的材料填充空腔。

图3的步骤还包括形成元件43。元件43由绝缘材料制成，优选地由与层38相同的材料制成。例如，元件43被形成在层38的上部表面上。

图3的步骤还包括形成层62，该层由可阳极氧化的导电材料制成，优选地由金属制成。层62例如由铝或钽制成。层62由区域46的材料制成。

优选地，层62在其沉积期间不包括空腔。优选地，层62的下部表面和上部表面，即最靠近层38的层和最远离层38的层，是平坦的和平行的。层62例如由铝制成。

图4示出了图1的方法的实施模式的另一步骤。

在该步骤期间，在层62的上表面上形成掩模64。掩模64例如由与部分56相同的材料制成。掩模64包括在区域48、50和54的位置前面的开口。

图4的步骤还包括在区域48、50和54的位置处形成纳米孔。更准确地说，例如，图4中的步骤包括形成纳米孔以形成区域48和对应于区域50和54的位置的区域68。为了清楚起见，未示出纳米孔。

为了在区域48和68中形成纳米孔，对应于区域48和区域68的层62的部分置于阳极氧化过程，从而能够形成纳米结构绝缘层。

阳极氧化，或称阳极的氧化，是一种湿式电解过程。该原理基于在浸入电解液(其例如可以是酸性的)中的两个导电电极之间施加强加的电势差。在图3至图8的方法示例中，导电电极中的一个，例如阳极，是层62。如果电极由铝制成，则对电极施加电势会在其表面上诱导氧化铝的生长。铝电极在酸浴中的溶解导致在电极表面中出现纳米孔或空腔。

例如，纳米孔有利地具有大概80nm的直径，并且间隔开50nm。例如，纳米孔密度为40个空腔/μm²。此外，所使用的阳极氧化过程使得能够获得出现在层62上的纳米孔。换言之，纳米孔可以被认为是纳米圆柱体，其一侧出现在层52上。

纳米孔形成方法以这样的方式进行，即纳米孔到达区域48中的元件43，而不到达区域68中的层38。因此，部分52形成在区域68下方。

图5示出了图1的方法的实施模式的另一步骤。

图5的方法包括形成电容器18的层的堆叠。更具体地说，电容器18包括在区域50中共形形成的下部金属层、绝缘层和上部金属层的堆叠，如关于图2所述。

因此，电容器18的堆叠的下部层在纳米孔结构上，并且特别是在区域50的纳米孔内部共形地延伸。电容器18的下部层在区域50中优选地完全覆盖层44的上部表面、纳米孔的侧壁和纳米孔的底部。电容器18的下部层因此与部分52的上部表面齐平。电容器18的下部层因此经由位于电容器18下方的部分52与区域46电气耦合，优选地经由位于电容器18下方的部分52与区域46接触。

电容器18的堆叠的中间层在下部层上共形地延伸。中间层在纳米孔的内部延伸。中间层优选地完全覆盖下部层。

电容器18的堆叠的上部层在中间层上共形地延伸。上部层在纳米孔的内部延伸。例如，上部层填充纳米孔。上部层优选地完全覆盖中间层。上部层包括例如在区域50中的纳米孔结构的上部表面上方延伸的平坦上部表面。

图5所示的步骤还包括形成绝缘材料56的部分。部分56例如通过在不存在部分56的位置处蚀刻开口从掩模64获得。可替换地，掩模64可以被去除并且用部分56代替。

图5的步骤还包括形成轨道58。

图6示出了图1的方法的实施模式的另一步骤。

在该步骤期间，手柄66被键合到芯片36上。手柄66被键合到芯片36的上部表面，即与支撑件60相对的表面。

手柄66通过一层粘结材料(例如临时胶层68)被粘结到芯片36。临时胶层68位于芯片36的上部表面上。更确切地说，临时胶层68以这样的方式被形成，以便覆盖芯片36的整个上部表面。轨道58、部分56和层44的上部表面被临时胶层68覆盖。

图7示出了图1的方法的实施模式的另一步骤。

在该步骤期间，支撑件60例如通过研磨步骤(例如，先粗后细，随后进行化学蚀刻)被去除。

图7所示的步骤还包括形成芯片20。芯片20的形成可以与芯片36的形成并行或连续地进行。因此，芯片20独立于芯片36的形成被形成。

芯片20的形成例如对应于集成电路芯片的形成。

芯片20的形成包括在基板22中形成电子组件，例如电子电路。芯片20的形成包括例如在基板22中形成晶体管。

芯片20的形成还包括形成互连网络装置24。互连网络装置的形成包括形成绝缘层26，以及在层26中形成导电轨道30和导电通孔28的网络装置。

互连网络装置24的形成还包括在芯片20的上部表面34(即互连网络装置最远离基板22的表面)处，形成与网络装置24的上部表面齐平的轨道32。网络装置24的上部表面是适于分子键合的平坦表面。

图8示出了图1的方法的实施模式的另一步骤。

在该步骤期间，芯片20和36经由平坦表面34和40通过混合分子键合彼此键合。因此，轨道32和42被放置成接触，并且网络装置24的堆叠的上部层26被放置成与层38的下部表面接触。优选地，每个轨道32被放置成与轨道42接触。

芯片20和36的分子键合包括退火步骤，例如低于450℃，例如基本上等于400℃。

此外，图8的步骤包括去除手柄66和粘结层68。根据胶的成分和热预算，可以在退火步骤之前或之后执行手柄66和粘结层68的去除。

图9示出了由另一实施模式产生的包括靠近电子电路的电容器的另一器件70的实施例。

图9的器件70包括与图2的器件16相同的元件，其将不再详细描述。特别地，器件70包括：

-芯片20a，包括基板22，在基板22的内部和其顶部上形成电子组件和互连网络装置24；

-芯片36a，包括绝缘层38、区域48、50、54、电容器18、部分56和轨道58。

器件70与图2的器件16的不同之处在于，在器件70中，芯片36a和20a通过氧化物到氧化物键合而非通过混合键合彼此键合。

因此，芯片20a与图2的芯片20的不同之处在于，芯片20a的上部表面，即网络装置24的上部表面(即芯片20a最远离基板22的表面)适合于氧化物到氧化物的分子键合。因此，网络装置24的上部绝缘层26(即最远离基板的层26)不包括轨道42。

因此，在芯片20a的制造期间，即，在芯片20a和36a的分子键合步骤之前，芯片20a上部表面完全由氧化物(即层26的材料)形成。

此外，芯片36a与图2的芯片36的不同之处在于，层38不包括轨道42。此外，部分56例如覆盖所有区域46。

因此，在芯片36a的制造期间，即，在芯片20a和36a的分子键合步骤之前，芯片20a的下部表面，即，层38的下部表面完全由氧化物(即层38的材料)形成。

器件70包括导电通孔72。通孔72从芯片20a延伸到芯片36a。更准确地说，每个通孔72例如从掩埋在网络装置24中的导电轨道32a延伸。每个通孔72的一端例如与轨道32a的上部表面接触。每个通孔72优选地一直延伸到芯片36a的上部表面。优选地，每个通孔72穿过层38和元件43。优选地，每个通孔72至少部分地、优选地全部地穿过区域48。因此，每个通孔72通过层38、元件43和区域48与区域46以及与其他通孔72分开。通孔72通过导电元件彼此连接、连接到电容器18或连接到器件70外部的元件。特别地，通孔72被耦合到轨道58。换言之，轨道58的一部分一直延伸到通孔72的上端(即与区域48的上部表面齐平的端部，即与位于芯片20a中的与轨道32a接触的端部相对的端部)并与之接触。电容器18的第一端子因此经由轨道58、通孔72和互连网络装置24被耦合到芯片20的电路。

另一通孔72，包括与区域48的上部表面齐平的端部，例如通过在芯片36a的上部表面上延伸的导电轨道74被耦合到包括部分52的区域46，即耦合到电容器18的第二端子的区域56。换言之，轨道74，例如金属轨道，例如与通孔72的端部接触以及与包括部分52的区域46的上部表面接触。轨道74优选地穿过在包括部分52的区域46上方延伸的部分56。在其中轨道74在其他区域46上延伸的情况下，轨道74优选地通过部分56与其他区域46分开。

通孔72优选地在分子键合步骤之后形成。上部层26和层38优选地不包括金属轨道，除了通孔72之外。因此，一旦芯片20a和36a已经彼此键合，空腔就从芯片36a的上部表面形成，到达轨道32a，并且然后用导电材料填充。

图10示出了由另一实施模式产生的包括靠近电子电路的电容器的器件76的实施例。

图10的器件76包括与图2的器件16相同的元件，其将不再详细描述。特别地，器件76包括：

-芯片36，诸如关于图2所描述的；和

-芯片20b，包括互连网络装置24和基板22。

器件76与器件16的不同之处在于，芯片36未被键合到芯片20b的上部表面34，即互连网络装置24的上部表面，而是键合到芯片20的下部表面78，即与芯片20b表面34相对的表面。换言之，芯片20b和36通过表面40和78之间的混合分子键合彼此键合。

与芯片20一样，芯片20b包括有源电子组件。例如，芯片20b包括图10中示意性示出的晶体管80。晶体管80位于基板22的内部和其顶部上。因此，晶体管80包括基板22中的区域，例如源极区域和漏极区域。晶体管80包括例如位于基板上的控制端子，例如位于基板的上部表面上，即位于互连网络装置的绝缘层26中。

芯片20b的表面78适于混合分子键合，例如金属氧化物。芯片20b包括绝缘材料(例如氧化硅)的层82，覆盖基板22的下部表面，即基板22最远离表面34的表面。芯片20b包括在层82中的轨道84。轨道84与表面78齐平。轨道84以这样的方式定位，以便与轨道42接触，以允许与芯片36的分子键合和电耦合。

芯片20b包括从轨道84延伸到芯片20b的电子组件的通孔86。通孔86例如是绝缘导电通孔，即包括导电芯和绝缘护套的通孔。

与图2的芯片20一样，芯片20b包括掩埋在网络装置24中的导电轨道30、导电通孔28和与芯片20b的表面34齐平的轨道32。因此，芯片20b通过其下部表面78被耦合到电容器18，并且可以经由互连网络装置24被连接到芯片外部的其他元件。

在其他实施例中，晶体管80可以用其他类型的晶体管代替。

详细描述的实施例的优点是，可以形成非常靠近包括电子电路的芯片的电容器，例如，仅通过金属化水平分开。

所述实施例的另一个优点是，电容器的制造不会有对电子电路造成损坏的风险。特别地，电子电路不受形成电容器的热预算的影响，而仅受两个芯片的键合的影响。

已经描述了各种实施例和变型。本领域技术人员将理解，这些各种实施例和变型的某些特征可以被组合，并且本领域的技术人员将想到其他变型。特别地，尽管所描述的方法的步骤指的是芯片，但是这些步骤可以在硅片上实施，以同时形成大量芯片。因此，芯片可以单独制造并彼此键合。根据另一个实施例，在半导体晶片中同时形成多个芯片。然后芯片被个性化处理，并且彼此键合。

最后，基于以上给出的功能指示，所描述的实施例和变型的实际实施方式在本领域技术人员的能力范围内。

Claims (15)

1.一种器件，所述器件包括第一芯片(20，20a，20b)和第二芯片(36，36a)，所述第一芯片(20，20a，20b)包括电子电路，并且所述第二芯片(36，36a)包括密度大于700nF/mm^2的电容器(18)，所述第一芯片和第二芯片通过分子键合彼此键合，其中所述电容器(18)包括第一绝缘层在两个第二导电层之间的堆叠，所述堆叠位于第一阳极氧化金属区域(50)中。

2.根据权利要求1所述的器件，其中，所述第一芯片(20，20a，20b)包括互连网络装置(24)和半导体基板(22)，所述电子电路的组件(80)位于所述半导体基板的内部和其顶部上。

3.根据权利要求1或2所述的器件，其中，所述第二芯片(36，36a)包括具有第一平坦表面(40)和第二表面的第三绝缘层(38)，所述第二表面被至少包括第一区域(50)的第四层(36)覆盖。

4.根据权利要求3所述的器件，其中，所述第一区域(50)被第四绝缘阳极氧化金属区域(54)包围。

5.根据权利要求3或4所述的器件，其中，所述第二芯片的第四层(36)包括第二绝缘阳极氧化金属区域(48)和第三金属区域(46)，第三区域(46)被第二区域(48)分开。

6.根据权利要求3至5中任一项所述的器件，其中，所述第一芯片(20，20b)和所述第二芯片(36)通过混合分子键合被键合，所述第三绝缘层(38)和互连网络装置(24)包括彼此接触定位的第一导电轨道。

7.根据权利要求6所述的器件，其中，基板的与所述互连网络装置相对的表面覆盖有第五绝缘层(82)和第二导电轨道，第五层和所述第二导电轨道被配置为通过分子键合被键合到第三层(38)和第一轨道(42)。

8.根据权利要求3至5中任一项所述的器件，其中，所述芯片通过氧化物到氧化物分子键合被键合，所述器件包括通孔(72)，所述通孔在所述第一芯片(20a)和第二芯片(36a)中延伸，穿过第三层(38)并且到达掩埋在互连网络装置(24)中的导电轨道(32a)。

9.根据权利要求5或从属于权利要求5时的权利要求6至8中任一项所述的器件，其中，所述电容器(18)的每个端子被耦合到第三区域(46)。

10.一种方法，所述方法包括形成包括电子电路的第一芯片(20，20a，20b)以及形成包括密度大于700nF/mm^2的电容器(18)的第二芯片(36，36a)，所述方法还包括通过分子键合来键合所述第一芯片(20，20a，20b)和所述第二芯片，其中所述电容器(18)包括第一绝缘层在两个第二导电层之间的堆叠，所述堆叠位于第一阳极氧化金属区域(50)中。

11.根据权利要求10所述的方法，其应用于根据权利要求1至9中任一项所述的器件的制造。

12.根据从属于权利要求3或4时的权利要求11所述的方法，包括在支撑件(60)上形成第三绝缘层(38)和能够阳极氧化的金属层。

13.根据从属于权利要求5时的权利要求12所述的方法，包括在第一区域(50)和第二区域(48)的位置处对所述金属层进行阳极氧化。

14.根据从属于权利要求3时的权利要求11至13中任一项所述的方法，包括将所述第一芯片(20、20a、20b)键合到手柄(66)，以及去除支撑件(60)以暴露第三层(38)的平坦表面。

15.根据从属于权利要求8时的权利要求11至14中任一项所述的方法，其中，通孔(72)是在所述第一芯片和第二芯片的键合之后被形成的。