CN117810318B - 高压Micro-LED芯片及其制备方法 - Google Patents
高压Micro-LED芯片及其制备方法 Download PDFInfo
- Publication number
- CN117810318B CN117810318B CN202410225325.3A CN202410225325A CN117810318B CN 117810318 B CN117810318 B CN 117810318B CN 202410225325 A CN202410225325 A CN 202410225325A CN 117810318 B CN117810318 B CN 117810318B
- Authority
- CN
- China
- Prior art keywords
- layer
- bonding
- type
- electrode
- type electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 395
- 239000004065 semiconductor Substances 0.000 claims description 67
- 239000011247 coating layer Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000007797 corrosion Effects 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000005253 cladding Methods 0.000 claims description 5
- 239000003513 alkali Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 239000000243 solution Substances 0.000 description 10
- 229910002704 AlGaN Inorganic materials 0.000 description 8
- 230000006872 improvement Effects 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001795 light effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
本发明公开了一种高压Micro‑LED芯片及其制备方法，涉及发光二极管技术领域。制备方法包括：提供第一外延片，依次形成第一N型电极、第一P型电极和第一键合层，刻蚀暴露第一N型电极和第一P型电极，得到第一中间体；提供第二外延片，依次形成中间电极和第二键合层，并刻蚀暴露中间电极，得到第二中间体；将第一中间体、第二中间体键合，并剥离第二衬底，得到中间芯片；在中间芯片上依次形成钝化层、第二N型电极和第二P型电极，剥离第一衬底，即得到高压Micro‑LED芯片成品。实施本发明，可制备得到工作电压高，发光效率高的Micro‑LED芯片。
Description
技术领域
本发明涉及发光二极管技术领域，尤其涉及一种高压Micro-LED芯片及其制备方法。
背景技术
Micro-LED微显示技术，具有自发光特性，每一点像素都能单独驱动发光，优点包括高亮度、低功耗、体积小、超高分辨率与色彩饱和度等。相较于同为自发光显示的OLED技术，Micro LED不仅效率较高、寿命较长，材料不易受到环境影响而相对稳定，也能避免产生残影现象，所以Micro-LED显示技术是未来的发展趋势，具有很大的市场前景。
Micro-LED芯片的光效会随着电流密度的变化而变化，当小于某个特定值，电流密度越大，光效越高；当大于某个特定值，电流密度越大，光效越低，也就是光效在某个特定电流密度下具有最高值。而Micro-LED芯片的应用电流密度往往都比较小，从而导致光效低。参见图1，在常规传统LED芯片中，可通过将N电极贯穿相邻的两个芯片，实现两个芯片的正负极连接，从而形成高压LED芯片。但若Micro-LED采用该结构，后续在剥离衬底时会使得N电极A下方的电流阻挡层B断裂，进而无法形成正负极相连的高压结构。
发明内容
本发明所要解决的技术问题在于，提供一种高压Micro-LED芯片及其制备方法，其可有效提升Micro-LED芯片的工作电压，提升其发光效率。
为了解决上述技术问题，本发明提供了一种高压Micro-LED芯片的制备方法，其包括以下步骤：
S1、提供第一外延片，所述第一外延片包括第一衬底和依次层叠于所述第一衬底上的第一N型半导体层、第一MQW层和第一P型半导体层；
S2、在所述第一外延片上形成刻蚀至所述第一N型半导体层的第一N型孔；
S3、在步骤S2得到第一外延片上形成第一N型电极和第一P型电极，所述第一N型电极通过所述第一N型孔与所述第一N型半导体层连接；
S4、在步骤S3得到的第一外延片上形成第一键合层，并刻蚀暴露所述第一N型电极和第一P型电极，得到第一中间体；
S5、提供第二外延片，所述第二外延片包括第二衬底和依次层叠于第二衬底上的第二N型半导体层、第二MQW层和第二P型半导体层；
S6、在所述第二P型半导体层上形成中间电极；
S7、在步骤S6得到的第二外延片上形成第二键合层，并刻蚀暴露所述中间电极，得到第二中间体；
S8、将所述第一中间体、第二中间体键合，并剥离所述第二衬底，暴露所述第二N型半导体层，得到中间芯片；其中，键合后所述中间电极与所述第一N型电极形成电连接；
S9、在所述中间芯片上形成暴露所述第一P型电极的第一P型孔；
S10、在步骤S9得到的中间芯片上形成钝化层，并分别在第二N型半导体层和所述第一P型电极的上方开孔，形成第二N型孔和第二P型孔；
S11、在步骤S10得到的中间芯片上形成第二N型电极和第二P型电极，所述第二N型电极通过所述第二N型孔与所述第二N型半导体层连接，所述第二P型电极通过第二P型孔与所述第一P型电极连接；
S12、剥离所述第一衬底，即得到高压Micro-LED芯片成品。
作为上述技术方案的改进，所述第一N型电极和所述中间电极均包括第三键合层，以使所述第一N型电极和所述中间电极键合；
所述第一N型电极与所述中间电极的宽度之差≤10μm。
作为上述技术方案的改进，步骤S8包括：
S81、将第一N型电极和中间电极键合，其中，键合温度为200℃~350℃，键合压强为0.5MPa~4MPa，键合时间为7min~25min；
S82、将所述第一键合层、第二键合层键合，其中，键合温度为350℃~500℃，键合压力为1kN~7kN，键合时间为10min~30min；
S83、激光剥离所述第二衬底，并采用碱液腐蚀去除第二U型半导体层；
S84、干法刻蚀去除第二N型半导体层的损伤面，其中，刻蚀厚度为0.3μm~0.8μm。
作为上述技术方案的改进，位于所述第一P型半导体层上的第一键合层的上表面、第一P型电极的上表面与第一N型电极的上表面齐平；
位于所述第二P型半导体层上的第二键合层的上表面与中间电极的上表面齐平。
作为上述技术方案的改进，所述第一键合层、所述第二键合层均由绝缘材料制成。
作为上述技术方案的改进，所述第一键合层为AlOx层、SiOx层中的一种或两种组成的叠层结构，所述第一键合层的厚度为0.8μm~3μm；
所述第二键合层为AlOx层、SiOx层中的一种或两种组成的叠层结构，所述第二键合层的厚度为0.8μm~3μm。
作为上述技术方案的改进，所述第一N型电极包括依次层叠的第一欧姆接触层、第一反射层、第一包覆层和第三键合层；
其中，所述第一欧姆接触层为Cr层、Ni层、Ti层中的一种或多种组成的叠层结构，其厚度为25Å~200Å；
所述第一反射层为Al层、Ag层中的一种或两种组成的叠层结构，其厚度为500Å~2500Å；
所述第一包覆层为Ti层、Ni层、Pt层中的一种或多种组成的叠层结构，其厚度为300nm~1500nm；
所述第三键合层为Ni层、In层、Cu层、Au层中的一种或多种组成的叠层结构，其厚度为1μm~5μm；
所述第一P型电极包括依次层叠的第二欧姆接触层、第二反射层、第二包覆层和刻蚀阻挡层；
其中，所述第二欧姆接触层为Cr层、Ni层、Ti层中的一种或多种组成的叠层结构，其厚度为25Å~200Å；
所述第二反射层为Al层、Ag层中的一种或两种组成的叠层结构，其厚度为500Å~2500Å；
所述第二包覆层为Ti层、Ni层、Pt层中的一种或多种组成的叠层结构，其厚度为300nm~1500nm；
所述刻蚀阻挡层为Pt层、Au层中的一种或两种组成的叠层结构，其厚度为2000Å~5000Å。
作为上述技术方案的改进，所述中间电极包括依次层叠的第三欧姆接触层、第三包覆层和第三键合层；
其中，所述第三欧姆接触层为Cr层、Ni层、Ti层中的一种或多种组成的叠层结构，其厚度为25Å~200Å；
所述第三包覆层为Ti层、Ni层、Pt层中的一种或多种组成的叠层结构，其厚度为300nm~1500nm；
所述第三键合层为Ni层、In层、Cu层、Au层中的一种或多种组成的叠层结构，其厚度为1μm~5μm。
作为上述技术方案的改进，所述钝化层为AlOx层、SiOx层中的一种或两种组成的叠层结构，所述钝化层的厚度为500Å~5000Å。
相应的，本发明还公开了一种高压Micro-LED芯片，其由上述的高压Micro-LED芯片的制备方法制备而得。
实施本发明，具有如下有益效果：
本发明的高压Micro-LED芯片的制备方法中，先在第一外延片上依次形成了第一N型电极、第一P型电极和第一键合层，刻蚀暴露第一N型电极和第一P型电极，得到第一中间体；然后在第二外延片上依次形成了中间电极和第二键合层，并刻蚀暴露中间电极，得到第二中间体；再将第一中间体、第二中间体键合，并剥离第二衬底，得到中间芯片；进而在中间芯片上依次形成钝化层、第二N型电极和第二P型电极，最后剥离第一衬底，即得到高压Micro-LED芯片成品。基于该工艺，可将两个Micro-LED芯片单元连接在一起，有效提升了工作电压，此外，基于该制备方法形成的结构可促进电流的均匀分布，弱化量子效率衰减效应，提升发光效率。
附图说明
图1是现有技术中高压LED芯片的结构示意图；
图2是本发明一实施例中高压Micro-LED芯片的制备方法的流程图；
图3是步骤S2后第一外延片的结构示意图；
图4是步骤S3后第一外延片的结构示意图；
图5是本发明一实施例中第一N型电极的结构示意图；
图6是本发明一实施例中第一P型电极的结构示意图；
图7是步骤S4后第一中间体的结构示意图；
图8是步骤S7后第二中间体的结构示意图；
图9是本发明一实施例中中间电极的结构示意图；
图10是步骤S8后中间芯片的结构示意图；
图11是步骤S9后中间芯片的结构示意图；
图12是步骤S11后中间芯片的结构示意图；
图13是本发明一实施例中高压Micro-LED芯片的结构示意图；
图中，1为第一外延片，11为第一衬底，12为第一N型半导体层，13为第一MQW层，14为第一P型半导体层，15为第一U型半导体层，16为第一N型孔，10为第一中间体，2为第一N型电极，21为第一欧姆接触层，22为第一反射层，23为第一包覆层，24为第三键合层，3为第一P型电极，31为第二欧姆接触层，32为第二反射层，33为第二包覆层，34为刻蚀阻挡层，40为中间芯片，41为第一键合层，42为第二键合层，43为第一P型孔，5为第二外延片， 51为第二衬底，52为第二N型半导体层，53为第二MQW层，54为第二P型半导体层，55为第二U型半导体层，50为第二中间体，6为中间电极，61为第三欧姆接触层，62为第三包覆层，7为钝化层，71为第二N型孔，72为第二P型孔，8为第二N型电极，9为第二P型电极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。仅此声明，本发明在文中出现或即将出现的上、下、左、右、前、后、内、外等方位用词，仅以本发明的附图为基准，其并不是对本发明的具体限定。
参见图2，本发明提供了一种高压Micro-LED芯片的制备方法，其包括以下步骤：
S1：提供第一外延片；
其中，参见图3，第一外延片1包括第一衬底11和依次层叠于第一衬底11上的第一N型半导体层12、第一MQW层13和第一P型半导体层14。第一衬底11为蓝宝石衬底、硅衬底或SiC衬底，但不限于此。第一N型半导体层12可为N型GaN层、N型AlGaN层、N型GaAs层，但不限于此。第一MQW层13可为InGaN-GaN型MQW层、InGaN-AlGaN型MQW层或AlGaN-AlGaN型MQW层，但不限于此。第一P型半导体层14可为P型GaN层、P型AlGaN层、P型GaAs层，但不限于此。优选的，第一衬底11为蓝宝石衬底，其更易后期剥离。
优选的，在本发明的一个实施例之中，第一外延片1还包括第一U型半导体层15，其设于第一衬底11与第一N型半导体层12之间。更优选的，第一外延片还可包括本领域常见的缓冲层、应力缓冲层、电子阻挡层、欧姆接触层中的一种或多种，但不限于此。
S2：在第一外延片上形成刻蚀至第一N型半导体层的第一N型孔；
其中，可通过光刻-刻蚀工艺形成第一N型孔16。刻蚀工艺可为干法刻蚀或湿法刻蚀，但不限于此。优选的为干法刻蚀工艺（如ICP或RIE），其可更好地确保第一N型孔16的侧壁的倾斜角度。
S3：在步骤S2得到第一外延片上形成第一N型电极和第一P型电极；
具体的，可通过PVD、蒸镀等工艺形成第一N型电极2和第一P型电极3，但不限于此。第一N型电极2、第一P型电极3的组成相同或不同，也即，第一N型电极2、第一P型电极3可通过同一道电极形成工序同时形成，也可分别形成。第一N型电极2和第一P型电极3分步形成时，两者的形成先后顺序无特殊限定。
具体的，参见图4，第一N型电极2通过第一N型孔16与第一N型半导体层12形成电连接。更具体的，第一N型电极2形成在第一N型孔16中，并与第一MQW层13、第一P型半导体层14相隔离。第一P型电极3形成在第一P型半导体层14上。
其中，在本发明的一个实施例之中，第一N型电极2和第一P型电极3的结构不同。具体的，参见图5，第一N型电极2包括依次层叠的第一欧姆接触层21、第一反射层22、第一包覆层23和第三键合层24。基于该结构的第一N型电极2，后期可与中间电极6形成键合，提升Micro-LED之间的连接稳固性。
具体的，第一欧姆接触层21为Cr层、Ni层、Ti层中的一种或多种组成的叠层结构，其厚度为25Å~200Å；第一反射层22为Al层或Ag层，或两者组成的叠层结构，其厚度为500Å~2500Å；第一包覆层23为Ti层、Ni层、Pt层中的一种或多种组成的叠层结构，其厚度为300nm~1500nm；第三键合层24为Ni层、In层、Cu层、Au层中的一种或多种组成的叠层结构，其厚度为1μm~5μm。基于上述材料组合的第一N型电极2，不仅可与中间电极6形成良好的键合，而且可有效提升Micro-LED芯片的可靠性以及发光效率。
具体的，参见图6，第一P型电极3包括依次层叠的第二欧姆接触层31、第二反射层32、第二包覆层33和刻蚀阻挡层34，基于该结构的第一P型电极3，可防止后期刻蚀第一键合层41、钝化层7时损伤第一P型电极3。
具体的，第二欧姆接触层31为Cr层、Ni层、Ti层中的一种或多种组成的叠层结构，其厚度为25Å~200Å；第二反射层32为Al层或Ag层，或两者组成的叠层结构，其厚度为500Å~2500Å；第二包覆层33为Ti层、Ni层、Pt层中的一种或多种组成的叠层结构，其厚度为300nm~1500nm；刻蚀阻挡层34为Pt层、Au层中的一种或两种组成的叠层结构，其厚度为2000Å~5000Å。
具体的，第一N型电极2的上表面与第一P型电极3的上表面齐平或不齐平，优选的，在一个实施例中，控制第一P型电极3的总厚度为0.8μm~3μm。以使得第一N型电极2的上表面与第一P型电极3的上表面齐平，可提升连接稳固性。
S4：在步骤S3得到的第一外延片上形成第一键合层，并刻蚀暴露第一N型电极和第一P型电极，得到第一中间体；
具体的，可采用PVD、PECVD、MOCVD等方法形成第一键合层41，但不限于此。优选的，可采用PVD形成第一键合层41。第一键合层41生长结束后通过光刻刻蚀工艺暴露第一N型电极2和第一P型电极3。
第一键合层41可为金属材质，如Au、Cu、Ni等，但不限于此。第一键合层41还可为非金属材质。优选的，第一键合层41由绝缘的非金属材料制成，其不仅可以作为键合层使用，而且还可作为绝缘钝化层使用，保护第一中间体10，提升Micro-LED芯片的可靠性。更优选的，第一键合层41为AlOx层、SiOx层中的一种或两种组成的叠层结构。
第一键合层41的厚度为0.8μm~3μm，其与第一P型电极3的厚度相同或不同。优选的为相同，即位于第一P型半导体层14上的第一键合层41的上表面、第一P型电极3的上表面与第一N型电极2的上表面齐平，以提升结构稳固性。
第一键合层41形成结束后，通过光刻刻蚀工艺对其进行刻蚀，以暴露第一N型电极2和第一P型电极3，得到第一中间体10。优选的，参见图7，在一个实施例中，开孔的尺寸大于第一N型电极2和第一P型电极3的尺寸，以防止采用一些导电材质的第一键合层41时，第一N型电极2和第一P型电极3短路。
S5：提供第二外延片；
其中，参见图8，第二外延片5包括第二衬底51和依次层叠于第二衬底51上的第二N型半导体层52、第二MQW层53和第二P型半导体层54。第二衬底51为蓝宝石衬底、硅衬底或SiC衬底，但不限于此。第二N型半导体层52可为N型GaN层、N型AlGaN层、N型GaAs层，但不限于此。第二MQW层53可为InGaN-GaN型MQW层、InGaN-AlGaN型MQW层或AlGaN-AlGaN型MQW层，但不限于此。第二P型半导体层54可为P型GaN层、P型AlGaN层、P型GaAs层，但不限于此。优选的，第二衬底51为蓝宝石衬底，其更易后期剥离。
优选的，在本发明的一个实施例之中，第二外延片5还包括第二U型半导体层55，其设于第二衬底51与第二N型半导体层52之间。更优选的，第二外延片还可包括本领域常见的缓冲层、应力缓冲层、电子阻挡层、欧姆接触层中的一种或多种，但不限于此。
S6：在第二P型半导体层上形成中间电极；
具体的，可通过PVD、蒸镀等工艺形成中间电极6，但不限于此。参见图8、图9，中间电极6的组成可与第一N型电极2、第一P型电极3的组成相同或不同，但不限于此。
优选的，在一个实施例中，参见图9，中间电极6包括依次层叠的第三欧姆接触层61、第三包覆层62和第三键合层24；基于该结构的中间电极6，可与第一N型电极2形成良好的键合以及电接触。
具体的，第三欧姆接触层61为Cr层、Ni层、Ti层中的一种或多种组成的叠层结构，其厚度为25Å~200Å；第三包覆层62为Ti层、Ni层、Pt层中的一种或多种组成的叠层结构，其厚度为300nm~1500nm；第三键合层24为Ni层、In层、Cu层、Au层中的一种或多种组成的叠层结构，其厚度为1μm~5μm。
优选的，在一个实施例之中，控制第一N型电极2与中间电极6的宽度之差≤10μm，以进一步提升第一外延片1和第二外延片5的连接稳固性。更优选的，第一N型电极2与中间电极6的宽度之差为0.5μm~5μm。需要说明的是，第一N型电极2、中间电极6的截面形状相同，其宽度是指截面的宽度。当截面为圆形时，则为半径；当截面为其他多边形时，则为最大的边长，但不限于此。
S7：在步骤S6得到的第二外延片上形成第二键合层，并刻蚀暴露中间电极，得到第二中间体；
具体的，可采用PVD、PECVD、MOCVD等方法形成第二键合层42，但不限于此。优选的，可采用PVD形成第二键合层42。第二键合层42生长结束后通过光刻刻蚀工艺暴露中间电极6。
第二键合层42可为金属材质，如Au、Cu、Ni等，但不限于此。第二键合层42还可为非金属材质。优选的，第二键合层42由绝缘的非金属材料制成，其不仅可以作为键合层使用，而且还可作为绝缘钝化层使用，保护第二中间体50，提升Micro-LED芯片的可靠性。更优选的，第二键合层42为AlOx层、SiOx层中的一种或两种组成的叠层结构。
第二键合层42的厚度为0.8μm~3μm，其与中间电极6的厚度相同。优选的为相同，即位于第二P型半导体层54上的第二键合层42的上表面与中间电极6的上表面齐平，以提升结构稳固性。
第二键合层42形成完成后，通过光刻刻蚀工艺开孔，暴露中间电极6，得到第二中间体50。优选的，参见图8，在一个实施例中，开孔的尺寸大于中间电极6的尺寸。
需要说明的是，步骤S1~S4以及步骤S5~S7不分先后，可先实施S1~S4，然后实施S5~S7；也可先实施步骤S5~S7，再实施步骤S1~S4；也可将步骤S1~S4、步骤S5~S7同时实施。
S8：将第一中间体、第二中间体键合，并剥离第二衬底，暴露第二N型半导体层，得到中间芯片；
具体的，可通过共晶键合、阳极键合、热压键合、直接键合等方式将第一中间体10与第二中间体50键合，形成中间芯片40，但不限于此。优选的，通过热压键合将两者键合。参见图10，键合后，中间电极6与第一N型电极2形成电连接。
键合完成后，将第二衬底51剥离，更优选的，将第二衬底51、第二U型半导体层55剥离，通过剥离高位错密度的第二U型半导体层55，可提升发光效率。
优选的，在本发明的一个实施例中，步骤S8包括：
S81：将第一N型电极和中间电极键合；
具体的，通过共晶键合将第一N型电极2和中间电极6键合。其中，键合温度为200℃~350℃，键合压强为0.5MPa~4MPa，键合时间为7min~25min。
S82：将第一键合层、第二键合层键合；
具体的，通过热压键合将第一键合层41和第二键合层42键合。其中，键合温度为350℃~500℃，键合压力为1kN~7kN，键合时间为10min~30min。
通过先键合第一N型电极2和中间电极6，再键合第一键合层41和第二键合层42的键合方式，确保了第一N型电极2与中间电极6的良好的电接触，也提升了键合后的稳定性。
S83：激光剥离第二衬底，并采用碱液腐蚀去除第二U型半导体层；
具体的，采用KOH溶液腐蚀去除第二U型半导体层55，其中，腐蚀温度为50℃~60℃，腐蚀时间为4min~8min。KOH溶液为KOH水溶液，KOH的浓度为20wt%~40wt%。
S84：干法刻蚀去除第二N型半导体层的损伤面；
由于KOH溶液腐蚀难免会给第二N型半导体层52带来损伤，故采用干法刻蚀去除损伤面，其中，刻蚀厚度为0.3μm~0.8μm。
优选的，采用ICP刻蚀工艺刻蚀第二N型半导体层52。其中，上功率（即等离子体源功率）为800W~1000W，优选的为850W~920W。下功率（即偏压功率）为100W~300W，优选的为200W~300W。
刻蚀时所采用的气体为Ar、BCl3和Cl2的混合气体，且Ar的流量为10sccm~20sccm，优选的为12sccm~18sccm；BCl3的流量为10sccm~20sccm，优选的为12sccm~16sccm；Cl2的流量为250sccm~400sccm，优选的为280sccm~350sccm。
S9：在中间芯片上形成暴露第一P型电极的第一P型孔；
具体的，可通过光刻刻蚀工艺形成第一P型孔43，参见图11，第一P型孔43贯穿第二N型半导体层52、第二MQW层53、第二P型半导体层54以及第二键合层42，直至暴露第一P型电极3。第一P型电极3的刻蚀阻挡层34有效保护了第一P型电极3，避免其损伤。
S10：在步骤S9得到的中间芯片上形成钝化层，并分别在第二N型半导体层和第一P型电极的上方开孔，形成第二N型孔和第二P型孔；
具体的，可通过PVD、PECVD、MOCVD等方法形成钝化层7，但不限于此。优选的，通过PECVD形成钝化层7。钝化层7可为AlOx层、SiOx层、SiNx层中的一种或多种组成的叠层结构，钝化层7的厚度为500Å~5000Å。钝化层7覆盖第一P型孔43的侧壁。防止后续所形成第二P型电极9与第二N型电极8导通。
钝化层7形成后，通过光刻刻蚀工艺形成第二N型孔71和第二P型孔72，其中，第二N型孔71设于第二N型半导体层52的上方。第二P型孔72设置在第一P型孔43内的第一P型电极3的上方。
S11：在步骤S10得到的中间芯片上形成第二N型电极和第二P型电极；
具体的，可通过PVD、蒸镀等工艺形成第二N型电极8和第二P型电极9，但不限于此。第二N型电极8、第二P型电极9的组成相同或不同。优选的为相同，其均可由本领域常见的Al层、Cr层、Pt层、Ag层、Au层中的一种或多种组成。
具体的，参见图12，第二N型电极8通过第二N型孔71与第二N型半导体层52连接。第二P型电极9通过第二P型孔72与第一P型电极3连接。基于上述的电极连接结构，可优化电流的分布，提升发光效率。
S12：剥离第一衬底，即得到高压Micro-LED芯片成品。
具体的，可通过激光剥离去除第一衬底11，但不限于此。优选的，在一个实施例中，去除第一衬底11时，将第一U型半导体层15也刻蚀去除。基于本发明上述的制备方法制备得到的高压Micro-LED芯片，不仅工作电压高，而且优化了电流分布，提升了发光效率。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种高压Micro-LED芯片的制备方法，其特征在于，包括以下步骤：
S1、提供第一外延片，所述第一外延片包括第一衬底和依次层叠于所述第一衬底上的第一N型半导体层、第一MQW层和第一P型半导体层；
S2、在所述第一外延片上形成刻蚀至所述第一N型半导体层的第一N型孔；
S3、在步骤S2得到第一外延片上形成第一N型电极和第一P型电极，所述第一N型电极通过所述第一N型孔与所述第一N型半导体层连接；
S4、在步骤S3得到的第一外延片上形成第一键合层，并刻蚀暴露所述第一N型电极和第一P型电极，得到第一中间体；
S5、提供第二外延片，所述第二外延片包括第二衬底和依次层叠于第二衬底上的第二N型半导体层、第二MQW层和第二P型半导体层；
S6、在所述第二P型半导体层上形成中间电极；
S7、在步骤S6得到的第二外延片上形成第二键合层，并刻蚀暴露所述中间电极，得到第二中间体；
S8、将所述第一中间体、第二中间体键合，并剥离所述第二衬底，暴露所述第二N型半导体层，得到中间芯片；其中，键合后所述中间电极与所述第一N型电极形成电连接；
S9、在所述中间芯片上形成暴露所述第一P型电极的第一P型孔；
S10、在步骤S9得到的中间芯片上形成钝化层，并分别在第二N型半导体层和所述第一P型电极的上方开孔，形成第二N型孔和第二P型孔；
S11、在步骤S10得到的中间芯片上形成第二N型电极和第二P型电极，所述第二N型电极通过所述第二N型孔与所述第二N型半导体层连接，所述第二P型电极通过第二P型孔与所述第一P型电极连接；
S12、剥离所述第一衬底，即得到高压Micro-LED芯片成品。
2.如权利要求1所述的高压Micro-LED芯片的制备方法，其特征在于，所述第一N型电极和所述中间电极均包括第三键合层，以使所述第一N型电极和所述中间电极键合；
所述第一N型电极与所述中间电极的宽度之差≤10μm。
3.如权利要求2所述的高压Micro-LED芯片的制备方法，其特征在于，步骤S8包括：
S81、将第一N型电极和中间电极键合，其中，键合温度为200℃~350℃，键合压强为0.5MPa~4MPa，键合时间为7min~25min；
S82、将所述第一键合层、第二键合层键合，其中，键合温度为350℃~500℃，键合压力为1kN~7kN，键合时间为10min~30min；
S83、激光剥离所述第二衬底，并采用碱液腐蚀去除第二U型半导体层；
S84、干法刻蚀去除第二N型半导体层的损伤面，其中，刻蚀厚度为0.3μm~0.8μm。
4.如权利要求1所述的高压Micro-LED芯片的制备方法，其特征在于，位于所述第一P型半导体层上的第一键合层的上表面、第一P型电极的上表面与第一N型电极的上表面齐平；
位于所述第二P型半导体层上的第二键合层的上表面与中间电极的上表面齐平。
5.如权利要求1所述的高压Micro-LED芯片的制备方法，其特征在于，所述第一键合层、所述第二键合层均由绝缘材料制成。
6.如权利要求1所述的高压Micro-LED芯片的制备方法，其特征在于，所述第一键合层为AlOx层、SiOx层中的一种或两种组成的叠层结构，所述第一键合层的厚度为0.8μm~3μm；
所述第二键合层为AlOx层、SiOx层中的一种或两种组成的叠层结构，所述第二键合层的厚度为0.8μm~3μm。
7.如权利要求1所述的高压Micro-LED芯片的制备方法，其特征在于，所述第一N型电极包括依次层叠的第一欧姆接触层、第一反射层、第一包覆层和第三键合层；
其中，所述第一欧姆接触层为Cr层、Ni层、Ti层中的一种或多种组成的叠层结构，其厚度为25Å~200Å；
所述第一反射层为Al层、Ag层中的一种或两种组成的叠层结构，其厚度为500Å~2500Å；
所述第一包覆层为Ti层、Ni层、Pt层中的一种或多种组成的叠层结构，其厚度为300nm~1500nm；
所述第三键合层为Ni层、In层、Cu层、Au层中的一种或多种组成的叠层结构，其厚度为1μm~5μm；
所述第一P型电极包括依次层叠的第二欧姆接触层、第二反射层、第二包覆层和刻蚀阻挡层；
其中，所述第二欧姆接触层为Cr层、Ni层、Ti层中的一种或多种组成的叠层结构，其厚度为25Å~200Å；
所述第二反射层为Al层、Ag层中的一种或两种组成的叠层结构，其厚度为500Å~2500Å；
所述第二包覆层为Ti层、Ni层、Pt层中的一种或多种组成的叠层结构，其厚度为300nm~1500nm；
所述刻蚀阻挡层为Pt层、Au层中的一种或两种组成的叠层结构，其厚度为2000Å~5000Å。
8.如权利要求1所述的高压Micro-LED芯片的制备方法，其特征在于，所述中间电极包括依次层叠的第三欧姆接触层、第三包覆层和第三键合层；
其中，所述第三欧姆接触层为Cr层、Ni层、Ti层中的一种或多种组成的叠层结构，其厚度为25Å~200Å；
所述第三包覆层为Ti层、Ni层、Pt层中的一种或多种组成的叠层结构，其厚度为300nm~1500nm；
所述第三键合层为Ni层、In层、Cu层、Au层中的一种或多种组成的叠层结构，其厚度为1μm~5μm。
9.如权利要求1所述的高压Micro-LED芯片的制备方法，其特征在于，所述钝化层为AlOx层、SiOx层中的一种或两种组成的叠层结构，所述钝化层的厚度为500Å~5000Å。
10.一种高压Micro-LED芯片，其特征在于，由如权利要求1~9任一项所述的高压Micro-LED芯片的制备方法制备而得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410225325.3A CN117810318B (zh) | 2024-02-29 | 2024-02-29 | 高压Micro-LED芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410225325.3A CN117810318B (zh) | 2024-02-29 | 2024-02-29 | 高压Micro-LED芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117810318A CN117810318A (zh) | 2024-04-02 |
| CN117810318B true CN117810318B (zh) | 2024-05-07 |
Family
ID=90423839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410225325.3A Active CN117810318B (zh) | 2024-02-29 | 2024-02-29 | 高压Micro-LED芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117810318B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336706A (zh) * | 2014-08-06 | 2016-02-17 | 晶能光电（江西）有限公司 | 一种高压led芯片的制备方法 |
| CN105633254A (zh) * | 2015-12-30 | 2016-06-01 | 山东浪潮华光光电子股份有限公司 | 一种高压倒装芯片结构及其制备方法 |
| CN109585618A (zh) * | 2018-11-15 | 2019-04-05 | 泉州三安半导体科技有限公司 | 一种高压发光二极管芯片以及制备方法 |
| CN112840468A (zh) * | 2019-12-10 | 2021-05-25 | 厦门三安光电有限公司 | 一种发光装置 |
| CN113690267A (zh) * | 2021-06-30 | 2021-11-23 | 河源市众拓光电科技有限公司 | 一种贴片式hemt-led的单片集成方法 |
| CN114709299A (zh) * | 2022-03-03 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种垂直串联结构高压芯片及其制作方法 |
| CN114744089A (zh) * | 2022-03-03 | 2022-07-12 | 广州市众拓光电科技有限公司 | 一种uvc led芯片及其制备方法 |
| CN114864778A (zh) * | 2022-04-27 | 2022-08-05 | 河源市众拓光电科技有限公司 | 一种垂直蓝光led芯片及其制备方法 |
| WO2023092568A1 (zh) * | 2021-11-29 | 2023-06-01 | 厦门市芯颖显示科技有限公司 | 固态发光器件及其制作方法和显示装置 |
| CN117199209A (zh) * | 2022-05-30 | 2023-12-08 | 山东浪潮华光光电子股份有限公司 | 一种红外led芯片及其制造方法 |
| CN117438512A (zh) * | 2023-12-21 | 2024-01-23 | 江西兆驰半导体有限公司 | 一种高压Micro LED芯片及其制备方法 |
-
2024
- 2024-02-29 CN CN202410225325.3A patent/CN117810318B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336706A (zh) * | 2014-08-06 | 2016-02-17 | 晶能光电（江西）有限公司 | 一种高压led芯片的制备方法 |
| CN105633254A (zh) * | 2015-12-30 | 2016-06-01 | 山东浪潮华光光电子股份有限公司 | 一种高压倒装芯片结构及其制备方法 |
| CN109585618A (zh) * | 2018-11-15 | 2019-04-05 | 泉州三安半导体科技有限公司 | 一种高压发光二极管芯片以及制备方法 |
| CN112840468A (zh) * | 2019-12-10 | 2021-05-25 | 厦门三安光电有限公司 | 一种发光装置 |
| CN113690267A (zh) * | 2021-06-30 | 2021-11-23 | 河源市众拓光电科技有限公司 | 一种贴片式hemt-led的单片集成方法 |
| WO2023092568A1 (zh) * | 2021-11-29 | 2023-06-01 | 厦门市芯颖显示科技有限公司 | 固态发光器件及其制作方法和显示装置 |
| CN114709299A (zh) * | 2022-03-03 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种垂直串联结构高压芯片及其制作方法 |
| CN114744089A (zh) * | 2022-03-03 | 2022-07-12 | 广州市众拓光电科技有限公司 | 一种uvc led芯片及其制备方法 |
| CN114864778A (zh) * | 2022-04-27 | 2022-08-05 | 河源市众拓光电科技有限公司 | 一种垂直蓝光led芯片及其制备方法 |
| CN117199209A (zh) * | 2022-05-30 | 2023-12-08 | 山东浪潮华光光电子股份有限公司 | 一种红外led芯片及其制造方法 |
| CN117438512A (zh) * | 2023-12-21 | 2024-01-23 | 江西兆驰半导体有限公司 | 一种高压Micro LED芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117810318A (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7348601B2 (en) | Nitride-based compound semiconductor light emitting device | |
| JP4183299B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| US8835938B2 (en) | Nitride semiconductor light-emitting element and method of manufacturing the same | |
| US9190451B2 (en) | Light emitting diode array and method for manufacturing the same | |
| US8759121B2 (en) | Light emitting diode array and method for manufacturing the same | |
| TWI816970B (zh) | 發光元件及其製造方法 | |
| CN104300065A (zh) | 具有新型扩展电极结构的发光二极管及其制造方法 | |
| CN113497164B (zh) | 一种反极性GaAs基AlGaInP红光LED芯片管芯结构及其制作方法 | |
| KR20080053180A (ko) | 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자 | |
| CN104319332A (zh) | 一种发光二极管及其制造方法 | |
| CN117810318B (zh) | 高压Micro-LED芯片及其制备方法 | |
| JP2004311677A (ja) | 半導体発光素子 | |
| CN113270522A (zh) | 一种微发光二极管芯片、其制作方法及显示装置 | |
| CN102473807A (zh) | 用于半导体发光器件的反射性接触 | |
| KR100661717B1 (ko) | 알루미늄 버퍼층을 이용한 발광 다이오드 제조방법 | |
| JP2000315819A (ja) | 半導体発光素子の製法 | |
| TWI786503B (zh) | 發光元件及其製造方法 | |
| CN114551675A (zh) | 红光微型发光二极管芯片及其制备方法 | |
| CN211088296U (zh) | 一种高压led芯片 | |
| JP2004235505A (ja) | 発光素子及び半導体素子用オーミック電極構造 | |
| CN109980063B (zh) | 一种发光二极管及其制作方法 | |
| TW201340397A (zh) | 發光二極體元件及其製造方法 | |
| CN102201511B (zh) | 发光二极管结构及其制造方法 | |
| KR101123012B1 (ko) | 반도체 발광소자 | |
| TWI833439B (zh) | 發光元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |