JP2000315819A - 半導体発光素子の製法 - Google Patents
半導体発光素子の製法Info
- Publication number
- JP2000315819A JP2000315819A JP12440999A JP12440999A JP2000315819A JP 2000315819 A JP2000315819 A JP 2000315819A JP 12440999 A JP12440999 A JP 12440999A JP 12440999 A JP12440999 A JP 12440999A JP 2000315819 A JP2000315819 A JP 2000315819A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transparent electrode
- film
- layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 ｐ側パッド電極を形成する際にレジスト膜な
どにより透明電極が汚れないようにすると共に、パッド
電極を簡単な方法で厚く形成し、ワイヤボンディングな
どの信頼性を向上させることができる半導体発光素子の
製法を提供する。 【解決手段】 （ａ）ウェハ状の基板上にｎ形層３およ
びｐ形層５を含み発光層を形成する半導体層を積層し、
（ｂ）前記積層される半導体層の表面側のｐ形層５上に
透明電極６を形成すると共に、積層される半導体層の一
部を除去して露出するｎ形層３上にｎ側電極用金属膜９
ａを設け、（ｃ）透明電極６およびｎ側電極用金属膜９
ａが設けられたウェハの表面にパシベーション膜７を設
け、（ｄ）パシベーション膜７の前記ｎ側電極用金属膜
の部分および透明電極６上のパッド電極の形成場所を開
口し、（ｅ）開口されて露出するｎ側電極用金属膜９ａ
の部分および透明電極６上にそれぞれパッド電極８、９
を形成する。
どにより透明電極が汚れないようにすると共に、パッド
電極を簡単な方法で厚く形成し、ワイヤボンディングな
どの信頼性を向上させることができる半導体発光素子の
製法を提供する。 【解決手段】 （ａ）ウェハ状の基板上にｎ形層３およ
びｐ形層５を含み発光層を形成する半導体層を積層し、
（ｂ）前記積層される半導体層の表面側のｐ形層５上に
透明電極６を形成すると共に、積層される半導体層の一
部を除去して露出するｎ形層３上にｎ側電極用金属膜９
ａを設け、（ｃ）透明電極６およびｎ側電極用金属膜９
ａが設けられたウェハの表面にパシベーション膜７を設
け、（ｄ）パシベーション膜７の前記ｎ側電極用金属膜
の部分および透明電極６上のパッド電極の形成場所を開
口し、（ｅ）開口されて露出するｎ側電極用金属膜９ａ
の部分および透明電極６上にそれぞれパッド電極８、９
を形成する。
Description
【０００１】
【発明の属する技術分野】本発明はウェハ状の基板上
に、ｐ形層およびｎ形層を含む半導体層を積層した後
に、ｐ形層およびｎ形層にそれぞれパッド電極を形成す
る半導体発光素子の製法に関する。さらに詳しくは、パ
ッド電極の形成時に光の取出し面を汚すことなく、ま
た、ワイヤボンディング時などに剥れなどが生じにくい
ような厚いパッド電極を形成することができる半導体発
光素子の製法に関する。
に、ｐ形層およびｎ形層を含む半導体層を積層した後
に、ｐ形層およびｎ形層にそれぞれパッド電極を形成す
る半導体発光素子の製法に関する。さらに詳しくは、パ
ッド電極の形成時に光の取出し面を汚すことなく、ま
た、ワイヤボンディング時などに剥れなどが生じにくい
ような厚いパッド電極を形成することができる半導体発
光素子の製法に関する。
【０００２】
【従来の技術】従来、青色系の光を発光する半導体発光
素子のチップ（以下、ＬＥＤチップという）の製法は、
つぎのように行われる。すなわち、図４に示されるよう
に、サファイア基板２１上にたとえばｎ形のＧａＮから
なるｎ形層（クラッド層）２３と、バンドギャップエネ
ルギーがクラッド層のそれよりも小さく発光波長を定め
る材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種
々変わり得ることを意味する、以下同じ）化合物半導体
からなる活性層（発光層）２４と、ｐ形のＧａＮからな
るｐ形層（クラッド層）２５とを順次エピタキシャル成
長し、その表面にＩＴＯなどからなる透明電極２６を介
してｐ側パッド電極２８を設け、積層された半導体層の
一部をエッチングして露出するｎ形層２３の表面にｎ側
パッド電極２９を設ける。そして、電極２８、２９が露
出するように、たとえばＳｉＯ2 などのパシベーション
膜２７を表面に設けてからダイシングをしてチップ化す
る。
素子のチップ（以下、ＬＥＤチップという）の製法は、
つぎのように行われる。すなわち、図４に示されるよう
に、サファイア基板２１上にたとえばｎ形のＧａＮから
なるｎ形層（クラッド層）２３と、バンドギャップエネ
ルギーがクラッド層のそれよりも小さく発光波長を定め
る材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種
々変わり得ることを意味する、以下同じ）化合物半導体
からなる活性層（発光層）２４と、ｐ形のＧａＮからな
るｐ形層（クラッド層）２５とを順次エピタキシャル成
長し、その表面にＩＴＯなどからなる透明電極２６を介
してｐ側パッド電極２８を設け、積層された半導体層の
一部をエッチングして露出するｎ形層２３の表面にｎ側
パッド電極２９を設ける。そして、電極２８、２９が露
出するように、たとえばＳｉＯ2 などのパシベーション
膜２７を表面に設けてからダイシングをしてチップ化す
る。
【０００３】
【発明が解決しようとする課題】前述のように、両パッ
ド電極を設けた後に、そのパッド電極が露出するように
ＬＥＤチップの表面の全面にパシベーション膜が設けら
れている。このように最終的にパシベーション膜が設け
られることにより、ＬＥＤチップ表面のほぼ全面をパシ
ベーション膜により被覆するため、その後の取扱などに
より表面を汚すことなく発光ランプなどに組み込まれる
ため好ましい。
ド電極を設けた後に、そのパッド電極が露出するように
ＬＥＤチップの表面の全面にパシベーション膜が設けら
れている。このように最終的にパシベーション膜が設け
られることにより、ＬＥＤチップ表面のほぼ全面をパシ
ベーション膜により被覆するため、その後の取扱などに
より表面を汚すことなく発光ランプなどに組み込まれる
ため好ましい。
【０００４】しかし、パッド電極を形成する際、リフト
オフ法によるためレジスト膜を塗布したり、レジスト膜
を剥離する処理が必要となる。この際、ＩＴＯまたはＮ
ｉ-Ａｕ合金、Ｃｏ-Ａｕ合金などの薄膜金属などからな
る透明電極の表面に異物が付着しやすく、透明電極の表
面が汚れると透明電極を透過する光を減衰させ、発光効
率を低下させるという問題がある。とくに、ｐ側パッド
電極を形成する場合、ＩＴＯなどの透明電極上に形成す
るため、パターニングをすることができず、リフトオフ
法などにより形成しなければならず、汚れが顕著とな
る。さらに、汚れた表面にそのままＳｉＯ2 などの保護
膜を設けると、保護膜のクラックや剥れなどが生じやす
いという問題もある。
オフ法によるためレジスト膜を塗布したり、レジスト膜
を剥離する処理が必要となる。この際、ＩＴＯまたはＮ
ｉ-Ａｕ合金、Ｃｏ-Ａｕ合金などの薄膜金属などからな
る透明電極の表面に異物が付着しやすく、透明電極の表
面が汚れると透明電極を透過する光を減衰させ、発光効
率を低下させるという問題がある。とくに、ｐ側パッド
電極を形成する場合、ＩＴＯなどの透明電極上に形成す
るため、パターニングをすることができず、リフトオフ
法などにより形成しなければならず、汚れが顕著とな
る。さらに、汚れた表面にそのままＳｉＯ2 などの保護
膜を設けると、保護膜のクラックや剥れなどが生じやす
いという問題もある。
【０００５】また、従来はパッド電極もスパッタリング
または真空蒸着法により設けられているため、厚く形成
することが困難で、１μｍ程度の厚さに形成されてい
る。そのため、ワイヤボンディングなどの際に力が加わ
ると、パッド電極の接着面などにクラックが入ったりし
てパッド電極の剥れなどが生じるという問題がある。
または真空蒸着法により設けられているため、厚く形成
することが困難で、１μｍ程度の厚さに形成されてい
る。そのため、ワイヤボンディングなどの際に力が加わ
ると、パッド電極の接着面などにクラックが入ったりし
てパッド電極の剥れなどが生じるという問題がある。
【０００６】本発明はこのような問題を解決するために
なされたもので、ｐ側パッド電極を形成する際にレジス
ト膜などにより透明電極が汚れないようにパッド電極を
形成することができる半導体発光素子の製法を提供する
ことにある。
なされたもので、ｐ側パッド電極を形成する際にレジス
ト膜などにより透明電極が汚れないようにパッド電極を
形成することができる半導体発光素子の製法を提供する
ことにある。
【０００７】本発明の他の目的は、パッド電極を簡単な
方法で厚く形成し、ワイヤボンディングなどの信頼性を
向上することができる半導体発光素子の製法を提供する
ことにある。
方法で厚く形成し、ワイヤボンディングなどの信頼性を
向上することができる半導体発光素子の製法を提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明による半導体発光
素子の製法は、（ａ）ウェハ状の基板上に第１導電形半
導体層および第２導電形半導体層を含み発光層を形成す
る半導体層を積層し、（ｂ）前記積層される半導体層の
表面側の第２導電形半導体層上に透明電極を形成すると
共に、前記積層される半導体層の一部を除去して露出す
る第１導電形半導体層上に第１の電極用金属膜を設け、
（ｃ）前記透明電極および第１の電極用金属膜が設けら
れたウェハの表面にパシベーション膜を設け、（ｄ）該
パシベーション膜の前記第１の電極用金属膜の部分およ
び前記透明電極上のパッド電極の形成場所を開口し、
（ｅ）前記開口されて露出する第１の電極用金属膜の部
分および透明電極上にそれぞれパッド電極を形成するこ
とを特徴とする。
素子の製法は、（ａ）ウェハ状の基板上に第１導電形半
導体層および第２導電形半導体層を含み発光層を形成す
る半導体層を積層し、（ｂ）前記積層される半導体層の
表面側の第２導電形半導体層上に透明電極を形成すると
共に、前記積層される半導体層の一部を除去して露出す
る第１導電形半導体層上に第１の電極用金属膜を設け、
（ｃ）前記透明電極および第１の電極用金属膜が設けら
れたウェハの表面にパシベーション膜を設け、（ｄ）該
パシベーション膜の前記第１の電極用金属膜の部分およ
び前記透明電極上のパッド電極の形成場所を開口し、
（ｅ）前記開口されて露出する第１の電極用金属膜の部
分および透明電極上にそれぞれパッド電極を形成するこ
とを特徴とする。
【０００９】ここにパッド電極とは、ワイヤボンディン
グをしたり、直接またはバンプなどを介してリードなど
の電極端子と接続する電極部分を意味する。
グをしたり、直接またはバンプなどを介してリードなど
の電極端子と接続する電極部分を意味する。
【００１０】この方法で行うことにより、透明電極上に
設けるパッド電極を、透明電極上にパシベーション膜が
設けられた状態で形成することができるため、透明電極
を汚すことなく形成することができる。しかも、清浄な
透明電極上にパシベーション膜が設けられているため、
その密着力もよく、パシベーション膜の信頼性も向上す
る。
設けるパッド電極を、透明電極上にパシベーション膜が
設けられた状態で形成することができるため、透明電極
を汚すことなく形成することができる。しかも、清浄な
透明電極上にパシベーション膜が設けられているため、
その密着力もよく、パシベーション膜の信頼性も向上す
る。
【００１１】前記（ｅ）工程で、ウェハを電気メッキ液
に浸漬し、電気メッキ液と前記積層された半導体層との
間に電圧を印加することにより、前記パッド電極を電気
メッキ法により形成すれば、パシベーション膜から露出
する部分のみに金属膜が堆積され、材料の無駄がなく、
効率よくパッド電極を厚く形成することができる。その
結果、ワイヤボンディングなどの信頼性が非常に向上す
る。
に浸漬し、電気メッキ液と前記積層された半導体層との
間に電圧を印加することにより、前記パッド電極を電気
メッキ法により形成すれば、パシベーション膜から露出
する部分のみに金属膜が堆積され、材料の無駄がなく、
効率よくパッド電極を厚く形成することができる。その
結果、ワイヤボンディングなどの信頼性が非常に向上す
る。
【００１２】前記第１の電極をＴｉ-Ａｌ合金とＴｉ／
Ａｕ積層体との積層により形成することにより、Ｔｉ-
Ａｌ合金層の表面の酸化防止という利点がある。
Ａｕ積層体との積層により形成することにより、Ｔｉ-
Ａｌ合金層の表面の酸化防止という利点がある。
【００１３】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子の製法について説明をする。図１に
は、青色系の発光に適したチッ化ガリウム系化合物半導
体層をウェハ状のサファイア基板上に積層し、電極を設
ける製造工程が１チップ分で示されている。ここにチッ
化ガリウム系化合物半導体とは、III 族元素のＧａとＶ
族元素のＮとの化合物またはIII 族元素のＧａの一部ま
たは全部がＡｌ、Ｉｎなどの他のIII 族元素と置換した
ものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなど
の他のＶ族元素と置換した化合物からなる半導体をい
う。
明の半導体発光素子の製法について説明をする。図１に
は、青色系の発光に適したチッ化ガリウム系化合物半導
体層をウェハ状のサファイア基板上に積層し、電極を設
ける製造工程が１チップ分で示されている。ここにチッ
化ガリウム系化合物半導体とは、III 族元素のＧａとＶ
族元素のＮとの化合物またはIII 族元素のＧａの一部ま
たは全部がＡｌ、Ｉｎなどの他のIII 族元素と置換した
ものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなど
の他のＶ族元素と置換した化合物からなる半導体をい
う。
【００１４】まず、図１（ａ）に示されるように、ウェ
ハ状の基板１上に第１導電形半導体層（ｎ形層３）およ
び第２導電形半導体層（ｐ形層５）を含み発光層を形成
する半導体層を積層する。そして、積層される半導体層
の表面側のｐ形層５上にＩＴＯまたはＮｉ-Ａｕ合金、
Ｃｏ-Ａｕ合金などの薄膜金属などからなる透明電極６
を形成すると共に、積層される半導体層の一部を除去し
て露出するｎ形層３上に第１の電極用金属膜（ｎ側電
極）９ａを設ける。
ハ状の基板１上に第１導電形半導体層（ｎ形層３）およ
び第２導電形半導体層（ｐ形層５）を含み発光層を形成
する半導体層を積層する。そして、積層される半導体層
の表面側のｐ形層５上にＩＴＯまたはＮｉ-Ａｕ合金、
Ｃｏ-Ａｕ合金などの薄膜金属などからなる透明電極６
を形成すると共に、積層される半導体層の一部を除去し
て露出するｎ形層３上に第１の電極用金属膜（ｎ側電
極）９ａを設ける。
【００１５】具体的に説明すると、半導体層を積層する
ため、たとえば有機金属化学気相成長法（ＭＯＣＶＤ
法）により反応ガスおよび必要なドーパントガスを導入
して、サファイア（Ａｌ2 Ｏ3 単結晶）などからなる基
板１の表面に図示しないＧａＮからなる低温バッファ層
と、クラッド層となるｎ形のＧａＮおよび／またはＡｌ
ＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意
味する、以下同じ）の積層構造からなるｎ形層３を１〜
５μｍ程度堆積し、さらに、バンドギャップエネルギー
がクラッド層のそれよりも小さくなる材料、たとえばＩ
ｎＧａＮ系化合物半導体層からなる活性層４を０.００
２〜０.３μｍ程度、ｐ形のＡｌＧａＮ系化合物半導体
層および／またはＧａＮ層からなるｐ形層（クラッド
層）５を０.０２〜０.５μｍ程度、それぞれ順次積層す
る。なお、積層後にｐ形層５の活性化のため、アニール
処理を行うこともある。ついで、その表面に、たとえば
Ｎｉ-Ａｕ膜またはＣｏ-Ａｕ膜またはＩＴＯ膜を０.０
１〜０.０５μｍ程度成膜し、エッチングまたはリフト
オフ法により透明電極６を形成する。
ため、たとえば有機金属化学気相成長法（ＭＯＣＶＤ
法）により反応ガスおよび必要なドーパントガスを導入
して、サファイア（Ａｌ2 Ｏ3 単結晶）などからなる基
板１の表面に図示しないＧａＮからなる低温バッファ層
と、クラッド層となるｎ形のＧａＮおよび／またはＡｌ
ＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意
味する、以下同じ）の積層構造からなるｎ形層３を１〜
５μｍ程度堆積し、さらに、バンドギャップエネルギー
がクラッド層のそれよりも小さくなる材料、たとえばＩ
ｎＧａＮ系化合物半導体層からなる活性層４を０.００
２〜０.３μｍ程度、ｐ形のＡｌＧａＮ系化合物半導体
層および／またはＧａＮ層からなるｐ形層（クラッド
層）５を０.０２〜０.５μｍ程度、それぞれ順次積層す
る。なお、積層後にｐ形層５の活性化のため、アニール
処理を行うこともある。ついで、その表面に、たとえば
Ｎｉ-Ａｕ膜またはＣｏ-Ａｕ膜またはＩＴＯ膜を０.０
１〜０.０５μｍ程度成膜し、エッチングまたはリフト
オフ法により透明電極６を形成する。
【００１６】ついで、ｎ側電極用金属膜（ｎ側電極）９
ａを形成するため、積層される半導体層の一部を除去し
てｎ形層３を露出させる。すなわち、積層された半導体
層の表面にレジスト膜などを設けてパターニングをし、
積層された半導体層３〜５の一部をエッチングしてｎ形
層３を露出させる。この際、各チップに分割する境界部
の近傍の半導体層もエッチングすることがあるが、エッ
チングしなくてもよい。そして、図２にパシベーション
膜を省略した状態の１チップの平面説明図が示されるよ
うに、ｎ形層３を露出させる。このエッチングは、塩素
ガスなどによる反応性イオンエッチングにより行うこと
ができ、ＳｉＯ2 、ＳｉＮ、Ｔｉ、Ｎｉなどをマスクと
して用いることにより、エッチングをすることができ
る。そして、ｎ形層３の露出面に、ＴｉおよびＡｌをそ
れぞれ０.１μｍ程度と０.３μｍ程度づつ真空蒸着など
により成膜してシンターすることにより合金化してｎ側
電極９ａを形成する。この電極９ａの形状は、リフトオ
フ法または全面に成膜してからパターニングする方法に
より、形成される。この合金からなる電極により、優れ
たオーミックコンタクトが得られるが、さらにこの上に
Ｔｉ／Ａｕの積層膜をそれぞれ０.１μｍ程度と０.４μ
ｍ程度づつ真空蒸着などにより成膜することが、電極表
面の酸化防止のため好ましい。
ａを形成するため、積層される半導体層の一部を除去し
てｎ形層３を露出させる。すなわち、積層された半導体
層の表面にレジスト膜などを設けてパターニングをし、
積層された半導体層３〜５の一部をエッチングしてｎ形
層３を露出させる。この際、各チップに分割する境界部
の近傍の半導体層もエッチングすることがあるが、エッ
チングしなくてもよい。そして、図２にパシベーション
膜を省略した状態の１チップの平面説明図が示されるよ
うに、ｎ形層３を露出させる。このエッチングは、塩素
ガスなどによる反応性イオンエッチングにより行うこと
ができ、ＳｉＯ2 、ＳｉＮ、Ｔｉ、Ｎｉなどをマスクと
して用いることにより、エッチングをすることができ
る。そして、ｎ形層３の露出面に、ＴｉおよびＡｌをそ
れぞれ０.１μｍ程度と０.３μｍ程度づつ真空蒸着など
により成膜してシンターすることにより合金化してｎ側
電極９ａを形成する。この電極９ａの形状は、リフトオ
フ法または全面に成膜してからパターニングする方法に
より、形成される。この合金からなる電極により、優れ
たオーミックコンタクトが得られるが、さらにこの上に
Ｔｉ／Ａｕの積層膜をそれぞれ０.１μｍ程度と０.４μ
ｍ程度づつ真空蒸着などにより成膜することが、電極表
面の酸化防止のため好ましい。
【００１７】つぎに、図１（ｂ）に示されるように、透
明電極６およびｎ側電極９ａが設けられたウェハの表面
に、ＳｉＯ2 などからなるパシベーション膜７を設け
る。具体的には、たとえばＣＶＤ法により、ウェハ表面
の全面にＳｉＯ2 膜を０.５μｍ程度の厚さに成膜す
る。
明電極６およびｎ側電極９ａが設けられたウェハの表面
に、ＳｉＯ2 などからなるパシベーション膜７を設け
る。具体的には、たとえばＣＶＤ法により、ウェハ表面
の全面にＳｉＯ2 膜を０.５μｍ程度の厚さに成膜す
る。
【００１８】つぎに、図１（ｃ）に示されるように、パ
シベーション膜７のｎ側電極９ａの部分および透明電極
６上のパッド電極の形成場所を開口し、開口部７ａ、７
ｂを形成する。この開口部７ａ、７ｂは、半導体装置の
製造工程のコンタクト孔を開口するのと同様に、開口す
る部分のみを除いたレジスト膜（図示せず）などのマス
クを形成して、反応性イオンエッチング（ＲＩＥ）法に
より、またはフッ酸によるウェットエッチング法により
パシベーション膜７をエッチングすることにより形成さ
れ、透明電極６およびｎ側電極９ａが部分的に露出す
る。
シベーション膜７のｎ側電極９ａの部分および透明電極
６上のパッド電極の形成場所を開口し、開口部７ａ、７
ｂを形成する。この開口部７ａ、７ｂは、半導体装置の
製造工程のコンタクト孔を開口するのと同様に、開口す
る部分のみを除いたレジスト膜（図示せず）などのマス
クを形成して、反応性イオンエッチング（ＲＩＥ）法に
より、またはフッ酸によるウェットエッチング法により
パシベーション膜７をエッチングすることにより形成さ
れ、透明電極６およびｎ側電極９ａが部分的に露出す
る。
【００１９】つぎに、図１（ｄ）に示されるように、た
とえば電解メッキ法により、パシベーション膜７の開口
部７ｂ、７ａから露出する透明電極６およびｎ側電極９
ａの上に、Ａｕを成膜してｐ側およびｎ側のパッド電極
８、９をそれぞれ形成する。このパッド電極８、９は、
それぞれ１〜７.５μｍ程度の厚さ、さらに好ましくは
３〜５μｍ程度、たとえば３μｍ程度の厚さに形成され
る。従来の厚さに比べると３倍程度の厚さになるが、真
空蒸着法などのように余計なところには付着しないで必
要な場所のみに析出するため、短時間で効率よくパッド
電極８、９を形成することができる。
とえば電解メッキ法により、パシベーション膜７の開口
部７ｂ、７ａから露出する透明電極６およびｎ側電極９
ａの上に、Ａｕを成膜してｐ側およびｎ側のパッド電極
８、９をそれぞれ形成する。このパッド電極８、９は、
それぞれ１〜７.５μｍ程度の厚さ、さらに好ましくは
３〜５μｍ程度、たとえば３μｍ程度の厚さに形成され
る。従来の厚さに比べると３倍程度の厚さになるが、真
空蒸着法などのように余計なところには付着しないで必
要な場所のみに析出するため、短時間で効率よくパッド
電極８、９を形成することができる。
【００２０】電気メッキ法により電極を形成するには、
図３にメッキ液に浸漬した説明図および半導体ウェハの
一部の断面説明図が示されるように、ウェハ１３の端部
のｎ形層３にオーミック接触させた電極１４を形成して
おき、その部分にリード１５を接続してメッキ液１６中
に浸漬してリード１５を負電極１７と接続し、正の電極
１８との間に電流を流すことにより、パシベーション膜
７から露出した透明電極６およびｎ側電極９ａ上にＡｕ
を析出させることができる。この場合、ｐ形層５は各チ
ップごとに分離されているが、ｎ形層３から積層された
半導体層を介してメッキ用の電流が流れる。なお、図３
で１３ａは各チップを指す。
図３にメッキ液に浸漬した説明図および半導体ウェハの
一部の断面説明図が示されるように、ウェハ１３の端部
のｎ形層３にオーミック接触させた電極１４を形成して
おき、その部分にリード１５を接続してメッキ液１６中
に浸漬してリード１５を負電極１７と接続し、正の電極
１８との間に電流を流すことにより、パシベーション膜
７から露出した透明電極６およびｎ側電極９ａ上にＡｕ
を析出させることができる。この場合、ｐ形層５は各チ
ップごとに分離されているが、ｎ形層３から積層された
半導体層を介してメッキ用の電流が流れる。なお、図３
で１３ａは各チップを指す。
【００２１】この例では、パッド電極８、９を電気メッ
キ法により設けたが、電気メッキ法によれば短時間で厚
く電極膜を形成することができると共に、無駄なところ
には金属が付着しないで効率的に設けることができる。
しかし、真空蒸着法やスパッタリング法などの他の方法
で設けても、時間は掛かるものの、ｐ側パッド電極８を
形成する部分以外の透明電極６はパシベーション膜によ
り被覆されているため、透明電極上の汚れの問題は発生
せず、発光効率を向上させることができる。
キ法により設けたが、電気メッキ法によれば短時間で厚
く電極膜を形成することができると共に、無駄なところ
には金属が付着しないで効率的に設けることができる。
しかし、真空蒸着法やスパッタリング法などの他の方法
で設けても、時間は掛かるものの、ｐ側パッド電極８を
形成する部分以外の透明電極６はパシベーション膜によ
り被覆されているため、透明電極上の汚れの問題は発生
せず、発光効率を向上させることができる。
【００２２】さらに、前述の例では、透明電極を設けて
から、ｎ側電極を設けるためのエッチングおよびｎ側電
極の形成を行ったが、ｎ側電極を設けた後に透明電極を
形成し、その上にパシベーション膜を設けてもよく、順
序は別に問わない。
から、ｎ側電極を設けるためのエッチングおよびｎ側電
極の形成を行ったが、ｎ側電極を設けた後に透明電極を
形成し、その上にパシベーション膜を設けてもよく、順
序は別に問わない。
【００２３】チッ化ガリウム系化合物半導体を用いた半
導体発光素子では、とくに透明電極上の一部にパッド電
極を形成する際に、透明電極が汚れて透過する光が低下
し、外部微分量子効率が低下しやすいという問題がある
が、本発明によれば、パッド電極を形成する前に透明電
極の表面にパシベーション膜が形成されているため、全
然汚れの問題がなく、しかもパシベーション膜の異物に
よる剥れや割れなどの発生がなくなり、信頼性が大幅に
向上する。
導体発光素子では、とくに透明電極上の一部にパッド電
極を形成する際に、透明電極が汚れて透過する光が低下
し、外部微分量子効率が低下しやすいという問題がある
が、本発明によれば、パッド電極を形成する前に透明電
極の表面にパシベーション膜が形成されているため、全
然汚れの問題がなく、しかもパシベーション膜の異物に
よる剥れや割れなどの発生がなくなり、信頼性が大幅に
向上する。
【００２４】さらに、パッド電極を電気メッキ法により
形成することにより、短時間で材料の無駄なく厚く形成
することができる。その結果、パッド電極などの衝撃が
加わりやすい電極でもその強度が向上し、ボンディング
の信頼性が非常に向上する。また、従来ワイヤボンディ
ングなどの衝撃に耐えやすくするため、Ａｕの下にＴｉ
などを成膜していたが、本発明によれば、充分に厚く形
成することができるため、Ｔｉなどの固い金属を途中に
介在させる必要がなく、金属膜の形成工程を簡略化する
こともできる。
形成することにより、短時間で材料の無駄なく厚く形成
することができる。その結果、パッド電極などの衝撃が
加わりやすい電極でもその強度が向上し、ボンディング
の信頼性が非常に向上する。また、従来ワイヤボンディ
ングなどの衝撃に耐えやすくするため、Ａｕの下にＴｉ
などを成膜していたが、本発明によれば、充分に厚く形
成することができるため、Ｔｉなどの固い金属を途中に
介在させる必要がなく、金属膜の形成工程を簡略化する
こともできる。
【００２５】
【発明の効果】本発明によれば、透明電極の汚れを抑制
することができるため、外部微分量子効率が向上すると
共に、パシベーション膜の被膜の信頼性が大幅に向上す
る。さらに、電気メッキ法によりパッド電極を形成する
ことにより、材料の無駄がなく短時間で厚いパッド電極
を形成することができるため、コストの削減を図ること
ができると共に、ワイヤボンディング時の歩留り向上お
よび信頼性の向上を図ることができる。
することができるため、外部微分量子効率が向上すると
共に、パシベーション膜の被膜の信頼性が大幅に向上す
る。さらに、電気メッキ法によりパッド電極を形成する
ことにより、材料の無駄がなく短時間で厚いパッド電極
を形成することができるため、コストの削減を図ること
ができると共に、ワイヤボンディング時の歩留り向上お
よび信頼性の向上を図ることができる。
【図１】本発明の製法の一実施形態の工程断面説明図で
ある。
ある。
【図２】図１の発光素子チップを上から見た平面説明図
である。
である。
【図３】電気メッキをするときのメッキ液への浸漬およ
びウェハの一部の断面説明図である。
びウェハの一部の断面説明図である。
【図４】従来の半導体発光素子の製法を説明する断面説
明図である。
明図である。
１ 基板 ３ ｎ形層 ５ ｐ形層 ６ 透明電極 ７ パシベーション膜 ８ ｐ側パッド電極 ９ ｎ側パッド電極
Claims (3)
- 【請求項１】 （ａ）ウェハ状の基板上に第１導電形半
導体層および第２導電形半導体層を含み発光層を形成す
る半導体層を積層し、（ｂ）前記積層される半導体層の
表面側の第２導電形半導体層上に透明電極を形成すると
共に、前記積層される半導体層の一部を除去して露出す
る第１導電形半導体層上に第１の電極用金属膜を設け、
（ｃ）前記透明電極および第１の電極用金属膜が設けら
れたウェハの表面にパシベーション膜を設け、（ｄ）該
パシベーション膜の前記第１の電極用金属膜の部分およ
び前記透明電極上のパッド電極の形成場所を開口し、
（ｅ）前記開口されて露出する第１の電極用金属膜の部
分および透明電極上にそれぞれパッド電極を形成するこ
とを特徴とする半導体発光素子の製法。 - 【請求項２】 前記（ｅ）工程で、ウェハを電気メッキ
液に浸漬し、電気メッキ液と前記積層された半導体層と
の間に電圧を印加することにより、前記パッド電極を電
気メッキ法により形成する請求項１記載の製法。 - 【請求項３】 前記第１の電極をＴｉ-Ａｌ合金とＴｉ
／Ａｕ積層体との積層により形成する請求項１または２
記載の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12440999A JP3881473B2 (ja) | 1999-04-30 | 1999-04-30 | 半導体発光素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12440999A JP3881473B2 (ja) | 1999-04-30 | 1999-04-30 | 半導体発光素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315819A true JP2000315819A (ja) | 2000-11-14 |
| JP3881473B2 JP3881473B2 (ja) | 2007-02-14 |
Family
ID=14884764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12440999A Expired - Lifetime JP3881473B2 (ja) | 1999-04-30 | 1999-04-30 | 半導体発光素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3881473B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002101841A1 (fr) * | 2001-06-06 | 2002-12-19 | Toyoda Gosei Co., Ltd. | Element semi-conducteur luminescent a base de nitrure du groupe iii |
| WO2005013382A1 (en) * | 2003-07-30 | 2005-02-10 | Epivalley Co., Ltd. | Semiconductor light emitting device |
| JP2005522873A (ja) * | 2002-04-09 | 2005-07-28 | オリオール， インク． | 縦方向構造を有するｌｅｄの製作方法 |
| JP2005317931A (ja) * | 2004-03-29 | 2005-11-10 | Nichia Chem Ind Ltd | 半導体発光素子 |
| KR100655162B1 (ko) * | 2005-06-24 | 2006-12-08 | (주)더리즈 | 발광 소자의 보호막 형성의 방법 |
| JP2011086855A (ja) * | 2009-10-19 | 2011-04-28 | Showa Denko Kk | 半導体発光素子の製造方法 |
| JPWO2009102032A1 (ja) * | 2008-02-15 | 2011-06-16 | 三菱化学株式会社 | ＧａＮ系ＬＥＤ素子およびその製造方法 |
| US8288787B2 (en) | 2002-06-26 | 2012-10-16 | Lg Electronics, Inc. | Thin film light emitting diode |
| US8658441B2 (en) | 2011-05-19 | 2014-02-25 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element |
| US9231159B2 (en) | 2011-04-27 | 2016-01-05 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element having thick metal bump |
| CN115863498A (zh) * | 2023-02-21 | 2023-03-28 | 江西兆驰半导体有限公司 | 一种正装led芯片制备方法 |
-
1999
- 1999-04-30 JP JP12440999A patent/JP3881473B2/ja not_active Expired - Lifetime
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7005684B2 (en) | 2001-06-06 | 2006-02-28 | Toyoda Gosei Co., Ltd. | Group III nitride based semiconductor luminescent element |
| WO2002101841A1 (fr) * | 2001-06-06 | 2002-12-19 | Toyoda Gosei Co., Ltd. | Element semi-conducteur luminescent a base de nitrure du groupe iii |
| CN1309099C (zh) * | 2001-06-06 | 2007-04-04 | 丰田合成株式会社 | 第ⅲ族氮化物化合物半导体发光元件 |
| US9882084B2 (en) | 2002-04-09 | 2018-01-30 | Lg Innotek Co., Ltd. | Vertical structure LEDs |
| EP2863444A1 (en) * | 2002-04-09 | 2015-04-22 | LG Innotek Co., Ltd. | Method of fabricating vertical structure LEDs |
| US10600933B2 (en) | 2002-04-09 | 2020-03-24 | Lg Innotek Co., Ltd. | Vertical structure LEDs |
| JP2005522873A (ja) * | 2002-04-09 | 2005-07-28 | オリオール， インク． | 縦方向構造を有するｌｅｄの製作方法 |
| US10461217B2 (en) | 2002-04-09 | 2019-10-29 | Lg Innotek Co., Ltd. | Vertical structure LEDs |
| US10453993B1 (en) | 2002-04-09 | 2019-10-22 | Lg Innotek Co., Ltd. | Vertical structure LEDs |
| US10243101B2 (en) | 2002-04-09 | 2019-03-26 | Lg Innotek Co., Ltd. | Vertical structure LEDs |
| US8384120B2 (en) | 2002-04-09 | 2013-02-26 | Lg Electronics Inc. | Method of fabricating vertical structure LEDs |
| US9472727B2 (en) | 2002-04-09 | 2016-10-18 | Lg Innotek Co., Ltd. | Vertical structure LEDs |
| US8809898B2 (en) | 2002-04-09 | 2014-08-19 | Lg Innotek Co., Ltd. | Method of fabricating vertical structure LEDs |
| US8896017B2 (en) | 2002-04-09 | 2014-11-25 | Lg Innotek Co., Ltd. | Vertical structure LEDs |
| EP2860779A1 (en) * | 2002-04-09 | 2015-04-15 | LG Innotek Co., Ltd. | Method of fabricating vertical structure LEDs |
| EP2860753A1 (en) * | 2002-04-09 | 2015-04-15 | LG Innotek Co., Ltd. | Method of fabricating vertical structure LEDs |
| US9224907B2 (en) | 2002-04-09 | 2015-12-29 | Lg Innotek Co., Ltd. | Vertical structure LEDs |
| US8288787B2 (en) | 2002-06-26 | 2012-10-16 | Lg Electronics, Inc. | Thin film light emitting diode |
| WO2005013382A1 (en) * | 2003-07-30 | 2005-02-10 | Epivalley Co., Ltd. | Semiconductor light emitting device |
| JP2005317931A (ja) * | 2004-03-29 | 2005-11-10 | Nichia Chem Ind Ltd | 半導体発光素子 |
| KR100655162B1 (ko) * | 2005-06-24 | 2006-12-08 | (주)더리즈 | 발광 소자의 보호막 형성의 방법 |
| JPWO2009102032A1 (ja) * | 2008-02-15 | 2011-06-16 | 三菱化学株式会社 | ＧａＮ系ＬＥＤ素子およびその製造方法 |
| JP2011086855A (ja) * | 2009-10-19 | 2011-04-28 | Showa Denko Kk | 半導体発光素子の製造方法 |
| US9231159B2 (en) | 2011-04-27 | 2016-01-05 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element having thick metal bump |
| US9530950B2 (en) | 2011-04-27 | 2016-12-27 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element having thick metal bump |
| US10804450B2 (en) | 2011-04-27 | 2020-10-13 | Nichia Corporation | Method of making layered structure with metal layers using resist patterns and electrolytic plating |
| US8658441B2 (en) | 2011-05-19 | 2014-02-25 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element |
| CN115863498A (zh) * | 2023-02-21 | 2023-03-28 | 江西兆驰半导体有限公司 | 一种正装led芯片制备方法 |
| CN115863498B (zh) * | 2023-02-21 | 2024-03-12 | 江西兆驰半导体有限公司 | 一种正装led芯片制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3881473B2 (ja) | 2007-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6221926B2 (ja) | 半導体発光素子およびその製造方法 | |
| US9029884B2 (en) | Nitride semiconductor light emitting device | |
| JP4183299B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| KR100867541B1 (ko) | 수직형 발광 소자의 제조 방법 | |
| KR100833313B1 (ko) | 질화갈륨계 발광다이오드 소자 및 그의 제조방법 | |
| US20080157107A1 (en) | Light-emitting diode and method for manufacturing the same | |
| JP3896044B2 (ja) | 窒化物系半導体発光素子の製造方法およびその製品 | |
| US20110147704A1 (en) | Semiconductor light-emitting device with passivation layer | |
| US8022430B2 (en) | Nitride-based compound semiconductor light-emitting device | |
| JP2019207925A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP2020113741A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP3881473B2 (ja) | 半導体発光素子の製法 | |
| JP3255281B2 (ja) | 窒化物半導体素子 | |
| JP2007036010A (ja) | ショットキーバリアダイオード装置及びその製造方法 | |
| TW201547053A (zh) | 形成發光裝置的方法 | |
| JPH1187772A (ja) | 半導体発光素子用の電極 | |
| JPH08306643A (ja) | ３−５族化合物半導体用電極および発光素子 | |
| JP4284722B2 (ja) | 半導体発光素子の製造方法 | |
| JP3489395B2 (ja) | 半導体発光素子 | |
| JPH11121804A (ja) | 半導体発光素子用の電極 | |
| JPH0559861U (ja) | 窒化ガリウム系化合物半導体素子 | |
| JPH098407A (ja) | ｎ型窒化物半導体層の電極 | |
| KR20150029423A (ko) | 반도체 발광소자 | |
| JP6428890B2 (ja) | 半導体発光装置の製造方法 | |
| KR101084641B1 (ko) | 3족 질화물 반도체 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |