CN117423748A - 一种多栅氧化双功函数的超结横向扩散金属氧化物半导体 - Google Patents
一种多栅氧化双功函数的超结横向扩散金属氧化物半导体 Download PDFInfo
- Publication number
- CN117423748A CN117423748A CN202311664516.1A CN202311664516A CN117423748A CN 117423748 A CN117423748 A CN 117423748A CN 202311664516 A CN202311664516 A CN 202311664516A CN 117423748 A CN117423748 A CN 117423748A
- Authority
- CN
- China
- Prior art keywords
- region
- super
- junction
- drain
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 16
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 16
- 238000009792 diffusion process Methods 0.000 title claims abstract description 15
- 230000003647 oxidation Effects 0.000 title claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 235000012239 silicon dioxide Nutrition 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000002800 charge carrier Substances 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种多栅氧化双功函数的超结横向扩散金属氧化物半导体，主要包括硅衬底、P类Drift浓度掺杂区、超结漂移区、源区、栅极、漏区，将多栅氧化物双函数的栅极结合在超结结构的横向扩散金属氧化物半导体的导电沟道上形成新的结构，提高了器件整体的工作频率，与此同时，进一步降低了导电沟道的导通电阻产生影响，使得器件在超结漂移区具有较低的导通电阻，同时使得整个电流通路的电阻也进一步降低。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种多栅氧化双功函数的超结横向扩散金属氧化物半导体。
背景技术
横向扩散金属氧化物半导体，即横向二极扩散场效应晶体管(LDMOS)，是一种用于集成电路的高耐压器件。LDMOS是一种双扩散结构的功率器件。这项技术是在相同的源/漏区域注入两次，一次注入浓度较大(典型注入剂量1015cm-2)的砷(As)，另一次注入浓度较小(典型注入剂量1013cm-2)的硼(B)。注入之后再进行一个高温推进过程，由于硼扩散比砷快，所以在栅极边界下会沿着横向扩散更远，形成一个有浓度梯度的沟道，它的沟道长度由这两次横向扩散的距离之差决定。通过精确控制扩散时间和扩散温度，可以准确控制器件的沟道尺寸。为了增加击穿电压，在有源区和漏区之间有一个漂移区。LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，因此，当LDMOS接高压时，漂移区由于是高阻，能够承受更高的电压。
作为电压控制电流型器件，LDMOS具有较大的输入阻抗，因此在驱动应用中功耗较低，易于与前级电路进行耦合。此外，由于LDMOS具有负温特性，且载流子在表面横向流动，当温度较高时，漏电流能够自动均流，因此不容易形成局部热点，可靠性较高。源极、漏极和栅极都位于芯片表面，可以通过内部阱接触或方便地与低压信号电路进行集成，因此LDMOS器件非常适合在功率芯片中作为功率输出器件。
对于高电压器件而言，其特有的“导通”电阻(“on”resistance)和击穿电压对于器件性能而言至关重要。LDMOS器件的设计目标在于减小“导通”电阻并仍保持高击穿电压。然而，这两个电器参数趋向具有矛盾的必备条件。
发明内容
针对现有技术存在的问题及技术要求，本发明的目的是提供了一种多栅氧化双功函数的超结横向扩散金属氧化物半导体，将多栅氧化物双函数的栅极结合在超结结构的横向扩散金属氧化物半导体的导电沟道上，降低导通电阻产生影响。
为了达到上述目的，本发明采用以下技术方案实现：
种多栅氧化双功函数的超结横向扩散金属氧化物半导体，包括硅衬底、P类Drift浓度掺杂区、超结漂移区、源区、栅极、漏区；
其中，源区，由P+型和N+型重掺杂区组成；
超结漂移区，由在源区和漏区间垂直之间排列pn结的结构组；
栅极，由P+型和N+型重掺杂区组成，靠近绝缘层，且位于源区和超结漂移区间隔处正上方；
在P类Drift浓度掺杂区和栅极下方的高N掺杂的多晶硅之间形成导电沟道；
漏区，由N+型重掺杂区组成；
栅极与漏区由超结漂移区连接。
所述的硅衬底采用P型外延衬底，是掺有多余的正电荷携带者半导体基底的空穴结构。
所述的超结漂移区在靠近源区的两侧增加轻掺杂漏，且右侧的轻掺杂漏大于左侧的轻掺杂漏，形成左侧低压条件，右侧高压条件。
所述的导电沟道正上方的栅极部分的两侧设有二氧化硅层，左侧二氧化硅层厚度和宽度均小于右侧二氧化硅层，且高度相同，并覆盖一层金属硅化物；左侧二氧化硅层在栅极的P+型正上方，右侧二氧化硅层在栅极的N+型正上方。
所述的金属硅化物以及栅极的P+型和N+型的两侧都包裹偏置侧墙，且在偏置侧墙的外侧包裹侧墙。
所述的漏区与导电沟道之间形成一层轻掺杂区。
所述的源区、漂移区、漏区导出设置为导通。
与现有技术相比，本发明的有益效果是：
本发明一种多栅氧化双功函数的超结横向扩散金属氧化物半导体，将多栅氧化物双函数的栅极结合在超结结构的横向扩散金属氧化物半导体的导电沟道上形成新的结构，提高了器件整体的工作频率，与此同时，进一步降低了导电沟道的导通电阻产生影响，使得器件在超结漂移区具有较低的导通电阻，同时使得整个电流通路的电阻也进一步降低。
上述说明仅是本发明技术方案的概述，为了能够更清楚地了解本发明的技术手段，从而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下列举本发明的具体实施方法。
根据下文结合附图对本发明具体实施例的详细描述，本领域技术人员将会更加明了本发明的上述及其他目的、特征和优点，但不作为对本发明的限定。
附图说明
图1是本发明的结构图；
图2是本发明的栅极部位结构图；
其中：1、硅衬底；2、P类Drift浓度掺杂区；3、超结漂移区；4、源区；5、栅极；6、漏区；7、左侧的轻掺杂漏；8、右侧的轻掺杂漏；9、左侧二氧化硅层；10、右侧二氧化硅层；11、金属硅化物；12、偏置侧墙；13、侧墙。
具体实施方式
为了便于理解本发明，下面将对本发明进行更全面的描述。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
以下结合附图对本发明提供的具体实施方式进行详细说明。
如图1所示，一种多栅氧化双功函数的超结横向扩散金属氧化物半导体，包括硅衬底1、P类Drift浓度掺杂区2、超结漂移区3、源区4、栅极5、漏区6；
其中，源区，由P+型和N+型重掺杂区组成；
超结漂移区，由在源区和漏区间垂直之间排列pn结的结构组；
在本申请中，超结漂移区通过横向多个pn结的引入，使得超结漂移区的电荷可以在雪崩击穿前完全耗尽；当电压升高时，电场的分布相对均匀，降低了在某一点集中导致击穿的风险。通过使超结漂移区电荷耗尽，超结漂移区可以在高电压下实现较低的电场强度，提高了器件的击穿电压。
栅极，由P+型和N+型重掺杂区组成，靠近绝缘层，且位于源区和超结漂移区间隔处正上方；
在本申请中，栅极控制电荷从源区到漏区的过程，通过高P掺杂的多晶硅和高N掺杂的多晶硅的功函数差增加沟道载流子迁移速率，降低沟道电阻，从而同时提高了该器件的击穿电压和进一步减小了其导通电阻。
在P类Drift浓度掺杂区和栅极下方的高N掺杂的多晶硅之间形成导电沟道；
在本申请中，当栅极电压大于开启电压的时候，电子可以从源区向漏区输送。
漏区，由N+型重掺杂区组成；
栅极与漏区由超结漂移区连接。
硅衬底采用P型外延衬底，是掺有多余的正电荷携带者半导体基底的空穴结构。
其中，硅衬底半导体的基底部分是P型，“P”表示正型，与N型基底相比，P型基底有不同的电子流动性质，在硅衬底中，电子从空穴结构中移动，而不是从自由电子。
如图2所示，超结漂移区在靠近源区的两侧增加轻掺杂漏，且右侧的轻掺杂漏8大于左侧的轻掺杂漏7，形成左侧低压条件，右侧高压条件。
导电沟道正上方的栅极部分的两侧设有二氧化硅层，左侧二氧化硅层9厚度和宽度均小于右侧二氧化硅层10，且高度相同，并覆盖一层金属硅化物11，用于减少金属与硅界面的缺陷，降低肖特基势垒，并将掺杂原子(掺杂剂)驱向界面。
左侧二氧化硅层在栅极的P+型正上方，右侧二氧化硅层在栅极的N+型正上方。
金属硅化物以及栅极的P+型和N+型的两侧都包裹偏置侧墙12，且在偏置侧墙的外侧包裹侧墙13。
漏区与导电沟道之间形成一层轻掺杂区。
源区、漂移区、漏区导出设置为导通，即金属电极，用于导通电压，控制器件的功能及使用。
以上所述实例的各技术特征可以进行任意组合，为使描述简洁，未对上述实例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和非实质性的改进，这些都属于本发明的保护范围。因此，本发明的保护范围应以所附权利要求为准。
Claims (7)
1.一种多栅氧化双功函数的超结横向扩散金属氧化物半导体，其特征在于，包括硅衬底(1)、P类Drift浓度掺杂区(2)、超结漂移区(3)、源区(4)、栅极(5)、漏区(6)；
其中，源区，由P+型和N+型重掺杂区组成；
超结漂移区，由在源区和漏区间垂直之间排列pn结的结构组；
栅极，由P+型和N+型重掺杂区组成，靠近绝缘层，且位于源区和超结漂移区间隔处正上方；
在P类Drift浓度掺杂区和栅极下方的高N掺杂的多晶硅之间形成导电沟道；
漏区，由N+型重掺杂区组成；
栅极与漏区由超结漂移区连接。
2.根据权利要求1所述的一种多栅氧化双功函数的超结横向扩散金属氧化物半导体，其特征在于，所述的硅衬底采用P型外延衬底，是掺有多余的正电荷携带者半导体基底的空穴结构。
3.根据权利要求1所述的一种多栅氧化双功函数的超结横向扩散金属氧化物半导体，其特征在于，所述的超结漂移区在靠近源区的两侧增加轻掺杂漏，且右侧的轻掺杂漏(8)大于左侧的轻掺杂漏(7)，形成左侧低压条件，右侧高压条件。
4.根据权利要求3所述的一种多栅氧化双功函数的超结横向扩散金属氧化物半导体，其特征在于，所述的导电沟道正上方的栅极部分的两侧设有二氧化硅层，左侧二氧化硅层(9)厚度和宽度均小于右侧二氧化硅层(10)，且高度相同，并覆盖一层金属硅化物(11)；左侧二氧化硅层在栅极的P+型正上方，右侧二氧化硅层在栅极的N+型正上方。
5.根据权利要求4所述的一种多栅氧化双功函数的超结横向扩散金属氧化物半导体，其特征在于，所述的金属硅化物以及栅极的P+型和N+型的两侧都包裹偏置侧墙(12)，且在偏置侧墙的外侧包裹侧墙(13)。
6.根据权利要求1所述的一种多栅氧化双功函数的超结横向扩散金属氧化物半导体，其特征在于，所述的漏区与导电沟道之间形成一层轻掺杂区。
7.根据权利要求1所述的一种多栅氧化双功函数的超结横向扩散金属氧化物半导体，其特征在于，所述的源区、漂移区、漏区导出设置为导通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311664516.1A CN117423748A (zh) | 2023-12-06 | 2023-12-06 | 一种多栅氧化双功函数的超结横向扩散金属氧化物半导体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311664516.1A CN117423748A (zh) | 2023-12-06 | 2023-12-06 | 一种多栅氧化双功函数的超结横向扩散金属氧化物半导体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117423748A true CN117423748A (zh) | 2024-01-19 |
Family
ID=89532786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311664516.1A Pending CN117423748A (zh) | 2023-12-06 | 2023-12-06 | 一种多栅氧化双功函数的超结横向扩散金属氧化物半导体 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117423748A (zh) |
-
2023
- 2023-12-06 CN CN202311664516.1A patent/CN117423748A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100869324B1 (ko) | 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법 | |
| JP4198469B2 (ja) | パワーデバイスとその製造方法 | |
| CN102810566B (zh) | 具有高阻断电压能力的功率半导体器件 | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN105531825A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN102194818B (zh) | 一种基于p型外延层的bcd集成器件及其制造方法 | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN113964188A (zh) | 横向双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN111640787B (zh) | 一种具有多沟槽的ldmos器件 | |
| CN101589471B (zh) | 半导体器件及形成半导体器件的方法 | |
| CN115274859B (zh) | Ldmos晶体管及其制造方法 | |
| CN101442069A (zh) | 一种具有倾斜表面漂移区的绝缘体上硅横向功率晶体管 | |
| CN213124446U (zh) | 一种屏蔽栅功率mos器件 | |
| CN111640786B (zh) | 一种具有多沟槽的ligbt器件 | |
| CN117423748A (zh) | 一种多栅氧化双功函数的超结横向扩散金属氧化物半导体 | |
| CN102522338A (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN114649407B (zh) | 一种igbt器件结构 | |
| CN112563142B (zh) | 一种提高uis能力的超结mosfet制造方法 | |
| CN115472495B (zh) | 一种功率芯片终结区的制备方法及功率芯片的制备方法 | |
| CN117438473A (zh) | 一种新型n柱超结结构横向扩散金属氧化物半导体 | |
| CN109216440B (zh) | 具有双向电平传输的凹槽型漏极结构的mosfet器件 | |
| CN213026134U (zh) | 一种集成npn穿通三极管的屏蔽栅mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |