CN115274859B - Ldmos晶体管及其制造方法 - Google Patents

Ldmos晶体管及其制造方法 Download PDF

Info

Publication number
CN115274859B
CN115274859B CN202211205804.6A CN202211205804A CN115274859B CN 115274859 B CN115274859 B CN 115274859B CN 202211205804 A CN202211205804 A CN 202211205804A CN 115274859 B CN115274859 B CN 115274859B
Authority
CN
China
Prior art keywords
region
type
ldmos transistor
field plate
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211205804.6A
Other languages
English (en)
Other versions
CN115274859A (zh
Inventor
余山
赵东艳
陈燕宁
付振
刘芳
王帅鹏
王凯
吴波
邓永峰
刘倩倩
郁文
张同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202211205804.6A priority Critical patent/CN115274859B/zh
Publication of CN115274859A publication Critical patent/CN115274859A/zh
Application granted granted Critical
Publication of CN115274859B publication Critical patent/CN115274859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体领域，提供一种LDMOS晶体管及其制造方法。所述LDMOS晶体管包括衬底、P型体区、N型漂移区、N型高压阱区、位于P型体区的源极、位于N型漂移区的漏极、栅极以及浅槽隔离区，所述N型漂移区设置有P型掺杂区，所述P型掺杂区包覆浅槽隔离区的下缘边角且与漏极相接，所述P型掺杂区与N型漂移区形成PN结，以分担漏极与N型漂移区之间的电场；所述浅槽隔离区的上表面设置有多晶硅场板结构；所述多晶硅场板结构、所述浅槽隔离区与所述P型掺杂区构成RESURF结构，以降低P型掺杂区与N型漂移区之间的电场。本发明可以降低漏端在沟道方向的电场强度，提高器件的导通击穿电压，同时降低热载流子效应。

Description

LDMOS晶体管及其制造方法
技术领域
本发明涉及半导体领域，具体地涉及一种LDMOS晶体管以及一种LDMOS晶体管的制造方法。
背景技术
横向双扩散金属氧化物半导体场效应管（Lateral Double-diffused MOSFET，简称LDMOS）具有耐压高、功耗低、大电流驱动能力等特点，广泛采用于电源管理电路中。
LDMOS晶体管的主要性能指标包括导通电阻和击穿电压。通常，LDMOS晶体管的工作电压和工作电流比较大，在LDMOS晶体管导通时，漏极与漂移区之间的高低结电场很大，漏端在沟道方向的电场很强，容易被击穿，影响导通时的击穿电压Bvon（导通击穿电压），导致器件的性能降低；同时由于大量的电子流过高电场区域，容易引起热载流子效应，从而影响LDMOS晶体管的可靠性。
发明内容
本发明的目的是提供一种LDMOS晶体管及其制造方法，以提高器件的导通击穿电压。
为了实现上述目的，本发明第一方面提供一种LDMOS晶体管，包括衬底、P型体区、N型漂移区、N型高压阱区、位于P型体区的源极、位于N型漂移区的漏极、栅极以及浅槽隔离区，所述N型漂移区设置有P型掺杂区，所述P型掺杂区包覆所述浅槽隔离区的下缘边角且与漏极相接，所述P型掺杂区与N型漂移区形成PN结，以分担漏极与N型漂移区之间的电场；所述浅槽隔离区的上表面设置有多晶硅场板结构；所述多晶硅场板结构、所述浅槽隔离区与所述P型掺杂区构成RESURF结构，以降低所述P型掺杂区与N型漂移区之间的电场。
在本发明实施例中，所述N型高压阱区与所述浅槽隔离区接壤的区域设置有N+保护环；所述N+保护环和所述漏极与所述多晶硅场板结构、所述浅槽隔离区和所述P型掺杂区构成双重RESURF结构。
在本发明实施例中，所述P型体区设置有P+保护环，所述P+保护环与源极相连。
在本发明实施例中，所述多晶硅场板结构包括多晶硅场板和场板隔离氧化层。
本发明第二方面提供一种LDMOS晶体管的制造方法，包括：
在P型硅衬底上形成N型高压阱区、P型体区、N型漂移区；
形成浅槽隔离区和P型掺杂区；
形成氧化层；
在氧化层上沉积多晶硅形成多晶硅栅极和多晶硅场板；
在P型体区的对应区域形成源极，在N型漂移区的对应区域形成漏极。
在本发明实施例中，所述在P型硅衬底上形成N型高压阱区、P型体区、N型漂移区，包括：
在P型硅衬底表面氧化形成二氧化硅薄层；
对二氧化硅薄层进行光刻，形成N型高压阱区、P型体区、N型漂移区的图形区域；
在N型高压阱区、P型体区、N型漂移区的图形区域分别进行N型离子注入、P型离子注入、N型离子注入，高温推进，去除二氧化硅薄层，形成N型高压阱区、P型体区、N型漂移区。
在本发明实施例中，所述形成浅槽隔离区和P型掺杂区，包括：
在形成N型高压阱区、P型体区、N型漂移区的P型硅衬底表面热氧化形成二氧化硅薄层，在二氧化硅薄层上沉积氮化硅；
光刻形成浅槽隔离区的图形区域，干法刻蚀氮化硅、二氧化硅薄层以及N型漂移区的硅，形成浅槽隔离区的沟槽；
沿沟槽的槽壁进行大角度回转离子注入形成P型掺杂区；
对干法刻蚀硅和离子注入引起的损伤进行热氧化处理；
在沟槽内沉积二氧化硅并进行表面平坦化处理，去除表面的氮化硅和二氧化硅薄层，高温退火，形成浅槽隔离区。
在本发明实施例中，所述形成氧化层，包括：在形成浅槽隔离区和P型掺杂区的P型硅衬底表面热氧化形成氧化层；对氧化层进行刻蚀形成栅氧化层和场板隔离氧化层。
在本发明实施例中，所述在氧化层上沉积多晶硅形成多晶硅栅极和多晶硅场板，包括：在栅氧化层和场板隔离氧化层上沉积多晶硅，对多晶硅进行N型离子重掺杂，对重掺杂的多晶硅进行刻蚀形成多晶硅栅极和多晶硅场板。
在本发明实施例中，所述在P型体区的对应区域形成源极，在N型漂移区的对应区域形成漏极，包括：在P型体区的对应区域重掺杂注入N型离子形成源极，在N型漂移区的对应区域重掺杂注入N型离子形成漏极，在N型高压阱区的与浅槽隔离区接壤的区域重掺杂注入N型离子形成N+保护环；在P型体区与源极接壤的区域重掺杂注入P型离子形成P+保护环。
本发明提供的LDMOS晶体管，P型掺杂区与NRF形成PN结，可以分担漏极与NRF之间的高低结电场，降低漏端在沟道方向的电场强度，使其不被击穿，可以提高器件的导通击穿电压。此外，P型掺杂区将浅槽隔离区的下缘边角包覆住，P型掺杂区可以吸收浅槽隔离区尖角处的电场，减少浅槽隔离区尖角处的漏电。
由于P型掺杂区从NRF分担的电场也很强，在热载流子效应下，P型掺杂区具有横向的大电场，在大电场作用下P型掺杂区容易耗尽。基于此，本发明在浅槽隔离区的上表面设置多晶硅场板结构，多晶硅场板结构、浅槽隔离区与P型掺杂区构成RESURF结构，该RESURF（Reduced SURface Field，降低表面电场）结构可以在一定程度上抵消漏端电场，降低P型掺杂区与NRF之间的横向电场，减少P型掺杂区的耗尽，增强P型掺杂区对漏极与NRF之间高低结电场的分压效果，进一步提高器件的导通击穿电压，同时降低热载流子效应。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明实施例提供的LDMOS晶体管的结构示意图；
图2是本发明实施例提供的LDMOS晶体管的制造方法的流程图；
图3a是本发明实施例提供的LDMOS晶体管的制造方法中形成的N型高压阱区、P型体区和N型漂移区的结构示意图；
图3b是本发明实施例提供的LDMOS晶体管的制造方法中形成的浅槽隔离区和P型掺杂区的结构示意图；
图3c是本发明实施例提供的LDMOS晶体管的制造方法中形成的氧化层的结构示意图；
图3d是本发明实施例提供的LDMOS晶体管的制造方法中形成的多晶硅栅极和多晶硅场板的结构示意图；
图3e是本发明实施例提供的LDMOS晶体管的制造方法中形成的源极和漏极的结构示意图。
附图标记说明
101-源极，102-漏极，103-栅极，104-浅槽隔离区，105-P型掺杂区，
106a-多晶硅栅极，106b-多晶硅场板，107a-栅氧化层，
107b-场板隔离氧化层，108-N+保护环，109-P+保护环。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本文的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
图1是本发明实施例提供的LDMOS晶体管的结构示意图。如图1所示，本发明一实施例中提供一种LDMOS晶体管，包括衬底P-SUB、P型体区P-body、N型漂移区NRF、N型高压阱区HVNW、位于P型体区P-body的源极101、位于N型漂移区NRF的漏极102、栅极103以及浅槽隔离区104，N型漂移区NRF设置有P型掺杂区105，P型掺杂区105包覆浅槽隔离区104的下缘边角且与漏极102相接，P型掺杂区105与N型漂移区NRF形成PN结。浅槽隔离区104的上表面设置有多晶硅场板结构，多晶硅场板结构、浅槽隔离区104与P型掺杂区105构成RESURF结构。栅极103包括多晶硅栅极106a和栅氧化层107a，多晶硅场板结构包括多晶硅场板106b和场板隔离氧化层107b。
由于漏极102的N型离子浓度远高于NRF的N型离子浓度，器件导通时漏极102与NRF之间的电场强度很大，漏端在沟道方向的电场很强，容易被击穿。本发明实施例中，P型掺杂区105与NRF形成PN结，可以分担漏极102与NRF之间的高低结电场，降低漏端在沟道方向的电场强度，使其不被击穿，可以提高器件的导通击穿电压。此外，P型掺杂区105将浅槽隔离区104的下缘边角包覆住，P型掺杂区105可以吸收浅槽隔离区104尖角处的电场，减少浅槽隔离区104尖角处的漏电。
由于P型掺杂区105从NRF分担的电场也很强，在热载流子效应下，P型掺杂区105具有横向的大电场，在大电场作用下P型掺杂区容易耗尽。因此，在浅槽隔离区104的上表面设置多晶硅场板结构，多晶硅场板结构、浅槽隔离区104与P型掺杂区105构成RESURF结构。器件导通时在多晶硅场板施加驱动电压VGS（栅源电压），该RESURF（Reduced SURface Field，降低表面电场）结构可以在一定程度上抵消漏端电场，降低P型掺杂区105与NRF之间的横向电场，减少P型掺杂区105的耗尽，增强P型掺杂区105对漏极102与NRF之间高低结电场的分压效果，进一步提高器件的导通击穿电压，同时降低热载流子效应。
在一个实施例中，N型高压阱区HVNW与浅槽隔离区104接壤的区域设置有N+保护环108， N+保护环108和漏极102与多晶硅场板结构、浅槽隔离区104和P型掺杂区105构成双重RESURF（Double RESURF）结构。进一步降低P型掺杂区105与NRF之间的横向电场，减少P型掺杂区105的耗尽，更进一步提高器件的导通击穿电压。此外，P型掺杂区105与浅槽隔离区104构成的RESURF结构，还可以降低浅槽隔离区104的表面电场，减少漏电。
在一个实施例中，P型体区P-body的表面设置P+保护环109，P+保护环109与源极101相连。P型体区P-body可以通过P+保护环109外接电压，P+保护环109与源极101为同一电位，可以改善或减少闩锁效应。
本发明实施方式还提供上述实施例的LDMOS晶体管的制造方法。如图2所示，本发明一实施例中提供一种LDMOS晶体管的制造方法，包括以下步骤：
步骤201，在P型硅衬底上形成N型高压阱区、P型体区、N型漂移区。
参照图3a，在P型硅衬底P-SUB表面氧化形成二氧化硅薄层。对二氧化硅薄层进行光刻，形成N型高压阱区、P型体区、N型漂移区的图形区域。在N型高压阱区、P型体区、N型漂移区的图形区域分别进行N型离子注入、P型离子注入、N型离子注入，高温推进，去除二氧化硅薄层，形成N型高压阱区HVNW、P型体区P-body、N型漂移区NRF，该步骤形成的结构如图3a所示。
步骤202，形成浅槽隔离区和浅槽隔离区下方的P型掺杂区。
参照图3b，接步骤201，在P型硅衬底表面热氧化形成二氧化硅薄层，在二氧化硅薄层上沉积氮化硅；光刻形成浅槽隔离区的图形区域，干法刻蚀氮化硅、二氧化硅薄层以及N型漂移区的硅，形成浅槽隔离区的沟槽，沿沟槽的槽壁进行大角度回转P型离子注入形成P型掺杂区105。对干法刻蚀硅和离子注入引起的损伤进行热氧化处理之后，在沟槽内沉积二氧化硅，并进行表面平坦化处理，去除表面的氮化硅和二氧化硅薄层，高温退火，形成浅槽隔离区104，该步骤形成的结构如图3b所示。本实施例中，在形成浅槽隔离区的沟槽之后进行大角度回转离子注入形成P型掺杂区105，再填充沟槽形成浅槽隔离区104，P型掺杂区105与浅槽隔离区104一体成型，只需一次光刻，相较于先离子注入形成P型掺杂区再刻蚀沟槽形成浅槽隔离区的方式，少一次光刻，节约一张掩膜板，简化工艺流程。
步骤203，形成氧化层。
参照图3c，在形成浅槽隔离区104和P型掺杂区105的P型硅衬底表面热氧化形成氧化层，对氧化层进行刻蚀形成栅氧化层107a和场板隔离氧化层107b，该步骤形成的结构如图3c所示。
步骤204，在氧化层上沉积多晶硅形成多晶硅栅极和多晶硅场板。
参照图3d，在栅氧化层107a和场板隔离氧化层107b上沉积多晶硅，对多晶硅进行N型离子重掺杂，对重掺杂的多晶硅进行刻蚀形成多晶硅栅极106a和多晶硅场板106b，该步骤形成的结构如图3d所示。
步骤205，在P型体区的对应区域形成源极，在N型漂移区的对应区域形成漏极。
参照图3e，在P型体区P-body的对应区域重掺杂注入N型离子形成源极101，在N型漂移区NRF的对应区域重掺杂注入N型离子形成漏极102，在N型高压阱区HVNW的与浅槽隔离区104接壤的区域重掺杂注入N型离子形成N+保护环108；在P型体区P-body与源极101接壤的区域重掺杂注入P型离子形成P+保护环109，最终形成LDMOS晶体管，其整体结构如图3e所示。
在本文中，除非另有明确的规定和限定，“相连”、“相接”、“连接”等术语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种LDMOS晶体管，包括衬底、P型体区、N型漂移区、N型高压阱区、位于P型体区的源极、位于N型漂移区的漏极、栅极以及浅槽隔离区，其特征在于，所述N型漂移区设置有与漏极相接的P型掺杂区，所述P型掺杂区包覆所述浅槽隔离区的下缘边角且与漏极相接，所述P型掺杂区与N型漂移区形成PN结，以分担漏极与N型漂移区之间的电场；
所述浅槽隔离区的上表面设置有多晶硅场板结构；
所述多晶硅场板结构、所述浅槽隔离区与所述P型掺杂区构成RESURF结构，以降低所述P型掺杂区与N型漂移区之间的电场。
2.根据权利要求1所述的LDMOS晶体管，其特征在于，所述N型高压阱区与所述浅槽隔离区接壤的区域设置有N+保护环；
所述N+保护环和所述漏极与所述多晶硅场板结构、所述浅槽隔离区和所述P型掺杂区构成双重RESURF结构。
3.根据权利要求1所述的LDMOS晶体管，其特征在于，所述P型体区设置有P+保护环，所述P+保护环与源极相连。
4.根据权利要求1所述的LDMOS晶体管，其特征在于，所述多晶硅场板结构包括多晶硅场板和场板隔离氧化层。
5.一种LDMOS晶体管的制造方法，所述LDMOS晶体管为权利要求1所述的LDMOS晶体管，其特征在于，所述方法包括：
在P型硅衬底上形成N型高压阱区、P型体区、N型漂移区；
形成浅槽隔离区和P型掺杂区；
形成氧化层；
在氧化层上沉积多晶硅形成多晶硅栅极和多晶硅场板；
在P型体区的对应区域形成源极，在N型漂移区的对应区域形成漏极。
6.根据权利要求5所述的LDMOS晶体管的制造方法，其特征在于，所述在P型硅衬底上形成N型高压阱区、P型体区、N型漂移区，包括：
在P型硅衬底表面氧化形成二氧化硅薄层；
对二氧化硅薄层进行光刻，形成N型高压阱区、P型体区、N型漂移区的图形区域；
在N型高压阱区、P型体区、N型漂移区的图形区域分别进行N型离子注入、P型离子注入、N型离子注入，高温推进，去除二氧化硅薄层，形成N型高压阱区、P型体区、N型漂移区。
7.根据权利要求5所述的LDMOS晶体管的制造方法，其特征在于，所述形成浅槽隔离区和P型掺杂区，包括：
在形成N型高压阱区、P型体区、N型漂移区的P型硅衬底表面热氧化形成二氧化硅薄层，在二氧化硅薄层上沉积氮化硅；
光刻形成浅槽隔离区的图形区域，干法刻蚀氮化硅、二氧化硅薄层以及N型漂移区的硅，形成浅槽隔离区的沟槽；
沿沟槽的槽壁进行大角度回转离子注入形成P型掺杂区；
对干法刻蚀硅和离子注入引起的损伤进行热氧化处理；
在沟槽内沉积二氧化硅并进行表面平坦化处理，去除表面的氮化硅和二氧化硅薄层，高温退火，形成浅槽隔离区。
8.根据权利要求5所述的LDMOS晶体管的制造方法，其特征在于，所述形成氧化层，包括：
在形成浅槽隔离区和P型掺杂区的P型硅衬底表面热氧化形成氧化层；
对氧化层进行刻蚀形成栅氧化层和场板隔离氧化层。
9.根据权利要求8所述的LDMOS晶体管的制造方法，其特征在于，所述在氧化层上沉积多晶硅形成多晶硅栅极和多晶硅场板，包括：
在栅氧化层和场板隔离氧化层上沉积多晶硅，对多晶硅进行N型离子重掺杂，对重掺杂的多晶硅进行刻蚀形成多晶硅栅极和多晶硅场板。
10.根据权利要求5所述的LDMOS晶体管的制造方法，其特征在于，所述在P型体区的对应区域形成源极，在N型漂移区的对应区域形成漏极，包括：
在P型体区的对应区域重掺杂注入N型离子形成源极，在N型漂移区的对应区域重掺杂注入N型离子形成漏极，在N型高压阱区的与浅槽隔离区接壤的区域重掺杂注入N型离子形成N+保护环；
在P型体区与源极接壤的区域重掺杂注入P型离子形成P+保护环。
CN202211205804.6A 2022-09-30 2022-09-30 Ldmos晶体管及其制造方法 Active CN115274859B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211205804.6A CN115274859B (zh) 2022-09-30 2022-09-30 Ldmos晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211205804.6A CN115274859B (zh) 2022-09-30 2022-09-30 Ldmos晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN115274859A CN115274859A (zh) 2022-11-01
CN115274859B true CN115274859B (zh) 2023-01-20

Family

ID=83758049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211205804.6A Active CN115274859B (zh) 2022-09-30 2022-09-30 Ldmos晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN115274859B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863416B (zh) * 2023-01-19 2023-05-02 北京智芯微电子科技有限公司 空气介质场板隔离的ldmosfet器件及制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130168B (zh) * 2010-01-20 2013-04-24 上海华虹Nec电子有限公司 隔离型ldnmos器件及其制造方法
US9660020B2 (en) * 2014-05-23 2017-05-23 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
US10177252B2 (en) * 2016-11-10 2019-01-08 Nxp Usa, Inc. Semiconductor device isolation with RESURF layer arrangement
US10944001B1 (en) * 2020-01-06 2021-03-09 Nxp Usa, Inc. Deep trench and junction hybrid isolation
CN113964035B (zh) * 2020-07-20 2023-05-02 无锡华润上华科技有限公司 一种半导体器件的制造方法、半导体器件

Also Published As

Publication number Publication date
CN115274859A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US7795638B2 (en) Semiconductor device with a U-shape drift region
US20090206913A1 (en) Edge Termination with Improved Breakdown Voltage
US20120153386A1 (en) Semiconductor component with a space saving edge structure
CN107425046B (zh) 一种ldmos器件及其制作方法
CN102376762B (zh) 超级结ldmos器件及制造方法
KR101699585B1 (ko) 고전압 반도체 소자 및 그 제조 방법
US11282955B2 (en) LDMOS architecture and method for forming
CN109065627A (zh) 一种具有多晶硅岛的ldmos器件
CN113964188A (zh) 横向双扩散金属氧化物半导体场效应管及其制作方法
CN114038914A (zh) 双重耐压半导体功率器件及其制备方法
CN107564965B (zh) 一种横向双扩散mos器件
CN104659090A (zh) Ldmos器件及制造方法
TWI455318B (zh) 高壓半導體裝置及其製造方法
CN115274859B (zh) Ldmos晶体管及其制造方法
JP2850852B2 (ja) 半導体装置
US20190363187A1 (en) Method for Manufacturing Laterally Diffused Metal Oxide Semiconductor Device and Semiconductor Device
CN109273364B (zh) 一种半导体结构及其形成方法
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN105140289A (zh) N型ldmos器件及工艺方法
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法
KR20110078861A (ko) 수평형 디모스 트랜지스터
CN108666363A (zh) Ldmos器件及其制造方法
CN117497421B (zh) 具有隔绝结构的超结mosfet及其制备方法、芯片
CN117577691B (zh) 一种具有终端结构的半导体器件及其制造方法
CN219371032U (zh) 沟槽栅超结器件和具有其的电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant