CN111640786B - 一种具有多沟槽的ligbt器件 - Google Patents

一种具有多沟槽的ligbt器件 Download PDF

Info

Publication number
CN111640786B
CN111640786B CN202010535106.7A CN202010535106A CN111640786B CN 111640786 B CN111640786 B CN 111640786B CN 202010535106 A CN202010535106 A CN 202010535106A CN 111640786 B CN111640786 B CN 111640786B
Authority
CN
China
Prior art keywords
type
region
conductivity
conduction
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010535106.7A
Other languages
English (en)
Other versions
CN111640786A (zh
Inventor
李泽宏
王志明
程然
蒲小庆
胡汶金
任敏
张金平
高巍
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010535106.7A priority Critical patent/CN111640786B/zh
Publication of CN111640786A publication Critical patent/CN111640786A/zh
Application granted granted Critical
Publication of CN111640786B publication Critical patent/CN111640786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种具有多沟槽的LIGBT器件，属于功率半导体技术领域。本发明提供的一种具有多沟槽的LIGBT器件，通过沟槽刻蚀改变第二导电类型体区形貌，实现体区均匀分布的掺杂，可以改善第一导电类型漂移区与第二导电类型体区接触的结的形貌，以此来优化漂移区与体区接触区域的电场分布，提高器件的反向阻断电压以及过电流能力，同时也可以减小芯片面积。

Description

一种具有多沟槽的LIGBT器件
技术领域
本发明属于功率半导体技术领域，具体涉及一种具有多沟槽的LIGBT器件。
背景技术
横向绝缘栅晶体管(Lateral Insulated Gate Bipolar Transistor，简称LIGBT)，是由金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor FieldEffect Transistor，简称MOSFET)和双极型晶体管(Bipolar Junction Transistor，简称BJT)组成的复合型功率半导体器件，结合了MOSFET高输入阻抗和BJT电导调制的特点。其具有导通电压低、驱动功耗低、电流能力强、耐压特性高、热稳定性好和可集成性等优点，广泛应用于汽车电子、开关电源、平板显示和电机驱动等智能功率集成电路中。然而，现有技术中的LIGBT，如图1所示，由于其中的第二导电类型体区存在扩散分布不均匀的问题，从而减小了整个器件的过电流能力和击穿电压。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种具有多沟槽的LIGBT器件。
为解决上述技术问题，本发明实施例提供一种具有多沟槽的LIGBT器件，包括第二导电类型衬底，第一导电类型漂移区，第二导电类型体区，高掺杂第二导电类型体接触区，第一导电类型发射区，第二导电类型集电区，介质层，发射极，平面栅结构和集电极；
所述第一导电类型漂移区位于所述第二导电类型衬底上；所述第二导电类型体区位于所述第一导电类型漂移区中，且位于所述第二导电类型衬底上；所述高掺杂第二导电类型体接触区和第一导电类型发射区侧面相互接触的位于所述第二导电类型体区的顶层远离所述第一导电类型漂移区的一侧；所述第二导电类型集电区位于所述第一导电类型漂移区的顶层中远离所述第二导电类型体区的一侧；
所述发射极位于所述高掺杂第二导电类型体接触区和第一导电类型发射区的第一部分上；所述平面栅结构位于所述第一导电类型发射区的第二部分、所述第二导电类型体区和部分所述第一导电类型漂移区上；所述集电极位于所述第二导电类型集电区上；
所述介质层位于发射极，平面栅结构和集电极之间的所述第一导电类型漂移区上；
还包括第二导电类型多晶硅沟槽区，多个所述第二导电类型多晶硅沟槽区相互间隔的位于所述第二导电类型体区中，且位于所述高掺杂第二导电类型体接触区和第一导电类型发射区之下，所述第二导电类型体区由所述第二导电类型多晶硅沟槽区扩散形成。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，所述平面栅结构包括所述栅氧化层和位于其上的多晶硅栅电极。
进一步的，所述介质层为二氧化硅。
进一步的，制备工艺过程中，通过改变光刻版，调整多个第二导电类型多晶硅沟槽区的横向宽度、纵向长度、间距或者沟槽的数目。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型。
进一步的，所述第一导电类型为P型，所述第二导电类型为N型。
本发明的有益效果是：本发明的一种具有多沟槽的LIGBT器件，采用沟槽工艺制作第二导电类型体区，使体区掺杂浓度分布近似于均匀分布，使得通过漂移区的电场线能够有更多的终结在第二导电类型体区，可以改善第一导电类型漂移区与第二导电类型体区接触的结的形貌，以此来优化漂移区与体区接触区域的电场分布，增加整个器件的过电流能力和击穿电压，同时也可以减小芯片面积。
附图说明
图1为传统的LIGBT的结构示意图；
图2为本发明实施例的一种具有多沟槽的LIGBT器件的第一结构示意图；
图3为本发明实施例的一种具有多沟槽的LIGBT器件的第二结构示意图。
附图中，各标号所代表的部件列表如下：
201、第二导电类型衬底，202、第一导电类型漂移区，203、第二导电类型体区，204、高掺杂第二导电类型体接触区，205、第一导电类型发射区，206、第二导电类型集电区，207、栅氧化层，208、介质层，209、发射极，210、多晶硅栅电极，211、集电极，212、第二导电类型多晶硅沟槽区，301-1至301-N为多个第二导电类型多晶硅沟槽区的每个沟槽的横向宽度，403-1至403-N-1为多个第二导电类型多晶硅沟槽区中相邻沟槽的间距，其中N为正整数。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图2所示，本发明第一实施例提供的一种具有多沟槽的LIGBT器件，包括第二导电类型衬底201，第一导电类型漂移区202，第二导电类型体区203，高掺杂第二导电类型体接触区204，第一导电类型发射区205，第二导电类型集电区206，介质层208，发射极209，平面栅结构和集电极211；
所述第一导电类型漂移区202位于所述第二导电类型衬底201上；所述第二导电类型体区203位于所述第一导电类型漂移区202中，且位于所述第二导电类型衬底201上；所述高掺杂第二导电类型体接触区204和第一导电类型发射区205侧面相互接触的位于所述第二导电类型体区203的顶层远离所述第一导电类型漂移区202的一侧；所述第二导电类型集电区206位于所述第一导电类型漂移区202的顶层中远离所述第二导电类型体区203的一侧；
所述发射极209位于所述高掺杂第二导电类型体接触区204和第一导电类型发射区205的第一部分上；所述平面栅结构位于所述第一导电类型发射区205的第二部分、所述第二导电类型体区203和部分所述第一导电类型漂移区202上；所述集电极211位于所述第二导电类型集电区206上；
所述介质层208位于发射极209，平面栅结构和集电极211之间的所述第一导电类型漂移区202上；
还包括第二导电类型多晶硅沟槽区212，多个所述第二导电类型多晶硅沟槽区212相互间隔的位于所述第二导电类型体区203中，且位于所述高掺杂第二导电类型体接触区204和第一导电类型发射区205之下，所述第二导电类型体区203由所述第二导电类型多晶硅沟槽区212扩散形成。
上述实施例中，所述第一导电类型可以为N型，所述第二导电类型可以为P型。所述第二导电类型多晶硅沟槽区212由沟槽刻蚀形成，且沟槽内由第二导电类型多晶硅填充，优选地，多个所述第二导电类型多晶硅沟槽区212的纵向长度一致，多个所述第二导电类型多晶硅沟槽区212中，相邻沟槽的间距相同；
所述第二导电类型体区203优选由第二导电类型多晶硅沟槽区212高温退火扩散形成。
以N型LIGBT为例，说明本发明的工作原理：
本发明提供的一种具有多沟槽的LIGBT器件，通过在N型漂移区202中刻蚀形成多个沟槽，并在沟槽中填充P型多晶硅，形成P型多晶硅沟槽区212，然后通过高温退火扩散形成P型体区203，使得通过漂移区的电场线能够有更多的终结在P型体区203，从而提升器件的整体过电流能力。
当外加在多晶硅栅电极210上的正偏电压超过阈值电压时，多晶硅栅电极210下方的P型体区203表面发生反型并形成沟道，N型发射区205中电子通过沟道进入N型漂移区202，LIGBT中的NMOS部分导通；与此同时，当集电极211上加足够大的正向电压后，P型集电区206和N型漂移区202形成的PN结导通，从而P型集电区206向N型漂移区202中注入大量空穴，此时该LIGBT结构导通。
其反向阻断时的电极连接方式为：多晶硅栅电极210与发射极209短接，发射极209加正偏电压。当器件反向耐压时，由于P型多晶硅沟槽区212中淀积P型多晶硅在退火形成了均匀分布的掺杂效果，改善了P型体区203与N型漂移区202两侧结的形貌，从而提高了反向击穿电压，同时可以减小器件的整体面积，减小衬底漏电，以及改善整个器件的导通电阻。
可选地，如图2所示，所述平面栅结构包括所述栅氧化层207和位于其上的多晶硅栅电极210。
可选地，所述介质层208为二氧化硅。
可选地，如图3所示，制备工艺过程中，通过改变光刻版，调整多个第二导电类型多晶硅沟槽区212的横向宽度、纵向长度、间距或者沟槽的数目。
上述实施例中，本领域技术人员可以根据实际需要，调整多个第二导电类型多晶硅沟槽区212的横向宽度、纵向长度、间距或者沟槽的数目。
可选地，所述第一导电类型为N型，所述第二导电类型为P型。
可选地，所述第一导电类型为P型，所述第二导电类型为N型。
本发明提供的一种具有多沟槽的LIGBT器件，通过沟槽刻蚀改变第二导电类型体区形貌，实现体区均匀分布的掺杂，可以改善第一导电类型漂移区与第二导电类型体区接触的结的形貌，以此来优化漂移区与体区接触区域的电场分布，提高器件的反向阻断电压以及过电流能力，同时也可以减小芯片面积。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种具有多沟槽的LIGBT器件，包括第二导电类型衬底(201)，第一导电类型漂移区(202)，第二导电类型体区(203)，高掺杂第二导电类型体接触区(204)，第一导电类型发射区(205)，第二导电类型集电区(206)，介质层(208)，发射极(209)，平面栅结构和集电极(211)；
所述第一导电类型漂移区(202)位于所述第二导电类型衬底(201)上；所述第二导电类型体区(203)位于所述第一导电类型漂移区(202)中，且位于所述第二导电类型衬底(201)上；所述高掺杂第二导电类型体接触区(204)和第一导电类型发射区(205)侧面相互接触的位于所述第二导电类型体区(203)的顶层远离所述第一导电类型漂移区(202)的一侧；所述第二导电类型集电区(206)位于所述第一导电类型漂移区(202)的顶层中远离所述第二导电类型体区(203)的一侧；
所述发射极(209)位于所述高掺杂第二导电类型体接触区(204)和第一导电类型发射区(205)的第一部分上；所述平面栅结构位于所述第一导电类型发射区(205)的第二部分、所述第二导电类型体区(203)和部分所述第一导电类型漂移区(202)上；所述集电极(211)位于所述第二导电类型集电区(206)上；
所述介质层(208)位于发射极(209)，平面栅结构和集电极(211)之间的所述第一导电类型漂移区(202)上；
其特征在于，还包括第二导电类型多晶硅沟槽区(212)，多个所述第二导电类型多晶硅沟槽区(212)相互间隔的位于所述第二导电类型体区(203)中，且位于所述高掺杂第二导电类型体接触区(204)和第一导电类型发射区(205)之下，所述第二导电类型体区(203)由所述第二导电类型多晶硅沟槽区(212)扩散形成。
2.根据权利要求1所述的一种具有多沟槽的LIGBT器件，其特征在于，所述平面栅结构包括栅氧化层(207)和位于其上的多晶硅栅电极(210)。
3.根据权利要求1所述的一种具有多沟槽的LIGBT器件，其特征在于，所述介质层(208)为二氧化硅。
4.根据权利要求1-3任一项所述的一种具有多沟槽的LIGBT器件，其特征在于，制备工艺过程中，通过改变光刻版，调整多个第二导电类型多晶硅沟槽区(212)的横向宽度、纵向长度、间距或者沟槽的数目。
5.根据权利要求1-3任一项所述的一种具有多沟槽的LIGBT器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
6.根据权利要求1-3任一项所述的一种具有多沟槽的LIGBT器件，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
CN202010535106.7A 2020-06-12 2020-06-12 一种具有多沟槽的ligbt器件 Active CN111640786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010535106.7A CN111640786B (zh) 2020-06-12 2020-06-12 一种具有多沟槽的ligbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010535106.7A CN111640786B (zh) 2020-06-12 2020-06-12 一种具有多沟槽的ligbt器件

Publications (2)

Publication Number Publication Date
CN111640786A CN111640786A (zh) 2020-09-08
CN111640786B true CN111640786B (zh) 2021-11-23

Family

ID=72332511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010535106.7A Active CN111640786B (zh) 2020-06-12 2020-06-12 一种具有多沟槽的ligbt器件

Country Status (1)

Country Link
CN (1) CN111640786B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969052A (zh) * 2020-08-28 2020-11-20 电子科技大学 一种具有多沟槽的双极结型晶体管

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1864321A1 (en) * 2005-03-24 2007-12-12 Nxp B.V. Method of manufacturing a semiconductor device having a buried doped region
CN102034707B (zh) * 2009-09-29 2014-01-01 比亚迪股份有限公司 一种igbt的制作方法
CN102130165B (zh) * 2010-01-18 2013-03-13 上海华虹Nec电子有限公司 Ldmos器件的源区及其制造方法
CN103208530B (zh) * 2013-03-11 2016-04-27 江苏应能微电子有限公司 低电容超深沟槽瞬变电压抑制二极管结构
CN103219386B (zh) * 2013-04-22 2016-01-20 南京邮电大学 一种具有高k绝缘区的横向功率器件
CN103295898A (zh) * 2013-05-10 2013-09-11 江苏应能微电子有限公司 一种利用超深沟槽结构制造瞬变电压抑制二极管的方法
CN104617157A (zh) * 2015-01-23 2015-05-13 应能微电子（上海）有限公司 一种具有超深沟槽的瞬态电压抑制器结构
CN106549052B (zh) * 2015-09-17 2021-05-25 联华电子股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
US9461046B1 (en) * 2015-12-18 2016-10-04 Texas Instruments Incorporated LDMOS device with graded body doping
CN107546274B (zh) * 2017-08-22 2020-01-17 电子科技大学 一种具有阶梯型沟槽的ldmos器件
CN109166922B (zh) * 2018-08-28 2020-12-18 电子科技大学 一种沟槽型超结功率终端结构及其制备方法
CN109300977A (zh) * 2018-10-08 2019-02-01 深圳市南硕明泰科技有限公司 一种晶体管及其制作方法
CN111223919A (zh) * 2020-03-27 2020-06-02 上海维安半导体有限公司 一种利用深槽刻蚀并填充高浓度多晶硅的tvs及其制造方法

Also Published As

Publication number Publication date
CN111640786A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
US8334563B2 (en) Field-effect semiconductor device and method of producing the same
JPH08316479A (ja) 絶縁ゲート型半導体装置およびその製造方法
KR20040036914A (ko) 내장된 트렌치 쇼트키 정류기를 갖는 트렌치 ｄｍｏｓ트랜지스터
JP3647802B2 (ja) 横型半導体装置
US6921941B2 (en) High withstand voltage field effect semiconductor device with a field dispersion region
US20090072304A1 (en) Trench misfet
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
JP4109009B2 (ja) 半導体素子及びその製造方法
CN112234095B (zh) 含有增强元胞设计的功率mosfet器件
US7989921B2 (en) Soi vertical bipolar power component
KR20040063085A (ko) 대칭적인 트렌치 ｍｏｓｆｅｔ 디바이스 및 그 제조 방법
US11322604B2 (en) Semiconductor device and manufacturing method thereof
JPH09186323A (ja) 電力用絶縁ゲートバイポーラトランジスタ
CN111640787B (zh) 一种具有多沟槽的ldmos器件
CN111640786B (zh) 一种具有多沟槽的ligbt器件
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN111640785B (zh) 一种具有多沟槽的ligbt器件
CN116598361A (zh) 一种具有超结***栅的ldmos器件
CN102412276A (zh) 晶体管及制造晶体管的方法
US7741655B2 (en) Semiconductor device
CN110444590B (zh) 一种超结ligbt功率器件
JP4136503B2 (ja) 絶縁ゲートバイポーラトランジスタ
WO2022205556A1 (zh) 绝缘栅双极型晶体管装置及其制备方法
KR102437047B1 (ko) 전력 반도체 소자 및 전력 반도체 칩
WO2023112547A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant