CN117174757A - 一种超结槽栅碳化硅mosfet及其制备方法 - Google Patents
一种超结槽栅碳化硅mosfet及其制备方法 Download PDFInfo
- Publication number
- CN117174757A CN117174757A CN202311444654.9A CN202311444654A CN117174757A CN 117174757 A CN117174757 A CN 117174757A CN 202311444654 A CN202311444654 A CN 202311444654A CN 117174757 A CN117174757 A CN 117174757A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- type
- layer
- heavily doped
- doped layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 296
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 295
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 63
- 229920005591 polysilicon Polymers 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 239000007769 metal material Substances 0.000 claims description 7
- 238000009616 inductively coupled plasma Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 241001391944 Commicarpus scandens Species 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本申请属于功率器件技术领域，提供了一种超结槽栅碳化硅MOSFET及其制备方法，通过在碳化硅栅极氧化层的一侧形成沟道二极管氧化层，并在沟道二极管氧化层内形成沟道二极管多晶硅层，从而引入沟道二极管槽栅结构，通过第一N型碳化硅柱和第二N型碳化硅柱、碳化硅栅极多晶硅层以及沟道二极管槽栅结构共同作用，改善槽栅拐角处的电场聚集效应，改善电场分布从而栅极拐角，通过漂移区的超结结构，消除水平方向的电场线，当器件反向导通时，沟道二极管率先导通，从而避免了器件自身的寄生体二极管导通，有效降低了器件的***功耗损耗，防止双极退化效应发生，提升器件的可靠性，同时降低器件的成本。
Description
技术领域
本申请属于功率器件技术领域，尤其涉及一种超结槽栅碳化硅MOSFET及其制备方法。
背景技术
碳化硅（SiC ）是一种第三代半导体材料，禁带宽度是硅（Si）的3倍，临界击穿场强是Si的10倍，电子饱和漂移速率是Si的2倍，热导率是Si的3倍，使得SiC 金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET）具有比Si MOSFET导通电阻更小、开关电压更高、应用频率更高、温度性能更好的显著性能优势，在电力电子行业应用中具有广阔前景。
U型槽SiC MOSFET因为消除了结型场效应管（JFET）效应，大大降低了SiC MOSFET的导通电阻，同时有着更低的栅漏电容，使得沟槽栅MOSFET成为当下的主流结构。但在SiC槽栅结构的MOSFET中，由于SiC的特殊材质，使得挖槽底部的形貌非常硬，不像Si 沟槽（Trench）绝缘栅双极晶体管（Insulate-Gate Bipolar Transistor—IGBT）里能把底部拐角处挖成圆弧形。从而使得阻断反偏时，SiC 槽栅结构的MOSFET拐角处电场更为强烈，栅氧极易发生击穿，且即使没发生击穿，长时间的工作也使得栅氧化层的可靠性下降。
作为开关器件，当MOSFET应用在有感性负载的电路中时，需要一个续流二极管一起工作，然而，目前现有的MOSFET自身具有寄生二极管（即体二极管），由于SiC材料的禁带宽度较宽，其接近3V的体二极管开启电压会加大功率损耗，而如果直接采用外接二极管作为续流二极管的方式，会较大的增加成本。
发明内容
本申请的目的在于提供一种超结槽栅碳化硅MOSFET及其制备方法，旨在提供一种超结槽栅碳化硅MOSFET结构，解决碳化硅MOSFET器件中由于碳化硅材料的禁带宽度较大导致的功率损耗较大的问题。
本申请实施例第一方面提供了一种超结槽栅碳化硅MOSFET，所述超结槽栅碳化硅MOSFET包括：
N型碳化硅衬底；
设于所述N型碳化硅衬底的正面的N型外延层；
设于所述N型外延层上的P型碳化硅柱以及设于所述P型碳化硅柱两侧的第一N型碳化硅柱和第二N型碳化硅柱；
设于所述第一N型碳化硅柱上的P型基区；
设于所述第一N型碳化硅柱与所述P型碳化硅柱之间的碳化硅栅极氧化层；
设于所述第二N型碳化硅柱与所述P型碳化硅柱之间的沟道二极管氧化层；其中，所述沟道二极管氧化层和所述碳化硅栅极氧化层为U型结构；
设于所述碳化硅栅极氧化层内的碳化硅栅极多晶硅层；
设于所述沟道二极管氧化层内的沟道二极管多晶硅层；
设于所述P型基区上的第一P型重掺杂层和第一N型重掺杂层；
设于所述P型碳化硅柱上的第二P型重掺杂层和第二N型重掺杂层；
设于所述第二N型碳化硅柱上的第三P型重掺杂层；
与所述第一P型重掺杂层、所述第一N型重掺杂层、所述第二P型重掺杂层、所述第二N型重掺杂层、所述第三P型重掺杂层接触的源极金属层；
设于所述碳化硅栅极多晶硅层与所述源极金属层之间，以及设于沟道二极管氧化层与所述源极金属层之间的隔离氧化层；
设于所述N型碳化硅衬底的背面的漏极金属层。
在一个实施例中，所述沟道二极管氧化层的厚度小于所述碳化硅栅极氧化层的厚度。
在一个实施例中，所述沟道二极管氧化层与所述碳化硅栅极氧化层之间的间距为1um~2um。
在一个实施例中，所述碳化硅栅极多晶硅层至少有二分之一位于所述第一N型碳化硅柱上；和/或者
所述沟道二极管多晶硅层至少有二分之一位于所述第二N型碳化硅柱上。
在一个实施例中，所述第一N型重掺杂层设于所述碳化硅栅极氧化层与所述第一P型重掺杂层之间。
在一个实施例中，所述第二P型重掺杂层与所述碳化硅栅极氧化层接触，所述第二N型重掺杂层设于所述第二P型重掺杂层与所述沟道二极管氧化层之间。
在一个实施例中，所述第一P型重掺杂层、所述第一N型重掺杂层、所述第二P型重掺杂层、所述第二N型重掺杂层、所述第三P型重掺杂层的上表面与所述碳化硅栅极多晶硅层、所述沟道二极管多晶硅层的上表面齐平。
在一个实施例中，所述碳化硅栅极多晶硅层和所述沟道二极管多晶硅层为磷元素掺杂的多晶硅材料，且掺杂浓度为1~9*1019cm-3。
本申请实施例第二方面还提供了一种超结槽栅碳化硅MOSFET的制备方法，所述制备方法包括：
在N型碳化硅衬底的正面形成N型外延层，并在所述N型外延层的中央区域刻蚀形成第一沟槽；
在所述第一沟槽内形成P型碳化硅柱，并在所述P型碳化硅柱两侧分别形成第一N型碳化硅柱和第二N型碳化硅柱；
在所述第一N型碳化硅柱上形成P型基区，并在所述P型基区上形成第一P型重掺杂层和第一N型重掺杂层；
在所述P型碳化硅柱上形成第二P型重掺杂层和第二N型重掺杂层，并在所述第二N型碳化硅柱上形成第三P型重掺杂层；
采用感应耦合等离子体干法刻蚀所述P型基区、所述第一N型重掺杂层、所述第二P型重掺杂层、所述第二N型重掺杂层、所述第三P型重掺杂层，以在设于所述第一N型碳化硅柱与所述P型碳化硅柱之间形成第二沟槽，在所述第二N型碳化硅柱与所述P型碳化硅柱之间形成第三沟槽；
在所述第二沟槽的内壁形成碳化硅栅极氧化层，在所述第三沟槽的内壁形成沟道二极管氧化层；
在所述碳化硅栅极氧化层和所述沟道二极管氧化层内填充多晶硅材料，以在所述碳化硅栅极氧化层内形成碳化硅栅极多晶硅层，在所述沟道二极管氧化层内形成沟道二极管多晶硅层；
在所述碳化硅栅极多晶硅层与所述沟道二极管多晶硅层上形成隔离氧化层；
淀积叠层金属材料，形成与所述第一P型重掺杂层、所述第一N型重掺杂层、所述第二P型重掺杂层、所述第二N型重掺杂层、所述第三P型重掺杂层接触的源极金属层，在所述N型碳化硅衬底的背面淀积叠层金属材料形成漏极金属层。
在一个实施例中，所述沟道二极管氧化层的厚度小于所述碳化硅栅极氧化层的厚度。
本申请实施例的有益效果：通过在碳化硅栅极氧化层的一侧形成沟道二极管氧化层，并在沟道二极管氧化层内形成沟道二极管多晶硅层，从而引入沟道二极管槽栅结构，通过第一N型碳化硅柱和第二N型碳化硅柱、碳化硅栅极多晶硅层以及沟道二极管槽栅结构共同作用，改善槽栅拐角处的电场聚集效应，改善电场分布从而栅极拐角，通过漂移区的超结结构，消除水平方向的电场线，当器件反向导通时，沟道二极管率先导通，从而避免了器件自身的寄生体二极管导通，有效降低了器件的***功耗损耗，防止双极退化效应发生，提升器件的可靠性，同时降低器件的成本。
附图说明
图1是本申请实施例提供的一种超结槽栅碳化硅MOSFET的结构示意图。
图2是本申请实施例提供的一种超结槽栅碳化硅MOSFET的制备方法的流程示意图。
图3是本申请实施例提供的形成N型外延层的示意图。
图4是本申请实施例提供的形成第一沟槽的示意图。
图5是本申请实施例提供的形成P型碳化硅柱、P型基区的示意图。
图6是本申请实施例提供的形成第一P型重掺杂层、第二P型重掺杂层、第三P型重掺杂层的示意图。
图7是本申请实施例提供的形成第二沟槽和第三沟槽的示意图。
图8是本申请实施例提供的形成碳化硅栅极氧化层、沟道二极管氧化层的示意图。
图9是本申请实施例提供的形成隔离氧化层、源极金属层、漏极金属层的示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
U型槽SiC MOSFET因为消除了结型场效应管（JFET）效应，大大降低了SiC MOSFET的导通电阻，同时有着更低的栅漏电容，使得沟槽栅MOSFET成为当下的主流结构。但在SiC槽栅结构的MOSFET中，由于SiC的特殊材质，使得挖槽底部的形貌非常硬，不像Si 沟槽（Trench）绝缘栅双极晶体管（Insulate-Gate Bipolar Transistor—IGBT）里能把底部拐角处挖成圆弧形。从而使得阻断反偏时，SiC 槽栅结构的MOSFET拐角处电场更为强烈，栅氧极易发生击穿，且即使没发生击穿，长时间的工作也使得栅氧化层的可靠性下降。
作为开关器件，当MOSFET应用在有感性负载的电路中时，需要一个续流二极管一起工作，然而，目前现有的MOSFET自身具有寄生二极管（即体二极管），由于SiC材料的禁带宽度较宽，其接近3V的体二极管开启电压会加大功率损耗，而如果直接采用外接二极管作为续流二极管的方式，会较大的增加成本。
为了解决上述技术问题，本申请实施例提供了一种超结槽栅碳化硅MOSFET，参见图1，超结槽栅碳化硅MOSFET包括：N型碳化硅衬底200、N型外延层300、P型碳化硅柱520、第一N型碳化硅柱410、第二N型碳化硅柱420、P型基区610、碳化硅栅极氧化层910、沟道二极管氧化层920、碳化硅栅极多晶硅层911、沟道二极管多晶硅层921、第一P型重掺杂层710、第一N型重掺杂层810、第二P型重掺杂层720、第二N型重掺杂层820、第三P型重掺杂层730、源极金属层120、隔离氧化层130、漏极金属层110。
N型外延层300设于N型碳化硅衬底200的正面，P型碳化硅柱520设于N型外延层300上，第一N型碳化硅柱410和第二N型碳化硅柱420分别设于P型碳化硅柱520两侧。P型基区610设于第一N型碳化硅柱410上，碳化硅栅极氧化层910设于第一N型碳化硅柱410与P型碳化硅柱520之间，沟道二极管氧化层920设于第二N型碳化硅柱420与P型碳化硅柱520之间，其中，沟道二极管氧化层920和碳化硅栅极氧化层910为U型结构。 碳化硅栅极多晶硅层911设于碳化硅栅极氧化层910内，沟道二极管多晶硅层921设于沟道二极管氧化层920内，第一P型重掺杂层710和第一N型重掺杂层810设于P型基区610上，第二P型重掺杂层720和第二N型重掺杂层820设于P型碳化硅柱520上，第三P型重掺杂层730设于第二N型碳化硅柱420上，源极金属层120与第一P型重掺杂层710、第一N型重掺杂层810、第二P型重掺杂层720、第二N型重掺杂层820、第三P型重掺杂层730接触，隔离氧化层130设于碳化硅栅极多晶硅层911与源极金属层120之间，以及设于沟道二极管氧化层920与源极金属层120之间，漏极金属层110设于N型碳化硅衬底200的背面。
在本实施例中，第一P型重掺杂层710、第一N型重掺杂层810、第二P型重掺杂层720、碳化硅栅极氧化层910、碳化硅栅极多晶硅层911组成碳化硅槽栅结构，沟道二极管多晶硅层921、沟道二极管氧化层920、第二N型重掺杂层820、第三P型重掺杂层730组成沟道二极管槽栅结构，本申请通过在碳化硅槽栅结构的周侧引入沟道二极管槽栅结构，且把这两个沟槽结构置于超结的P型碳化硅柱520内，通过P型碳化硅柱520、碳化硅槽栅结构、沟道二极管槽栅结构这三者的共同作用，改善槽栅拐角处发生的电场聚集效应，改善电场分布从而保护栅极拐角，且通过漂移区的超结结构，消除水平方向的电场线，提高了器件的可靠性。
在一些实施例中，通过沟道二极管多晶硅层921、沟道二极管氧化层920、第二N型重掺杂层820、第三P型重掺杂层730、第二N型重掺杂层820以及第二N型碳化硅柱420的配合设置形成沟道二极管，当超结槽栅碳化硅MOSFET反向导通时，沟道二极管率先导通，从而避免了超结槽栅碳化硅MOSFET自身的寄生体二极管导通，有效降低了器件的***功耗损耗，防止双极退化效应发生， 确保了超结槽栅碳化硅MOSFET的长期可靠性，并且将续流二极管内置在器件中，有利于超结槽栅碳化硅MOSFET的高频化和小型化，同时降低成本。
在一些实施例中，第一N型碳化硅柱410的厚度小于第二N型碳化硅柱420的厚度，P型基区610形成于第一N型碳化硅柱410上，第一N型碳化硅柱410与P型基区610的厚度之和等于第二N型碳化硅柱420的厚度。
在一个实施例中，沟道二极管氧化层920的厚度小于碳化硅栅极氧化层910的厚度。
在本实施例中，沟道二极管氧化层920的厚度比碳化硅栅极氧化层910的厚度小，碳化硅栅极氧化层910的厚度可以为100nm～200nm，沟道二极管氧化层920的厚度为30nm～80nm，沟道二极管氧化层920的厚度要薄于碳化硅栅极氧化层910的厚度，以便当器件作为反向续流二极管使用时，尽可能的方便耗尽层反型，沟道二极管导通。
在一个实施例中，沟道二极管氧化层920与碳化硅栅极氧化层910之间的间距为1um~2um。
在一个实施例中，碳化硅栅极多晶硅层911至少有二分之一位于第一N型碳化硅柱410上。
在一个实施例中，沟道二极管多晶硅层921至少有二分之一位于第二N型碳化硅柱420上。
在本实施例中，沟道二极管氧化层920与碳化硅栅极氧化层910之间的间距可以为1um~2um，沟道二极管氧化层920与碳化硅栅极氧化层910有二分之一以上在P型碳化硅柱520内，碳化硅栅极多晶硅层911至少有二分之一位于第一N型碳化硅柱410上，沟道二极管多晶硅层921至少有二分之一位于第二N型碳化硅柱420上，可以确保对栅极拐角的保护。
在一些实施例中，P型碳化硅柱520位于N型外延层300上的中央位置，第一N型碳化硅柱410的宽度与第二N型碳化硅柱420的宽度相等。
在一个实施例中，第一N型重掺杂层810设于碳化硅栅极氧化层910与第一P型重掺杂层710之间。
在本实施例中，第一N型重掺杂层810分别与碳化硅栅极氧化层910、第一P型重掺杂层710接触，第一N型重掺杂层810和第一P型重掺杂层710的上表面与碳化硅栅极氧化层910的开口齐平，碳化硅栅极氧化层910为U型结构，碳化硅栅极氧化层910的底部与侧壁之间的拐角为弧状结构，且其底部左侧的弧状结构位于第一N型碳化硅柱410上，其底部右侧的弧状结构位于P型碳化硅柱520上。
参见图1所示，P型碳化硅柱520为凸型结构，碳化硅栅极氧化层910的底部右侧的弧状结构位于凸型结构的底部和凸起部的左侧交界位置。
在一个实施例中，第二P型重掺杂层720与碳化硅栅极氧化层910接触，第二N型重掺杂层820设于第二P型重掺杂层720与沟道二极管氧化层920之间。
在本实施例中，第二N型重掺杂层820分别与沟道二极管氧化层920、第二P型重掺杂层720接触，第二N型重掺杂层820和第二P型重掺杂层720的上表面与碳化硅栅极氧化层910的开口以及沟道二极管氧化层920的开口齐平，沟道二极管氧化层920为U型结构，沟道二极管氧化层920的底部与侧壁之间的拐角为弧状结构，且其底部右侧的弧状结构位于第二N型碳化硅柱420上，其底部左侧的弧状结构位于P型碳化硅柱520上。
参见图1所示，P型碳化硅柱520为凸型结构，碳化硅栅极氧化层910的底部左侧的弧状结构位于凸型结构的底部和凸起部的右侧交界位置。
在一个实施例中，第一P型重掺杂层710、第一N型重掺杂层810、第二P型重掺杂层720、第二N型重掺杂层820、第三P型重掺杂层730的上表面与碳化硅栅极多晶硅层911、沟道二极管多晶硅层921的上表面齐平。
在一个实施例中，碳化硅栅极多晶硅层911和沟道二极管多晶硅层921为磷元素掺杂的多晶硅材料，且掺杂浓度为1~9*1019cm-3。
在一个实施例中，沟道二极管氧化层920和碳化硅栅极氧化层910为U型结构，第一N型重掺杂层810、P型基区610以及第一N型碳化硅柱410的顶部位于碳化硅栅极氧化层910的左侧，第一N型碳化硅柱410的顶部的宽度大于其底部的宽度。
在一个实施例中，第二P型重掺杂层720、第二N型重掺杂层820以及P型碳化硅柱520的顶部位于沟道二极管氧化层920与碳化硅栅极氧化层910之间。
在一个实施例中，第三P型重掺杂层730、第二N型碳化硅柱420的顶部位于沟道二极管氧化层920的右侧，第二N型碳化硅柱420的顶部的宽度大于其底部的宽度。
在一个实施例中，隔离氧化层130用于隔离沟道二极管氧化层920与源极金属层120，也可以用于隔离碳化硅栅极氧化层910与源极金属层120，也可以隔离碳化硅栅极多晶硅层911与源极金属层120。
在一个实施例中，源极金属层120和漏极金属层110的材料均为Ni/Ti/Ni/Ag叠层金属材料，用于与相邻的半导体材料形成欧姆接触。
在一个实施例中，碳化硅栅极氧化层910、沟道二极管氧化层920和隔离氧化层130的材料均为SiO2。
进一步地，N型碳化硅衬底200掺杂元素为氮元素，掺杂浓度为1×1019～1×1020cm-3。
进一步地，N型外延层300为N型SiC材料，N型SiC材料中的掺杂元素为氮元素，掺杂浓度为1～9×1015cm-3，N型外延层300的厚度为2～5μm。
进一步地，第一N型碳化硅柱410为N型SiC材料，N型SiC材料中的掺杂元素为氮元素，掺杂浓度为1～9×1015cm-3，第一N型碳化硅柱410使的厚度为10～15μm，第一N型碳化硅柱410的宽度为2um~2.5um。
进一步地，第二N型碳化硅柱420为N型SiC材料，N型SiC材料中的掺杂元素为氮元素，掺杂浓度为1～9×1015cm-3，第二N型碳化硅柱420的厚度为10～15μm，第二N型碳化硅柱420的宽度为2um~2.5um。
进一步地，P型碳化硅柱520为P型SiC材料，P型SiC材料的掺杂元素为铝元素，P型碳化硅柱520的掺杂浓度为1～9×1015cm-3，P型碳化硅柱520的厚度为10～15μm，P型碳化硅柱520的宽度为4um~5um。
进一步地，P型基区610为P型掺杂，P型基区610的掺杂元素为铝元素，P型基区610的掺杂浓度为2～5×1017cm-3，P型基区610的厚度为0.2um～0.6μm，P型基区610的宽度为1um~2um。
进一步地，第一P型重掺杂层710、第二P型重掺杂层720、第三P型重掺杂层730的掺杂元素为铝元素，第一P型重掺杂层710、第二P型重掺杂层720、第三P型重掺杂层730的掺杂浓度为1~9×1019cm-3，第一P型重掺杂层710、第二P型重掺杂层720、第三P型重掺杂层730的厚度为0 .1～1μm，第一P型重掺杂层710、第二P型重掺杂层720、第三P型重掺杂层730的宽度为0.5~1um。
进一步地，第一N型重掺杂层810、第二N型重掺杂层820的掺杂元素为氮元素，第一N型重掺杂层810、第二N型重掺杂层820的掺杂浓度为1~9×1019cm-3，第一N型重掺杂层810、第二N型重掺杂层820的厚度为0 .1～1μm，第一N型重掺杂层810、第二N型重掺杂层820的宽度为0.5~1um。
进一步地，碳化硅栅极氧化层910、沟道二极管氧化层920的沟槽深度为1.5um ~4um，碳化硅栅极氧化层910、沟道二极管氧化层920的沟槽宽度为0.6um ~ 1.2um。
在一些实施例中，通过沟道二极管多晶硅层921、沟道二极管氧化层920、第二N型重掺杂层820、第三P型重掺杂层730、第二N型重掺杂层820以及第二N型碳化硅柱420的配合设置形成沟道二极管，沟道二极管氧化层920的厚度为30nm～ 80nm，沟道二极管的开启电压为0.5V~1.5V。
本申请实施例还提供了一种超结槽栅碳化硅MOSFET的制备方法，参见图2所示，制备方法包括步骤S100至步骤S900。
在步骤S100中，在N型碳化硅衬底200的正面形成N型外延层300，并在N型外延层300的中央区域刻蚀形成第一沟槽501。
在本实施例中，可以采用化学气相沉积外延生长工艺，在N型碳化硅衬底200的上表面经过多次外延生长得到N型外延层300，参加图3所示。N型外延层300掺杂元素为氮元素，掺杂浓度为1~9*1015cm-3，第一次外延生长的第一外延层的厚度在2um~5um之间，第二次外延生长的第二外延层的厚度至少为第一外延层的5倍，其厚度可以为10um~15um。
在一个实施例中，可以选取掺杂浓度为1*1019cm-3~1*1020cm-3的N型碳化硅作为N型碳化硅衬底200，然后采用化学气相沉积外延生长工艺，在N型碳化硅衬底200的上表面生长掺杂浓度为1~9*1015cm-3的N型外延层300（包括第一外延层和第二外延层400），参见图3所示。
参见图4所示，通过在SF6/O2气体环境中使用电感耦合等离子体刻蚀第二外延层400，在第二外延层400上形成深条纹沟槽的第一沟槽501。
在步骤S200中，在第一沟槽501内形成P型碳化硅柱520，并在P型碳化硅柱520两侧分别形成第一N型碳化硅柱410和第二N型碳化硅柱420。
在一个实施例中，可以采用沟槽填充外延(TFE)生长的方法在第一沟槽501内制备P型碳化硅柱520， P型碳化硅柱520的掺杂元素为铝元素， P型碳化硅柱520的掺杂浓度为1~9 *1015cm-3， P型碳化硅柱520的厚度为10um~15um。 P型碳化硅柱520的两侧也形成了第一N型碳化硅柱410和第二N型碳化硅柱420，参见图4所示。
在一些实施例中，第一N型碳化硅柱410和第二N型碳化硅柱420与P型碳化硅柱520的厚度一致，第一N型碳化硅柱410和第二N型碳化硅柱420与P型碳化硅柱520的浓度一致。
在一些实施例中，第一N型碳化硅柱410与第二N型碳化硅柱420的宽度之和与P型碳化硅柱520的宽度一致。 经过TFE生长后，通过研磨和抛光将TFE生长的晶片减薄至外延晶片初始厚度，使晶片表面变平，最终形成效果参见图4。
在步骤S300中，在第一N型碳化硅柱410上形成P型基区610，并在P型基区610上形成第一P型重掺杂层710和第一N型重掺杂层810。
在一些实施例中，可以在400℃环境温度下，采用Ni/Au金属层作为阻挡层，对第一N型碳化硅柱410上表面进行多次铝离子注入，最终形成掺杂浓度为2~5 *1017cm-3，厚度在1.5um~2um的P型基区610，参见图5和图6所示。
在步骤S400中，在P型碳化硅柱520上形成第二P型重掺杂层720和第二N型重掺杂层820，并在第二N型碳化硅柱上形成第三P型重掺杂层730，如图6所示。
在一个实施例中，第一P型重掺杂层710、第二P型重掺杂层720、第三P型重掺杂层730的深度相同，第一P型重掺杂层710、第二P型重掺杂层720、第三P型重掺杂层730的宽度相同。
在一个实施例中，可以在400℃环境温度下，采用SiO2氧化层作为阻挡层，对芯片上表面指定区域进行多次铝离子注入，以形成掺杂浓度在1~9*1019cm-3,注入深度在0.3um~1um之间，宽度在0.5um~1um之间的第一P型重掺杂层710、第二P型重掺杂层720、第三P型重掺杂层730。
在400℃环境温度下，采用SiO2氧化层作为阻挡层，对的上表面进行多次N离子注入，形成为1~9*1019cm-3，厚度在0.3um~1.0um之间的第一N型重掺杂层810、第二N型重掺杂层820，参见图6所示。
在一个实施例中，步骤S400之后，将步骤S400生成的器件在1200℃~1800℃的氩气环境中进行高温退火，退火时间为30~60min，激活各掺杂区的杂质离子。
在步骤S500中，采用感应耦合等离子体干法刻蚀P型基区610、第一N型重掺杂层810、第二P型重掺杂层720、第二N型重掺杂层820、第三P型重掺杂层730，以在设于第一N型碳化硅柱410与P型碳化硅柱520之间形成第二沟槽502，在第二N型碳化硅柱420与P型碳化硅柱520之间形成第三沟槽503。
在一个实施例中，可以用感应耦合等离子体干法刻蚀P型基区610、第一N型重掺杂层810、第二P型重掺杂层720、第二N型重掺杂层820、第三P型重掺杂层730，以及第一N型碳化硅柱410、P型碳化硅柱520、第二N型碳化硅柱420形成截面为U型的第二沟槽502和第三沟槽503。
在一个实施例中，第二沟槽502和第三沟槽503的沟槽深度在2um~4um之间，第二沟槽502和第三沟槽503的宽度为1um~2um之间，参见图7。
在一个实施例中，第二沟槽502和第三沟槽503的沟槽深度至少为P型碳化硅柱520的厚度的三分之一。
在步骤S600中，在第二沟槽502的内壁形成碳化硅栅极氧化层910，在第三沟槽503的内壁形成沟道二极管氧化层920。
在步骤S700中，在碳化硅栅极氧化层910和沟道二极管氧化层920内填充多晶硅材料，以在碳化硅栅极氧化层910内形成碳化硅栅极多晶硅层911，在沟道二极管氧化层920内形成沟道二极管多晶硅层921。
在一个实施例中，可以在干氧环境中在第二沟槽502和第三沟槽503的内壁形成氧化层，氧化工艺的环境温度1100℃，氧化时间8h，在步骤S500生成的U形的沟槽表面生长SiO2，厚度为100nm~200nm，在第二沟槽502的内壁形成碳化硅栅极氧化层910，在第三沟槽503的内壁形成沟道二极管氧化层920。采用光刻胶保护第二沟槽502里的碳化硅栅极氧化层910，把第三沟槽503的氧化层刻蚀掉，再在干氧环境中，温度为1100℃，时间为1h，形成沟道二极管氧化层920，沟道二极管氧化层920的厚度为30nm~80nm, 在碳化硅栅极氧化层910和沟道二极管氧化层920内填充多晶硅材料，以在碳化硅栅极氧化层910内形成碳化硅栅极多晶硅层911，在沟道二极管氧化层920内形成沟道二极管多晶硅层921，如图8所示。
在步骤S800中，在碳化硅栅极多晶硅层911与沟道二极管多晶硅层921上形成隔离氧化层130。
在一个实施例中，第一N型重掺杂层810、第二P型重掺杂层720、第二N型重掺杂层820、第三P型重掺杂层730、碳化硅栅极多晶硅层911、沟道二极管多晶硅层921的上表面淀积SiO2材料并刻蚀区域以形成隔离氧化层130，隔离氧化层130的形状如图9所示。
在步骤S900中，淀积叠层金属材料，形成与第一P型重掺杂层710、第一N型重掺杂层810、第二P型重掺杂层720、第二N型重掺杂层820、第三P型重掺杂层730接触的源极金属层120，在N型碳化硅衬底200的背面淀积叠层金属材料形成漏极金属层110。
在一个实施例中，在器件正面淀积Ni/Ti/Ni/Ag叠层金属作为源极金属层120，并在器件的背面做减薄处理后，在器件背面淀积Ni/Ti/Ni/Ag 作为漏极金属层110，参见图9。
在一个实施例中，沟道二极管氧化层920的厚度小于碳化硅栅极氧化层910的厚度。
在本实施例中，沟道二极管氧化层920的厚度比碳化硅栅极氧化层910的厚度小，碳化硅栅极氧化层910的厚度可以为100nm～200nm，沟道二极管氧化层920的厚度为30nm～80nm，沟道二极管氧化层920的厚度要薄于碳化硅栅极氧化层910的厚度，以便当器件作为反向续流二极管使用时，尽可能的方便耗尽层反型，沟道二极管导通。
本申请实施例的有益效果：通过在碳化硅栅极氧化层的一侧形成沟道二极管氧化层，并在沟道二极管氧化层内形成沟道二极管多晶硅层，从而引入沟道二极管槽栅结构，通过第一N型碳化硅柱和第二N型碳化硅柱、碳化硅栅极多晶硅层以及沟道二极管槽栅结构共同作用，改善槽栅拐角处的电场聚集效应，改善电场分布从而栅极拐角，通过漂移区的超结结构，消除水平方向的电场线，当器件反向导通时，沟道二极管率先导通，从而避免了器件自身的寄生体二极管导通，有效降低了器件的***功耗损耗，防止双极退化效应发生，提升器件的可靠性，同时降低器件的成本。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。
实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种超结槽栅碳化硅MOSFET，其特征在于，所述超结槽栅碳化硅MOSFET包括：
N型碳化硅衬底；
设于所述N型碳化硅衬底的正面的N型外延层；
设于所述N型外延层上的P型碳化硅柱以及设于所述P型碳化硅柱两侧的第一N型碳化硅柱和第二N型碳化硅柱；
设于所述第一N型碳化硅柱上的P型基区；
设于所述第一N型碳化硅柱与所述P型碳化硅柱之间的碳化硅栅极氧化层；
设于所述第二N型碳化硅柱与所述P型碳化硅柱之间的沟道二极管氧化层；其中，所述沟道二极管氧化层和所述碳化硅栅极氧化层为U型结构；
设于所述碳化硅栅极氧化层内的碳化硅栅极多晶硅层；
设于所述沟道二极管氧化层内的沟道二极管多晶硅层；
设于所述P型基区上的第一P型重掺杂层和第一N型重掺杂层；
设于所述P型碳化硅柱上的第二P型重掺杂层和第二N型重掺杂层；
设于所述第二N型碳化硅柱上的第三P型重掺杂层；
与所述第一P型重掺杂层、所述第一N型重掺杂层、所述第二P型重掺杂层、所述第二N型重掺杂层、所述第三P型重掺杂层接触的源极金属层；
设于所述碳化硅栅极多晶硅层与所述源极金属层之间，以及设于沟道二极管氧化层与所述源极金属层之间的隔离氧化层；
设于所述N型碳化硅衬底的背面的漏极金属层。
2.如权利要求1所述的超结槽栅碳化硅MOSFET，其特征在于，所述沟道二极管氧化层的厚度小于所述碳化硅栅极氧化层的厚度。
3. 如权利要求1所述的超结槽栅碳化硅MOSFET，其特征在于，所述沟道二极管氧化层与所述碳化硅栅极氧化层之间的间距为1um~2um。
4.如权利要求1所述的超结槽栅碳化硅MOSFET，其特征在于，所述碳化硅栅极多晶硅层至少有二分之一位于所述第一N型碳化硅柱上；和/或者
所述沟道二极管多晶硅层至少有二分之一位于所述第二N型碳化硅柱上。
5.如权利要求1所述的超结槽栅碳化硅MOSFET，其特征在于，所述第一N型重掺杂层设于所述碳化硅栅极氧化层与所述第一P型重掺杂层之间。
6.如权利要求1所述的超结槽栅碳化硅MOSFET，其特征在于，所述第二P型重掺杂层与所述碳化硅栅极氧化层接触，所述第二N型重掺杂层设于所述第二P型重掺杂层与所述沟道二极管氧化层之间。
7.如权利要求1-4任一项所述的超结槽栅碳化硅MOSFET，其特征在于，所述第一P型重掺杂层、所述第一N型重掺杂层、所述第二P型重掺杂层、所述第二N型重掺杂层、所述第三P型重掺杂层的上表面与所述碳化硅栅极多晶硅层、所述沟道二极管多晶硅层的上表面齐平。
8. 如权利要求1-4任一项所述的超结槽栅碳化硅MOSFET，其特征在于，所述碳化硅栅极多晶硅层和所述沟道二极管多晶硅层为磷元素掺杂的多晶硅材料，且掺杂浓度为1~9*1019 cm-3。
9.一种超结槽栅碳化硅MOSFET的制备方法，其特征在于，所述制备方法包括：
在N型碳化硅衬底的正面形成N型外延层，并在所述N型外延层的中央区域刻蚀形成第一沟槽；
在所述第一沟槽内形成P型碳化硅柱，并在所述P型碳化硅柱两侧分别形成第一N型碳化硅柱和第二N型碳化硅柱；
在所述第一N型碳化硅柱上形成P型基区，并在所述P型基区上形成第一P型重掺杂层和第一N型重掺杂层；
在所述P型碳化硅柱上形成第二P型重掺杂层和第二N型重掺杂层，并在所述第二N型碳化硅柱上形成第三P型重掺杂层；
采用感应耦合等离子体干法刻蚀所述P型基区、所述第一N型重掺杂层、所述第二P型重掺杂层、所述第二N型重掺杂层、所述第三P型重掺杂层，以在设于所述第一N型碳化硅柱与所述P型碳化硅柱之间形成第二沟槽，在所述第二N型碳化硅柱与所述P型碳化硅柱之间形成第三沟槽；
在所述第二沟槽的内壁形成碳化硅栅极氧化层，在所述第三沟槽的内壁形成沟道二极管氧化层；
在所述碳化硅栅极氧化层和所述沟道二极管氧化层内填充多晶硅材料，以在所述碳化硅栅极氧化层内形成碳化硅栅极多晶硅层，在所述沟道二极管氧化层内形成沟道二极管多晶硅层；
在所述碳化硅栅极多晶硅层与所述沟道二极管多晶硅层上形成隔离氧化层；
淀积叠层金属材料，形成与所述第一P型重掺杂层、所述第一N型重掺杂层、所述第二P型重掺杂层、所述第二N型重掺杂层、所述第三P型重掺杂层接触的源极金属层，在所述N型碳化硅衬底的背面淀积叠层金属材料形成漏极金属层。
10.如权利要求9所述的制备方法，其特征在于，所述沟道二极管氧化层的厚度小于所述碳化硅栅极氧化层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311444654.9A CN117174757B (zh) | 2023-11-02 | 2023-11-02 | 一种超结槽栅碳化硅mosfet及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311444654.9A CN117174757B (zh) | 2023-11-02 | 2023-11-02 | 一种超结槽栅碳化硅mosfet及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117174757A true CN117174757A (zh) | 2023-12-05 |
| CN117174757B CN117174757B (zh) | 2024-03-26 |
Family
ID=88947190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311444654.9A Active CN117174757B (zh) | 2023-11-02 | 2023-11-02 | 一种超结槽栅碳化硅mosfet及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117174757B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790714A (zh) * | 2004-12-13 | 2006-06-21 | 株式会社电装 | 半导体器件及制造其的方法 |
| CN104157648A (zh) * | 2010-07-27 | 2014-11-19 | 株式会社电装 | 具有开关元件和续流二极管的半导体装置及其控制方法 |
| CN105957897A (zh) * | 2016-06-28 | 2016-09-21 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结mosfet的制造方法 |
| CN107293579A (zh) * | 2017-06-29 | 2017-10-24 | 四川大学 | 一种具有低导通压降的超结igbt |
| CN107359201A (zh) * | 2017-08-31 | 2017-11-17 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结mosfet |
| CN108198851A (zh) * | 2017-12-27 | 2018-06-22 | 四川大学 | 一种具有增强载流子存储效应的超结igbt |
| CN109755289A (zh) * | 2017-11-01 | 2019-05-14 | 苏州东微半导体有限公司 | 一种沟槽型超结功率器件 |
| US20200287535A1 (en) * | 2019-03-08 | 2020-09-10 | Infineon Technologies Austria Ag | Method for Operating a Superjunction Transistor Device |
| CN215377412U (zh) * | 2020-02-27 | 2021-12-31 | 半导体元件工业有限责任公司 | 功率半导体器件 |
| CN216698375U (zh) * | 2021-12-23 | 2022-06-07 | 无锡新洁能股份有限公司 | 一种超结构功率半导体器件 |
| CN115376918A (zh) * | 2022-10-26 | 2022-11-22 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
-
2023
- 2023-11-02 CN CN202311444654.9A patent/CN117174757B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790714A (zh) * | 2004-12-13 | 2006-06-21 | 株式会社电装 | 半导体器件及制造其的方法 |
| CN104157648A (zh) * | 2010-07-27 | 2014-11-19 | 株式会社电装 | 具有开关元件和续流二极管的半导体装置及其控制方法 |
| CN105957897A (zh) * | 2016-06-28 | 2016-09-21 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结mosfet的制造方法 |
| CN107293579A (zh) * | 2017-06-29 | 2017-10-24 | 四川大学 | 一种具有低导通压降的超结igbt |
| CN107359201A (zh) * | 2017-08-31 | 2017-11-17 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结mosfet |
| CN109755289A (zh) * | 2017-11-01 | 2019-05-14 | 苏州东微半导体有限公司 | 一种沟槽型超结功率器件 |
| CN108198851A (zh) * | 2017-12-27 | 2018-06-22 | 四川大学 | 一种具有增强载流子存储效应的超结igbt |
| US20200287535A1 (en) * | 2019-03-08 | 2020-09-10 | Infineon Technologies Austria Ag | Method for Operating a Superjunction Transistor Device |
| CN215377412U (zh) * | 2020-02-27 | 2021-12-31 | 半导体元件工业有限责任公司 | 功率半导体器件 |
| CN216698375U (zh) * | 2021-12-23 | 2022-06-07 | 无锡新洁能股份有限公司 | 一种超结构功率半导体器件 |
| CN115376918A (zh) * | 2022-10-26 | 2022-11-22 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117174757B (zh) | 2024-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI518803B (zh) | 用於負載開關和直流－直流器件的高密度ｍｏｓｆｅｔ的器件結構及其制備方法 | |
| JP5449094B2 (ja) | 半導体装置 | |
| TWI509809B (zh) | 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| CN109920854B (zh) | Mosfet器件 | |
| US20130153995A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN116682859B (zh) | 多沟道碳化硅mosfet器件及其制造方法 | |
| CN116632065A (zh) | 集成sbd的碳化硅槽栅mosfet器件及其制造方法 | |
| US11342433B2 (en) | Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices | |
| US20140252465A1 (en) | Semiconductor device and method of producing the same | |
| CN114792734A (zh) | 一种双沟槽碳化硅mosfet及其制备方法 | |
| CN116110796A (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| CN113851523B (zh) | 一种屏蔽栅mosfet及制作方法 | |
| CN113284954B (zh) | 一种高沟道密度的碳化硅mosfet及其制备方法 | |
| CN113594255A (zh) | 沟槽型mosfet器件及其制备方法 | |
| CN116525683B (zh) | 一种深阱型SiC Mosfet器件及制备方法 | |
| CN114899239B (zh) | 一种碳化硅mosfet及其制备方法 | |
| EP4343850A1 (en) | Trench-gate semiconductor device and manufacturing method therefor | |
| KR20010102278A (ko) | 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터 | |
| CN117174757B (zh) | 一种超结槽栅碳化硅mosfet及其制备方法 | |
| CN115188812A (zh) | 具有分离平面栅结构的金属氧化物半导体场效应晶体管 | |
| CN210006743U (zh) | 超结功率器件和电子设备 | |
| CN111477680A (zh) | 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法 | |
| CN116598347B (zh) | 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法 | |
| CN216288470U (zh) | 一种屏蔽栅mosfet | |
| CN115295612B (zh) | 一种单边沟道rc-igbt器件及其制备方法、芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |