CN113594255A - 沟槽型mosfet器件及其制备方法 - Google Patents
沟槽型mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN113594255A CN113594255A CN202110894293.2A CN202110894293A CN113594255A CN 113594255 A CN113594255 A CN 113594255A CN 202110894293 A CN202110894293 A CN 202110894293A CN 113594255 A CN113594255 A CN 113594255A
- Authority
- CN
- China
- Prior art keywords
- layer
- trench
- oxide layer
- pbody
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 230000003647 oxidation Effects 0.000 claims description 33
- 238000007254 oxidation reaction Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000000873 masking effect Effects 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000009825 accumulation Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000005684 electric field Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽型MOSFET器件及其制备方法，该器件在外延层设置有沟槽，在沟槽内填充多晶硅，在多晶硅和沟槽之间设置有厚氧化层和薄氧化层，在对应薄氧化层的沟槽上端周围的外延层上设置有Pbody基区；在厚氧化层对应的外延层处设置有N+区层；在Pbody基区上方靠近沟槽的地方设置有N+源区，在沟槽的上方设置有绝缘介质层，在绝缘介质层和外延层上方设置有源金属层，在绝缘介质层上设置有接触孔，所述接触孔将接源金属层分别与N+源区和Pbody基区相连接，所述接触孔内设置有金属。本发明通过采用深沟槽和沟槽下部分的厚氧化层，提高了相同外延参数下器件的耐压，可以用更低电阻率的外延，从而优化了导通电阻Ron。
Description
技术领域
本发明涉及一种沟槽型MOSFET器件及其制备方法，属于半导体功率器件技术领域。
背景技术
由于JEFET区的存在以及工艺限制，传统平面VDMOS无法把元胞尺寸做得很小，限制了平面VDMOS器件的功率密度，沟槽型MOSFET因为其垂直导电特点，使其元胞尺寸可以做得更小，且消除了JEFET区，具有功率密度高，导通电阻小等优点，对于耐压小于100V功率MOSFET器件，现在已经普遍采购沟槽MOSFET结构。
沟槽MOSFET的沟槽垂直晶圆表面位于外延层内，多晶位于沟槽内，多晶与外延间通过二氧化硅隔离，沟槽结构贯穿N+源极区域、Pbody体区和N-漂移区。当栅极加的正电压大于阈值电压时，栅氧化层表面会形成反型层，形成沟道，在D级加正电压，S极接零电压时，电流从沟道流过MOSFET导通。当漏极接正压，源极和栅极接零电压，时器件的P型区和N-漂移区承受耐压，MOSFET截止。中低压MOSFET应用对耐压要求不高，但对导通损耗要求高，要求中低压MOSFET器件具有低内阻，能通大电流。因此在中低压领域MOSFET的导通电阻是衡量MOSFET的一个重要指标。
对于沟槽MOSFET，主要通过优化元胞尺寸来增加沟道密度，降低沟道电阻Rch。目前的沟槽MOSFET虽然使得整体导通电阻下降，但是沟道密度的增加只能降低沟道电阻，无法继续优化漂移区的电阻，因此，随着元胞尺寸继续缩小的工艺限制，传统的沟槽MOSFET的导通电阻进一步优化空间也变得越来越有限。
发明内容
为了解决上述问题，本发明提出了一种沟槽型MOSFET器件及其制备方法，能够用更低电阻率外延，降低漂移区电阻，使得沟槽MOSFET导通电阻降低。
本发明解决其技术问题采取的技术方案是：
第一方面，本发明实施例提供的一种沟槽型MOSFET器件，包括漏极区、半导体衬底和外延层，在外延层设置有沟槽，在沟槽内填充多晶硅，在多晶硅和沟槽之间设置有氧化层，在沟槽上端周围的外延层上设置有Pbody基区，所述氧化层与Pbody基区对应部分的厚度小于氧化层对应Pbody基区下方部分的厚度；在Pbody基区下方部分的氧化层对应的外延层处设置有N+区层；在Pbody基区上方靠近沟槽的地方设置有N+源区，在沟槽的上方设置有绝缘介质层，在绝缘介质层和外延层上方设置有源金属层，在绝缘介质层上设置有接触孔，所述接触孔将接源金属层分别与N+源区和Pbody基区相连接，所述接触孔内设置有金属。
作为本实施例一种可能的实现方式，所述绝缘介质层的下表面面积至少大于沟槽的横截面面积。
作为本实施例一种可能的实现方式，所述多晶硅对应Pbody基区部分的横截面面积大于多晶硅对于Pbody基区下方部分的横截面面积。
作为本实施例一种可能的实现方式，所述沟槽的侧面垂直，底部圆滑。
作为本实施例一种可能的实现方式，所述N+区层的厚度不大于0.1um。
作为本实施例一种可能的实现方式，在Pbody基区深度内沟槽中设置的氧化层采用厚度为400～800A的薄氧化层，作为栅氧化层；在超过Pbody深度以下的沟槽内的氧化层采用厚度大于薄氧化层的厚氧化层。第二方面，本发明实施例提供的一种沟槽型MOSFET器件的制备方法，包括以下步骤：
在外延层上刻蚀一个开口向上的沟槽；
将As离子按3～7°的角度注入到沟槽侧壁中，形成沟槽侧壁的N+区层；
通过热氧化法沟槽内壁上形成厚氧化层；
在形成厚氧化层后的沟槽内淀积栅极多晶硅；
刻蚀多晶硅，去除沟槽内上部多晶硅；
在刻蚀多晶硅的地方向外刻蚀厚氧化层，形成栅氧化层；
再次淀积多晶硅；
在外延层顶部注入硼原子形成Pbody基区；
在Pbody基区靠近沟槽的顶部注入As离子,形成N+源区；
在多晶硅层和N+源区的上方形成绝缘介质层；
在N+源区远离沟槽的位置开接触孔，并淀积接触金属；
在最上层淀积金属，形成源金属层。
作为本实施例一种可能的实现方式，在外延层上刻蚀一个开口向上的沟槽之前，还包括：
在外延层上表面淀积氮化硅形成掩蔽氧化层；
在外延层上刻蚀一个开口向上的沟槽之后，还包括：
干法刻蚀氮化硅至刻蚀干净即剥离掩蔽氧化层。
作为本实施例一种可能的实现方式，所述绝缘介质层的水平横截面面积与源金属层的水平横截面面积相同。
作为本实施例一种可能的实现方式，在外延层上刻蚀一个开口向上的沟槽过程中，对沟槽底部进行圆滑处理。
本发明实施例的技术方案可以具有的有益效果如下：
本发明通过采用深沟槽和沟槽下部分的厚氧化层，提高了相同外延参数下器件的耐压；与相同耐压的MOSFET器件相比，采用该结构后，本发明可以用更低电阻率的外延，从而优化了导通电阻Ron。
本发明在深沟槽的厚氧化层两侧掺杂成的N+区层，提高了厚氧化层表面的电子迁移率，进一步优化了器件的导通电阻。导通电阻作为中低压功率MOSFET器件评估的重要参数，本发明对导通电阻的优化，提高了MOSFET的功率密度，从而降低了器件成本，产生了经济效益。
附图说明：
图1是根据一示例性实施例示出的一种沟槽型MOSFET器件的剖面结构示意图；
图2是根据一示例性实施例示出的一种通过热氧化法制在沟槽内壁上形成厚氧化层并刻蚀一个开口向上的沟槽的示意图；
图3是根据一示例性实施例示出的一种形成沟槽侧壁的N+区层并剥离硬掩膜后的示意图；
图4是根据一示例性实施例示出的一种在形成厚氧化层后的沟槽内淀积栅极多晶硅的示意图；
图5是根据一示例性实施例示出的一种形成栅氧化层后的示意图；
图6是根据一示例性实施例示出的一种N+源区后的示意图；
图7是根据一示例性实施例示出的一种形成源金属层后的示意图。
具体实施方式
下面结合附图与实施例对本发明做进一步说明：
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
图1是根据一示例性实施例示出的一种沟槽型MOSFET器件的剖面结构示意图。如图1所示，本发明实施例提供的一种沟槽型MOSFET器件，包括漏极区1、半导体衬底2和外延层3，在外延层设置有沟槽4，在沟槽内填充多晶硅5，在多晶硅5和沟槽4之间设置有氧化层61和62，在沟槽4上端周围的外延层3上设置有Pbody基区7，所述氧化层与Pbody基区对应部分(即薄氧化层62)的厚度小于氧化层对应Pbody基区下方部分(即厚氧化层61)的厚度；在Pbody基区下方部分的氧化层对应的外延层处设置有N+区层11；在Pbody基区7上方靠近沟槽的地方设置有N+源区8，在沟槽的上方设置有绝缘介质层9，在绝缘介质层和外延层上方设置有源金属层10，在绝缘介质层上设置有接触孔(图1中未视出)，所述接触孔将接源金属层10分别与N+源区8和Pbody基区7相连接，所述接触孔内设置有金属。
作为本实施例一种可能的实现方式，所述绝缘介质层9的下表面面积至少大于沟槽4的横截面面积。
作为本实施例一种可能的实现方式，所述绝缘介质层9的下表面全覆盖整个器件上，且位于源金属层10的下方。即：所述绝缘介质层的水平横截面面积与源金属层的水平横截面面积相同。绝缘介质层9采用全覆盖方式设置在器件上，使得工艺更加简单。
作为本实施例一种可能的实现方式，所述多晶硅5对应Pbody基区7部分的横截面面积大于多晶硅5对于Pbody基区7下方部分的横截面面积。
作为本实施例一种可能的实现方式，所述N+区层的厚度不大于0.1um。在栅极施加大于阈值的正电压时，器件导通，由于栅极加正电压，在N-区域的深沟槽厚氧化层表面会形成积累层，可降低该区域的导通电阻，但是类似的深沟槽厚氧化层，保证了反偏时氧化层能够承受高电压，但是在器件导通时因为氧化层比较厚，氧化层表面的积累层电子迁移率就不如薄氧化层高，导致漂移区电阻的优化作用减弱，本发明通过掺杂在厚氧化层外的外延层形成0.1um以内的薄N+区层，由于氧化层两侧的N+区浓度要高于N-漂移区，氧化层表面形成的电子积累层电荷量更多，增大电子迁移率，使得该区域的导通电阻得到优化，弥补了厚氧化层带来的积累层电子迁移率下降的缺点。因此，本发明采用N+区层对器件正向导通时积累层电子迁移率提高有促进作用，可以降低漂移区电阻。
作为本实施例一种可能的实现方式，所述沟槽4的侧面垂直，底部圆滑。
作为本实施例一种可能的实现方式，在Pbody基区深度内沟槽4中设置的氧化层采用厚度为400～800A的薄氧化层62，作为栅氧化层；在超过Pbody深度以下的沟槽内的氧化层采用厚度大于薄氧化层的厚氧化层61。
本实施例的沟槽型MOSFET器件包括半导体衬底和外延层，在外延层形成沟槽结构，沟槽内填充多晶硅，并通过介质层二氧化硅隔离多晶和外延层的硅，通过掺杂在N-外延层形成Pbody基区，再在Pbdoy基区掺杂形成N+源区。表面源金属层和栅极金属通过ILD二氧化硅层(绝缘介质层)隔离，在ILD层打孔,连接源金属层和N+源区，以及打孔连接源金属层和Pbody基区。
本实施例的沟槽型MOSFET器件与传统沟槽MOSFET器件不同的是沟槽深度要远超过Pbody基区的深度，在超过Pbody基区以下的沟槽内采用厚氧化层，在Pbody基区深度内的沟槽氧化层采用薄氧化层，形成栅氧化层，栅氧化层采用薄氧化层有利于在氧化层表面形成反型层，Pbody基区深度以下的沟道厚氧化层将承受栅极和N-漂移区的电势差，越靠近衬底电势差越大。因此厚氧化层正好起承担强电场的作用。
传统沟槽MOSFET在器件反偏时主要通过Pbody和N-形成的PN结耐压，而本实施例采用的深沟槽在结构在Pbody以下区域因为栅极多晶硅和外延层中N-漂移区的电势差，会在沟槽厚氧化层侧面和底部外延形成耗尽，由于深沟槽带来的耗尽，改变了以往普通沟槽MOSFET的三角形电场分布，使得电场分布近似梯形，从而提高了器件的耐压。
且该N+区层的厚度最大只有0.1um，因而不会影响器件反偏时的耗尽，但是在器件导通时，积累层厚度通常只有亚纳米级，0.1um的N+厚度足够增加积累层电子数量提高迁移率。
本发明在外延电阻率保持不变的条件下提高了器件耐压，从而制造相同电压等级的MOSFET器件，可以用更低电阻率外延，降低漂移区电阻，使得沟槽MOSFET导通电阻降低。
实施例2
本发明实施例提供的一种沟槽型MOSFET器件的制备方法，包括以下步骤：
在外延层上刻蚀一个开口向上的沟槽；
将As离子按3～7°的角度注入到沟槽侧壁中，形成沟槽侧壁的N+区层；
通过热氧化法沟槽内壁上形成厚氧化层；
在形成厚氧化层后的沟槽内淀积栅极多晶硅；
刻蚀多晶硅，去除沟槽内上部多晶硅；
在刻蚀多晶硅的地方向外刻蚀厚氧化层，形成栅氧化层；
再次淀积多晶硅；
在外延层顶部注入硼原子形成Pbody基区；
在Pbody基区靠近沟槽的顶部注入As离子,形成N+源区；
在多晶硅层和N+源区的上方形成绝缘介质层；
在N+源区远离沟槽的位置开接触孔，并淀积接触金属；
在最上层淀积金属，形成源金属层。
本实施例制备的沟槽型MOSFET器件包括半导体衬底和外延层，在外延层形成沟槽结构，沟槽内填充多晶硅，并通过介质层二氧化硅隔离多晶和外延层的硅，通过掺杂在N-外延层形成Pbody基区，再在Pbdoy基区掺杂形成N+源区。表面源金属层和栅极金属通过ILD二氧化硅层(绝缘介质层)隔离，在ILD层打孔,连接源金属层和N+源区，以及打孔连接源金属层和Pbody基区。
本实施例制备的沟槽型MOSFET器件与传统沟槽MOSFET器件不同的是沟槽深度要远超过Pbody基区的深度，在超过Pbody基区以下的沟槽内采用厚氧化层，在Pbody基区深度内的沟槽氧化层采用薄氧化层，形成栅氧化层，栅氧化层采用薄氧化层有利于在氧化层表面形成反型层，Pbody基区深度以下的沟道厚氧化层将承受栅极和N-漂移区的电势差，越靠近衬底电势差越大。因此厚氧化层正好起承担强电场的作用。本实施例制备的沟槽型MOSFET器件采用的深沟槽在结构在Pbody以下区域因为栅极多晶硅和外延层中N-漂移区的电势差，会在沟槽厚氧化层侧面和底部外延形成耗尽，由于深沟槽带来的耗尽，改变了以往普通沟槽MOSFET的三角形电场分布，使得电场分布近似梯形，从而提高了器件的耐压。
实施例3
如图2-图7所示，本发明实施例提供的一种沟槽型MOSFET器件的制备方法，包括以下步骤：
在外延层上表面淀积氮化硅形成掩蔽氧化层，如图2所示；
在外延层上刻蚀一个开口向上的沟槽，如图2所示；
对沟槽底部进行圆滑处理；
将As离子按3～7°的角度注入到沟槽侧壁中，形成沟槽侧壁的N+区层，如图3所示；
干法刻蚀氮化硅至刻蚀干净即剥离掩蔽氧化层，如图3所示；
通过热氧化法制在沟槽内壁上形成厚氧化层，如图4所示；
在形成厚氧化层后的沟槽内淀积栅极多晶硅，如图4所示；
刻蚀多晶硅，去除沟槽内上部多晶硅，如图5所示；
在刻蚀多晶硅的地方向外刻蚀厚氧化层，形成栅氧化层，如图5所示；
再次淀积多晶硅，如图6所示；
在外延层顶部注入硼原子形成Pbody基区，如图6所示；
在Pbody基区靠近沟槽的顶部注入As离子,形成N+源区，如图6所示；
在多晶硅层和N+源区的上方形成绝缘介质层，如图7所示；
在N+源区远离沟槽的位置开接触孔，并淀积接触金属，如图7所示；
在最上层淀积金属，形成源金属层，如图7所示。
如图2和图3所示，本实施例首先在外延层表面形成掩蔽氧化层，再通过光刻，刻蚀形成1.5～3um的沟槽；为了避免电场集中，沟槽底部要圆滑处理，再通过离子注入工艺，将As离子按3～7°的角度注入到沟槽侧壁，形成沟槽侧壁的N+区层。本实施例通过掺杂在厚氧化层外的外延层形成0.1um以内的薄N+区层，由于氧化层两侧的N+区浓度要高于N-漂移区，氧化层表面形成的电子积累层电荷量更多，增大电子迁移率，使得该区域的导通电阻得到优化，弥补了厚氧化层带来的积累层电子迁移率下降的缺点。该N+区层的厚度最大只有0.1um，因而不会影响器件反偏时的耗尽，但是在器件导通时，积累层厚度通常只有亚纳米级，0.1um的N+厚度足够增加积累层电子数量提高迁移率。
在沟槽形成后，通过热氧形成厚氧化层，再淀积8K～12KA(埃)栅极多晶硅，填满沟槽，如图4所示。
在图4的基础上刻蚀多晶硅，去除表面多晶硅，沟槽内的多晶低于硅表面1000～2000A。再进行沟槽厚氧化层的刻蚀，沟槽内厚氧化层表面距离硅表面0.7～1.5um。刻蚀完多晶，进行氧化层刻蚀，由于沟槽中心多晶硅的存在，沟槽下部分的厚氧不会被刻蚀，侧壁的氧化层会被刻蚀，氧化层刻蚀要注意控制刻蚀量，上部分的侧壁氧化层厚度保留400～800A。作为栅氧化层，如图6所示。本实施例制备的沟槽型MOSFET器件与传统沟槽MOSFET器件不同的是沟槽深度要远超过Pbody基区的深度，在超过Pbody基区以下的沟槽内采用厚氧化层，在Pbody基区深度内的沟槽氧化层采用薄氧化层，形成栅氧化层，栅氧化层采用薄氧化层有利于在氧化层表面形成反型层，Pbody基区深度以下的沟道厚氧化层将承受栅极和N-漂移区的电势差，越靠近衬底电势差越大。因此厚氧化层正好起承担强电场的作用。
在图5基础上，淀积5K～8K多晶硅，将沟槽填满，再进行多晶回刻，使多晶表面低于硅表面1000～2000A,再注入硼原子形使得外延硅表面形成成P型半导体称为Pbody基区，如图6所示。Pbody基区的深度Tp范围为0.5～1.5μm，然后再次离子注入，注入As离子,使得外延硅measa(沟槽与沟槽间的硅台面)表面形成N型半导体即N+源区，也称为XN，XN的深度Tn的范围为0.1～0.4μm。
在图6结构上，覆盖未掺杂硅玻璃或掺磷硼硅玻璃作为绝缘介质层。在实际的加工工艺中，绝缘介质层9采用全覆盖方式设置在器件上，使得工艺更加简单。
再在对应N+源区位置开接触孔，接触孔的大小为0.2～1.2μm；然后再在接触孔中淀积接触金属，最后在接触金属表面淀积Al金属形成源金属层，如图7所示。
栅极多晶硅则通过布图在条形沟槽两端或中间打孔引出连接到栅极金属。
本实施例制备的沟槽型MOSFET器件包括半导体衬底和外延层，在外延层形成沟槽结构，沟槽内填充多晶硅，并通过介质层二氧化硅隔离多晶和外延层的硅，通过掺杂在N-外延层形成Pbody基区，再在Pbdoy基区掺杂形成N+源区。表面源金属层和栅极金属通过ILD二氧化硅层(即绝缘介质层，此时所述绝缘介质层的水平横截面面积与源金属层的水平横截面面积相同，如图7所示)隔离，在ILD层打孔,连接源金属层和N+源区，以及打孔连接源金属层和Pbody基区。
本实施例制备的沟槽型MOSFET器件采用的深沟槽在结构在Pbody以下区域因为栅极多晶硅和外延层中N-漂移区的电势差，会在沟槽厚氧化层侧面和底部外延形成耗尽，由于深沟槽带来的耗尽，改变了以往普通沟槽MOSFET的三角形电场分布，使得电场分布近似梯形，从而提高了器件的耐压。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (10)
1.一种沟槽型MOSFET器件，包括漏极区、半导体衬底和外延层，其特征是，在外延层设置有沟槽，在沟槽内填充多晶硅，在多晶硅和沟槽之间设置有氧化层，在沟槽上端周围的外延层上设置有Pbody基区，所述氧化层与Pbody基区对应部分的厚度小于氧化层对应Pbody基区下方部分的厚度；在Pbody基区下方部分的氧化层对应的外延层处设置有N+区层；在Pbody基区上方靠近沟槽的地方设置有N+源区，在沟槽的上方设置有绝缘介质层，在绝缘介质层和外延层上方设置有源金属层，在绝缘介质层上设置有接触孔，所述接触孔将接源金属层分别与N+源区和Pbody基区相连接，所述接触孔内设置有金属。
2.根据权利要求1所述的沟槽型MOSFET器件，其特征是，所述绝缘介质层的下表面面积至少大于沟槽的横截面面积。
3.根据权利要求1所述的沟槽型MOSFET器件，其特征是，所述多晶硅对应Pbody基区部分的横截面面积大于多晶硅对于Pbody基区下方部分的横截面面积。
4.根据权利要求1所述的沟槽型MOSFET器件，其特征是，所述沟槽的侧面垂直，底部圆滑。
5.根据权利要求1所述的沟槽型MOSFET器件，其特征是，所述N+区层的厚度不大于0.1um。
6.根据权利要求1-5任意一项所述的沟槽型MOSFET器件，其特征是，在Pbody基区深度内沟槽中设置的氧化层采用厚度为400～800A的薄氧化层，作为栅氧化层；在超过Pbody深度以下的沟槽内的氧化层采用厚度大于薄氧化层的厚氧化层。
7.一种沟槽型MOSFET器件的制备方法，其特征是，包括以下步骤：
在外延层上刻蚀一个开口向上的沟槽；
将As离子按3～7°的角度注入到沟槽侧壁中，形成沟槽侧壁的N+区层；
通过热氧化法制在沟槽内壁上形成厚氧化层；
在形成厚氧化层后的沟槽内淀积栅极多晶硅；
刻蚀多晶硅，去除沟槽内上部多晶硅；
在刻蚀多晶硅的地方向外刻蚀厚氧化层，形成栅氧化层；
再次淀积多晶硅；
在外延层顶部注入硼原子形成Pbody基区；
在Pbody基区靠近沟槽的顶部注入As离子,形成N+源区；
在多晶硅层和N+源区的上方形成绝缘介质层；
在N+源区远离沟槽的位置开接触孔，并淀积接触金属；
在最上层淀积金属，形成源金属层。
8.根据权利要求7所述的沟槽型MOSFET器件的制备方法，其特征是，在外延层上刻蚀一个开口向上的沟槽之前，还包括：
在外延层上表面淀积氮化硅形成掩蔽氧化层；
在外延层上刻蚀一个开口向上的沟槽之后，还包括：
干法刻蚀氮化硅至刻蚀干净即剥离掩蔽氧化层。
9.根据权利要求8所述的沟槽型MOSFET器件的制备方法，其特征是，所述绝缘介质层的水平横截面面积与源金属层的水平横截面面积相同。
10.根据权利要求7-9任意一项所述的沟槽型MOSFET器件的制备方法，其特征是，在外延层上刻蚀一个开口向上的沟槽过程中，对沟槽底部进行圆滑处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110894293.2A CN113594255A (zh) | 2021-08-04 | 2021-08-04 | 沟槽型mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110894293.2A CN113594255A (zh) | 2021-08-04 | 2021-08-04 | 沟槽型mosfet器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113594255A true CN113594255A (zh) | 2021-11-02 |
Family
ID=78255222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110894293.2A Pending CN113594255A (zh) | 2021-08-04 | 2021-08-04 | 沟槽型mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113594255A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114792734A (zh) * | 2022-06-22 | 2022-07-26 | 深圳芯能半导体技术有限公司 | 一种双沟槽碳化硅mosfet及其制备方法 |
| CN116646381A (zh) * | 2023-07-27 | 2023-08-25 | 深圳市冠禹半导体有限公司 | 一种高效能的sgtmosfet器件及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424231A (en) * | 1994-08-09 | 1995-06-13 | United Microelectronics Corp. | Method for manufacturing a VDMOS transistor |
| CN1534795A (zh) * | 2003-03-28 | 2004-10-06 | 株式会社东芝 | 半导体器件及其制造方法 |
| US20100090274A1 (en) * | 2008-10-10 | 2010-04-15 | Force Mos Technology Co. Ltd. | Trench mosfet with shallow trench contact |
| US20110070708A1 (en) * | 2009-09-21 | 2011-03-24 | Force Mos Technology Co. Ltd. | Method for making trench MOSFET with shallow trench structures |
| CN102593175A (zh) * | 2011-12-08 | 2012-07-18 | 苏州硅能半导体科技股份有限公司 | 栅总线加强的沟槽mos器件及其制造方法 |
| US20120261714A1 (en) * | 2011-04-12 | 2012-10-18 | Denso Corporation | Semiconductor device and manufacturing method of the same |
| CN103887174A (zh) * | 2012-12-21 | 2014-06-25 | 万国半导体股份有限公司 | 用于负载开关和直流-直流器件的高密度mosfet的器件结构及其制备方法 |
| CN112582477A (zh) * | 2020-12-29 | 2021-03-30 | 无锡惠芯半导体有限公司 | 一种低损耗和漏电的沟槽mos功率器件和制备方法 |
| CN112864250A (zh) * | 2021-01-11 | 2021-05-28 | 江苏东海半导体科技有限公司 | 改善栅漏电荷的沟槽型功率半导体器件及其制备方法 |
-
2021
- 2021-08-04 CN CN202110894293.2A patent/CN113594255A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424231A (en) * | 1994-08-09 | 1995-06-13 | United Microelectronics Corp. | Method for manufacturing a VDMOS transistor |
| CN1534795A (zh) * | 2003-03-28 | 2004-10-06 | 株式会社东芝 | 半导体器件及其制造方法 |
| US20100090274A1 (en) * | 2008-10-10 | 2010-04-15 | Force Mos Technology Co. Ltd. | Trench mosfet with shallow trench contact |
| US20110070708A1 (en) * | 2009-09-21 | 2011-03-24 | Force Mos Technology Co. Ltd. | Method for making trench MOSFET with shallow trench structures |
| US20120261714A1 (en) * | 2011-04-12 | 2012-10-18 | Denso Corporation | Semiconductor device and manufacturing method of the same |
| CN102593175A (zh) * | 2011-12-08 | 2012-07-18 | 苏州硅能半导体科技股份有限公司 | 栅总线加强的沟槽mos器件及其制造方法 |
| CN103887174A (zh) * | 2012-12-21 | 2014-06-25 | 万国半导体股份有限公司 | 用于负载开关和直流-直流器件的高密度mosfet的器件结构及其制备方法 |
| CN112582477A (zh) * | 2020-12-29 | 2021-03-30 | 无锡惠芯半导体有限公司 | 一种低损耗和漏电的沟槽mos功率器件和制备方法 |
| CN112864250A (zh) * | 2021-01-11 | 2021-05-28 | 江苏东海半导体科技有限公司 | 改善栅漏电荷的沟槽型功率半导体器件及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114792734A (zh) * | 2022-06-22 | 2022-07-26 | 深圳芯能半导体技术有限公司 | 一种双沟槽碳化硅mosfet及其制备方法 |
| CN116646381A (zh) * | 2023-07-27 | 2023-08-25 | 深圳市冠禹半导体有限公司 | 一种高效能的sgtmosfet器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109920854B (zh) | Mosfet器件 | |
| US8659076B2 (en) | Semiconductor device structures and related processes | |
| US7642597B2 (en) | Power semiconductor device | |
| US8178920B2 (en) | Semiconductor device and method of forming the same | |
| US8969953B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| US20080017897A1 (en) | Semiconductor device and method of manufacturing same | |
| CN107204372A (zh) | 一种优化终端结构的沟槽型半导体器件及制造方法 | |
| EP3061135A1 (en) | Semiconductor structure with high energy dopant implantation technology | |
| CN104979404A (zh) | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 | |
| CN111668312A (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| CN114038908B (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN115148826B (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN113594255A (zh) | 沟槽型mosfet器件及其制备方法 | |
| US7671441B2 (en) | Trench MOSFET with sidewall spacer gates | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN107437566A (zh) | 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN220106548U (zh) | 优化的SiC MOSFET器件 | |
| KR20120091210A (ko) | 트렌치 금속 산화물 반도체 전계 효과 트랜지스터 | |
| CN116404041A (zh) | AlGaN/GaN垂直型超结/半超结绝缘半导体场效应管及制作方法 | |
| WO2021232813A1 (zh) | 沟槽栅金属氧化物半导体场效应管及其制备方法 | |
| CN113659008A (zh) | 具有电场钳位层的匀场器件及其制造方法和应用 | |
| CN102751199B (zh) | 一种槽型半导体功率器件的制造方法 | |
| CN215988769U (zh) | 电荷耦合mos器件 | |
| CN117174757B (zh) | 一种超结槽栅碳化硅mosfet及其制备方法 | |
| CN115172466B (zh) | 一种超结vdmos新结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240516 Address after: No. 13856 Jingshi West Road, Ping'an Street, Changqing District, Jinan City, Shandong Province, 250101 Applicant after: JINAN JINGHENG ELECTRONICS Co.,Ltd. Country or region after: China Address before: 250014 No. 51 Heping Road, Lixia District, Shandong, Ji'nan Applicant before: JINAN SEMICONDUCTOR Research Institute Country or region before: China |
|
| TA01 | Transfer of patent application right |