CN216698375U

CN216698375U - 一种超结构功率半导体器件

Info

Publication number: CN216698375U
Application number: CN202123266351.1U
Authority: CN
Inventors: 朱袁正; 叶鹏; 周锦程; 杨卓
Original assignee: Wuxi NCE Power Co Ltd
Current assignee: Wuxi NCE Power Co Ltd
Priority date: 2021-12-23
Filing date: 2021-12-23
Publication date: 2022-06-07
Anticipated expiration: 2031-12-23

Abstract

本实用新型涉及功率半导体技术领域，具体公开了一种超结构功率半导体器件，其中，包括：第一导电类型衬底、第一导电类型外延层以及第一导电类型柱和第二导电类型柱，第一导电类型柱和第二导电类型柱交替设置；第一导电类型源区和第二导电类型体区；第一类沟槽，内填充第一类导电多晶硅；第二类沟槽，内填充第二类导电多晶硅，第二类沟槽的一部分位于第一导电类型柱内，另一部分位于第二导电类型柱内；绝缘介质层；源极金属，设置在绝缘介质层的上方，源极金属通过绝缘介质层内的第一类通孔与第二导电类型体区、第一导电类型源区以及第二导电类型柱之间欧姆接触。本实用新型提供的超结功率半导体器件能够减少反向恢复能量损耗。

Description

一种超结构功率半导体器件

技术领域

本实用新型涉及功率半导体技术领域，尤其涉及一种超结构功率半导体器件。

背景技术

超结金属氧化物半导体场效应晶体管（简称SJ MOSFET）固有一个与其并联的寄生二极管，寄生二极管的阳极与SJ MOSFET的源极相连，阴极与SJ MOSFET的漏极相连，因此SJMOSFET也用来续流。这种寄生二极管与普通二极管一样，由少子参与导电，因此有反向恢复时间，从而降低开关速度、增加开关损耗。

由于肖特基二极管具有较低的正向二极管电压降等优势，常常用以改善器件开关动作的二极管恢复时间，可抑制器件运行时非开关部分的功率损耗，但是肖特基二极管的制造工艺与目前主流SJ MOSFET制造工艺相差很大，导致肖特基二极管与SJ MOSFET很难集成到一个芯片内。

因此，如何能够提供一种减少反向恢复能量损耗的功率器件成为本领域技术人员亟待解决的技术问题。

发明内容

本实用新型提供了一种超结构功率半导体器件，解决相关技术中存在的反向恢复能量损耗大的问题。

作为本实用新型的一个方面，提供一种超结构功率半导体器件，其中，包括：

第一导电类型衬底、设置在所述第一导电类型衬底上的第一导电类型外延层以及设置在所述第一导电类型外延层内的第一导电类型柱和第二导电类型柱，所述第一导电类型柱和第二导电类型柱均由所述第一导电类型外延层背离所述第一导电类型衬底的表面朝向所述第一导电类型外延层内部延伸，所述第一导电类型柱和所述第二导电类型柱交替设置；

第一导电类型源区和第二导电类型体区，沿所述第一导电类型柱的上表面朝向所述第一导电类型柱内延伸依次；

第一类沟槽，依次穿过所述第一导电类型源区和所述第二导电类型体区延伸至所述第一导电类型柱内，所述第一类沟槽内填充第一类导电多晶硅，所述第一类导电多晶硅通过第一栅氧层与第二导电类型体区、第一导电类型源区和第一导电类型柱均绝缘，所述第一类导电多晶硅连接栅极电位；

第二类沟槽，依次穿过所述第一导电类型源区和所述第二导电类型体区延伸至所述第一导电类型柱和所述第二导电类型柱内，且与所述第一类沟槽间隔设置，所述第二类沟槽的一部分位于所述第一导电类型柱内，另一部分位于所述第二导电类型柱内，所述第二类沟槽内填充第二类导电多晶硅，所述第二类导电多晶硅通过第二栅氧层与第二导电类型体区、第一导电类型源区、第一导电类型柱和第二导电类型柱绝缘，所述第一栅氧层的厚度大于所述第二栅氧层的厚度；

绝缘介质层，设置在所述第一导电类型源区、所述第一类沟槽、所述第一导电类型柱、所述第二导电类型柱和所述第二类沟槽的上方；

源极金属，设置在所述绝缘介质层的上方，所述源极金属通过所述绝缘介质层内的第一类通孔与所述第二导电类型体区、第一导电类型源区以及第二导电类型柱欧姆接触；

第二类通孔，设置在所述绝缘介质层内，所述源极金属通过所述第二类通孔与所述第二类导电多晶硅欧姆接触；

第四类通孔，设置在所述绝缘介质层内，所述源极金属通过所述第四类通孔分别与所述第二导电类型体区和第一导电类型源区欧姆接触。

进一步地，所述第一类沟槽设置在所述第一导电类型柱的中心位置；

所述第二类沟槽位于相邻两个所述第一类沟槽之间，且与所述第一类沟槽平行设置；

所述第四类通孔设置在所述第一类沟槽与所述第二类沟槽之间的所述绝缘介质层内。

进一步地，至少一处所述第一类沟槽的一部分位于所述第一导电类型柱内，另一部分位于所述第二导电类型柱内；

所述第四类通孔设置在所述第一类沟槽与所述第二类沟槽之间的所述绝缘介质层内；

所述源极金属通过所述绝缘介质层内的第三类通孔与所述第二导电类型柱欧姆接触。

进一步地，所述第二栅氧层的厚度在50Å至500Å之间。

进一步地，所述第一栅氧层的厚度在500Å至2000Å之间。

进一步地，所述第一栅氧层、第二栅氧层和绝缘介质层均包括二氧化硅或氮化硅。

进一步地，所述超结构功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述超结构功率半导体器件为N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述超结构功率半导体器件为P型功率半导体器件时，第一导电类型为P型，第二导电类型为N型。

本实用新型提供的超结构功率半导体器件具有减少反向恢复能量损耗，降低工艺难度，节省制造成本的优势。

附图说明

附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：

图1为本实用新型提供的超结构功率半导体器件的一种实施例的俯视图。

图2为沿图1中的虚线AA'截得的剖面结构示意图。

图3为沿图1中的虚线BB'或图4中的虚线DD'截得的剖面结构示意图。

图4为本实用新型提供的超结构功率半导体器件的另一种实施例的俯视图。

图5为沿图4中的虚线CC'截得的剖面结构示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本实用新型。

为了使本领域技术人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本实施例中提供了一种超结构功率半导体器件，图1和图4均是根据本实用新型实施例提供的超结构功率半导体器件的俯视图，图2是沿图1中的虚线AA'截得的剖面结构示意图，图3为沿图1中的虚线BB'或图4中的虚线DD'截得的剖面结构示意图，图5为沿图4中的虚线CC'截得的剖面结构示意图，如图1至图5所示，包括：

第一导电类型衬底1、设置在所述第一导电类型衬底1上的第一导电类型外延层2以及设置在所述第一导电类型外延层2内的第一导电类型柱3和第二导电类型柱4，所述第一导电类型柱3和第二导电类型柱4均由所述第一导电类型外延层2背离所述第一导电类型衬底1的表面朝向所述第一导电类型外延层2内部延伸，所述第一导电类型柱3和所述第二导电类型柱4交替设置；

第一导电类型源区7和第二导电类型体区6，沿所述第一导电类型柱3的上表面朝向所述第一导电类型柱3内延伸依次；

第一类沟槽5，依次穿过所述第一导电类型源区7和所述第二导电类型体区6延伸至所述第一导电类型柱3内，所述第一类沟槽5内填充第一类导电多晶硅8，所述第一类导电多晶硅8通过第一栅氧层9与第二导电类型体区6、第一导电类型源区7和第一导电类型柱3均绝缘，所述第一类导电多晶硅8连接栅极电位；

第二类沟槽16，依次穿过所述第一导电类型源区7和所述第二导电类型体区6延伸至所述第一导电类型柱3和所述第二导电类型柱4内，且与所述第一类沟槽5间隔设置，所述第二类沟槽16的一部分位于所述第一导电类型柱3内，另一部分位于所述第二导电类型柱4内，所述第二类沟槽16内填充第二类导电多晶硅17，所述第二类导电多晶硅17通过第二栅氧层18与第二导电类型体区6、第一导电类型源区7、第一导电类型柱3和第二导电类型柱4绝缘，所述第一栅氧层9的厚度大于所述第二栅氧层18的厚度；

绝缘介质层10，设置在所述第一导电类型源区7、所述第一类沟槽5、所述第一导电类型柱3、所述第二导电类型柱4和所述第二类沟槽16的上方；

源极金属11，设置在所述绝缘介质层10的上方，所述源极金属11通过所述绝缘介质层10内的第一类通孔15与所述第二导电类型体区6、第一导电类型源区7以及第二导电类型柱4欧姆接触；

第二类通孔13，设置在所述绝缘介质层10内，所述源极金属11通过所述第二类通孔13与所述第二类导电多晶硅17欧姆接触；

第四类通孔14，设置在所述绝缘介质层10内，所述源极金属11通过所述第四类通孔14分别与所述第二导电类型体区6和第一导电类型源区7欧姆接触。

应当理解的是，本实用新型实施例提供的超结构功率半导体器件，在反向恢复过程中，所述第一类通孔15看似与第二类通孔13等电位，但是由于其所连接的材料不一样，其中第一类通孔15所连接的为所述第一导电类型外延层2，第一导电类型外延层2为单晶硅材料，掺杂浓度低，而第二类通孔13所连接的是第二类沟槽16，其为多晶硅也就是掺杂浓度高，这样则导致第二类导电多晶硅17通过第二类通孔13获得的源极电势与第二导电类型体区6通过第一类通孔15获得的电势存在电势差，而可以通过利用这一电势差实现反向快速恢复，即由于这一电势差的存在通过调节第二类沟槽16侧壁的第二栅氧层18的厚度，从而在第二类沟槽16的侧壁形成电荷积累，使得第一导电类型源区7、第二导电类型体区6和第一导电类型柱3形成的NPN与第二类沟槽16之间形成MOS管，由于源极金属11是高电位，第一导电类型衬底1为低电位，则由于电势差的存在形成由源极金属到第一导电类型衬底1的电流，这一电流的存在可以加速反向恢复，从而可以减少反向恢复能量损耗。

因此，本实用新型实施例提供的超结构功率半导体器件具有减少反向恢复能量损耗，降低工艺难度，节省制造成本的优势。

具体地，作为一种具体地实施例，如图1至图3所示，

至少一处所述第一类沟槽5的一部分位于所述第一导电类型柱3内，另一部分位于所述第二导电类型柱4内；

所述第四类通孔14设置在所述第一类沟槽5与所述第二类沟槽16之间的所述绝缘介质层10内；

所述源极金属11通过所述绝缘介质层10内的第三类通孔12与所述第二导电类型柱4欧姆接触。

具体地，所述超结构功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述超结构功率半导体器件为N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述超结构功率半导体器件为P型功率半导体器件时，第一导电类型为P型，第二导电类型为N型。

在本实用新型实施例中，均以所述超结构功率半导体器件为N型功率半导体器件为例进行说明，也就是第一导电类型为N型，第二导电类型为P型。

如图1所示，以俯视芯片的视角来看，在芯片表面的至少一处，在所述N型柱3的顶部的一侧设有第一类沟槽5，所述第一类沟槽5的一侧位于P型柱4内，另一侧位于N型柱3内，在所述N型柱3的顶部的另一侧设有第二类沟槽16，所述第二类沟槽16的一侧位于P型柱4内，另一侧位于N型柱3内，如图2所示为沿着图1中的虚线AA’截得的的剖面结构示意图，所述第二类沟槽16内填充满第二类导电多晶硅17，所述第二类导电多晶硅17通过第二栅氧层18与P型体区6、N型源区7、N型柱3、P型柱4绝缘，所述第二栅氧层18的厚度比第一栅氧层9薄，在所述第一类沟槽5、第二类沟槽16、N型源区7、P型柱4的上方设有绝缘介质层10，在所述绝缘介质层10的上方设有源极金属11，所述源极金属11通过绝缘介质层10内的第二类通孔13与第二类导电多晶硅17欧姆接触，所述源极金属11通过绝缘介质层10内的第三类通孔12与P型柱4欧姆接触，所述源极金属11通过绝缘介质层10内的第四类通孔14与P型体区6、N型源区7欧姆接触。

在本实用新型实施例中，所述第二栅氧层18的厚度在50Å至500Å之间；所述第一栅氧层9的厚度在500Å至2000Å之间。

优选地，所述第二栅氧层18的厚度为200Å，所述第一栅氧层9的厚度为800Å。

在本实用新型实施例中，所述第一栅氧层9、第二栅氧层18和绝缘介质层10均包括二氧化硅或氮化硅。

作为本实用新型的另一实施例，如图3至图5所示，

所述第一类沟槽5设置在所述第一导电类型柱3的中心位置；

所述第二类沟槽16位于相邻两个所述第一类沟槽5之间，且与所述第一类沟槽5平行设置；

所述第四类通孔14设置在所述第一类沟槽5与所述第二类沟槽16之间的所述绝缘介质层10内。

如图4所示，以俯视芯片的视角来看，在芯片表面的至少一处，在所述N型柱3的顶部的两侧或者一侧设有第二类沟槽16，所述第二类沟槽16的一侧位于P型柱4内，另一侧位于N型柱3内，如图5所示为沿着图4中的虚线CC’截得的的剖面结构示意图，所述第二类沟槽16内填充满第二类导电多晶硅17，所述第二类导电多晶硅17通过第二栅氧层18与P型体区6、N型源区7、N型柱3、P型柱4绝缘，在所述N型柱3的顶部的中间位置设有第一类沟槽5，所述第二栅氧层18的厚度比第一栅氧层9薄，在所述第一类沟槽5、第二类沟槽16、N型源区7、P型柱4的上方设有绝缘介质层10，在所述绝缘介质层10的上方设有源极金属11，所述源极金属11通过绝缘介质层10内的第二类通孔13与第二类导电多晶硅17欧姆接触，在所述第二类沟槽16与所述第一类沟槽5之间设有第四类通孔14，所述源极金属11通过所述第四类通孔14与P型体区6、N型源区7欧姆接触。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims

1.一种超结构功率半导体器件，其特征在于，包括：

2.根据权利要求1所述的超结构功率半导体器件，其特征在于，

所述第一类沟槽设置在所述第一导电类型柱的中心位置；

3.根据权利要求1所述的超结构功率半导体器件，其特征在于，

至少一处所述第一类沟槽的一部分位于所述第一导电类型柱内，另一部分位于所述第二导电类型柱内；

4.根据权利要求1至3中任意一项所述的超结构功率半导体器件，其特征在于，所述第二栅氧层的厚度在50Å至500Å之间。

5.根据权利要求1至3中任意一项所述的超结构功率半导体器件，其特征在于，所述第一栅氧层的厚度在500Å至2000Å之间。

6.根据权利要求1至3中任意一项所述的超结构功率半导体器件，其特征在于，所述第一栅氧层、第二栅氧层和绝缘介质层均包括二氧化硅或氮化硅。

7.根据权利要求1至3中任意一项所述的超结构功率半导体器件，其特征在于，所述超结构功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述超结构功率半导体器件为N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述超结构功率半导体器件为P型功率半导体器件时，第一导电类型为P型，第二导电类型为N型。