CN116805579A - 等离子体处理方法和等离子体处理*** - Google Patents

等离子体处理方法和等离子体处理*** Download PDF

Info

Publication number
CN116805579A
CN116805579A CN202310255900.XA CN202310255900A CN116805579A CN 116805579 A CN116805579 A CN 116805579A CN 202310255900 A CN202310255900 A CN 202310255900A CN 116805579 A CN116805579 A CN 116805579A
Authority
CN
China
Prior art keywords
gas
plasma processing
tungsten
silicon
process gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310255900.XA
Other languages
English (en)
Inventor
向山广记
户村幕树
木原嘉英
高桥笃史
大类贵俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN116805579A publication Critical patent/CN116805579A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种等离子体处理方法和等离子体处理***，抑制蚀刻的形状异常。在具有腔室的等离子体处理装置中执行的等离子体处理方法包括：工序(a)，提供具有含硅膜以及含硅膜上的掩模的基板；以及工序(b)，对含硅膜进行蚀刻，其中，工序(b)包括：工序(b‑1)，使用从包含氟化氢气体和含钨气体的第一处理气体生成的等离子体对含硅膜进行蚀刻；以及工序(b‑2)，使用从包含氟化氢气体的第二处理气体生成的等离子体对含硅膜进行蚀刻，第二处理气体不包含含钨气体、或者以比第一处理气体中的含钨气体的流量比小的流量比包含含钨气体。

Description

等离子体处理方法和等离子体处理***
技术领域
本公开的例示性的实施方式涉及一种等离子体处理方法和等离子体处理***。
背景技术
在专利文献1中公开了一种对由氧化硅膜和氮化硅膜交替地层叠而成的多层膜进行蚀刻的技术。
现有技术文献
专利文献
专利文献1：日本特开2016-39310号公报
发明内容
发明要解决的问题
本公开提供一种抑制蚀刻的形状异常的技术。
用于解决问题的方案
在本公开的一个例示性的实施方式中，提供一种在具有腔室的等离子体处理装置中执行的等离子体处理方法，所述等离子体处理方法包括：工序(a)，提供具有含硅膜以及所述含硅膜上的掩模的基板；以及工序(b)，对所述含硅膜进行蚀刻，其中，所述工序(b)包括：工序(b-1)，使用从包含氟化氢气体和含钨气体的第一处理气体生成的等离子体对所述含硅膜进行蚀刻；以及工序(b-2)，使用从包含氟化氢气体的第二处理气体生成的等离子体对所述含硅膜进行蚀刻，所述第二处理气体不包含含钨气体、或者以比所述第一处理气体中的所述含钨气体的流量比小的流量比包含含钨气体。
发明的效果
根据本公开的一个例示性的实施方式，能够提供一种抑制蚀刻的形状异常的技术。
附图说明
图1是概要性地表示例示性的等离子体处理***的图。
图2是表示本处理方法的一例的流程图。
图3是表示基板W的截面构造的一例的图。
图4A是表示在工序ST2中供给的含HF气体的流量的一例的时序图。
图4B是表示在工序ST2中供给的含钨气体的流量的一例的时序图。
图4C是表示在工序ST2中供给的含磷气体的流量的一例的时序图。
图5A是表示工序ST2的处理中的基板W的截面构造的图。
图5B是表示工序ST2的处理中的基板W的截面构造的图。
图5C是表示工序ST2的处理中的基板W的截面构造的图。
图5D是表示工序ST2的处理中的基板W的截面构造的图。
图6是表示本处理方法的变形例的流程图。
图7是表示本处理方法的变形例的流程图。
图8是表示实施例3和参考例4的蚀刻的结果的图。
图9是表示实施例3、实施例4、参考例4以及参考例5的蚀刻的结果的图。
具体实施方式
下面，对本公开的各实施方式进行说明。
在一个例示性的实施方式中，提供一种在具有腔室的等离子体处理装置中执行的等离子体处理方法，所述等离子体处理方法包括：工序(a)，提供具有含硅膜以及含硅膜上的掩模的基板；以及工序(b)，对含硅膜进行蚀刻，其中，工序(b)包括：工序(b-1)，使用从包含氟化氢气体和含钨气体的第一处理气体生成的等离子体对含硅膜进行蚀刻；工序(b-2)，使用从包含氟化氢气体的第二处理气体生成的等离子体对含硅膜进行蚀刻，第二处理气体不包含含钨气体、或者以比第一处理气体中的含钨气体的流量比小的流量比包含含钨气体。
在一个例示性的实施方式中，在工序(b)中，交替重复地进行工序(b-1)和工序(b-2)。
在一个例示性的实施方式中，可以是，在工序(b)中，将包括工序(b-1)和工序(b-2)的循环重复多次，在从第二次起的所述循环中的至少一个循环的工序(b-1)中，含钨气体相对于第一处理气体的流量比相比于第一次循环的工序(b-1)中的流量比小。
在一个例示性的实施方式中，第一处理气体中包含的含钨气体和第二处理气体中包含的含钨气体中的至少一方是WFaClb气体，其中，a和b分别为0以上且6以下的整数，a与b之和为2以上且6以下。
在一个例示性的实施方式中，第一处理气体中包含的含钨气体和第二处理气体中包含的含钨气体中的至少一方为WF6气体和WCl6气体中的至少任一种气体。
在一个例示性的实施方式中，在第一处理气体中，在除了非活性气体以外的全部气体中，氟化氢气体的流量最多。
在一个例示性的实施方式中，在第一处理气体中，在除了非活性气体以外的全部气体中，含钨气体的流量最少。
在一个例示性的实施方式中，在第一处理气体中，氟化氢气体的流量是含钨气体的流量的10倍以上。
在一个例示性的实施方式中，第一处理气体和第二处理气体中的至少一方还包含含磷气体。
在一个例示性的实施方式中，含磷气体为卤化磷气体。
在一个例示性的实施方式中，第一处理气体和第二处理气体中的至少一方还包含含碳气体。
在一个例示性的实施方式中，含碳气体为碳氟化合物气体和氢氟碳化合物气体中的任一方。
在一个例示性的实施方式中，第一处理气体和第二处理气体中的至少一方还包含含氧气体。
在一个例示性的实施方式中，第一处理气体和第二处理气体中的至少一方还包含含氟以外的卤素的气体。
在一个例示性的实施方式中，掩模具有孔图案或狭缝图案。
在一个例示性的实施方式中，提供一种在具有腔室的等离子体处理装置中执行的等离子体处理方法，所述等离子体处理方法包括：工序(a)，提供具有含硅膜以及含硅膜上的掩模的基板；以及工序(b)，对含硅膜进行蚀刻，其中，工序(b)包括：工序(b-1)，使用包含氟化氢种和化学种的第一等离子体对含硅膜进行蚀刻，所述化学种含有钨、钛以及钼中的至少任一方；以及工序(b-2)，使用包含氟化氢种的第二等离子体对含硅膜进行蚀刻，第二等离子体不包含化学种、或者以比第一等离子体中的化学种的分压小的分压包含化学种。
在一个例示性的实施方式中，从氟化氢气体和氢氟碳化合物气体中的至少一种气体生成氟化氢种。
在一个例示性的实施方式中，从碳数为2以上的氢氟碳化合物气体生成氟化氢种。
在一个例示性的实施方式中，从含氟气体和含氢气体生成氟化氢种。
在一个例示性的实施方式中，提供一种等离子体处理***，该等离子体处理***具备腔室、设置于腔室内的基板支承部、等离子体生成部以及控制部，其中，控制部执行：控制(a)，向基板支承部上提供具有含硅膜以及含硅膜上的掩模的基板；以及控制(b)，对含硅膜进行蚀刻，其中，控制(b)包括：控制(b-1)，使用从包含氟化氢气体和含钨气体的第一处理气体生成的等离子体对含硅膜进行蚀刻；以及控制(b-2)，使用从包含氟化氢气体的第二处理气体生成的等离子体对含硅膜进行蚀刻，第二处理气体不包含含钨气体、或者以比第一处理气体中的含钨气体的流量比小的流量比包含含钨气体。
下面，参照附图来详细地说明本公开的各实施方式。此外，在各附图中，对相同或同样的要素标注相同的标记，并且省略重复的说明。除非另有记载，否则基于附图所示的位置关系来说明上下左右等位置关系。附图的尺寸比率并不表示实际的比率，另外，实际的比率并不限于图示的比率。
<等离子体处理***的结构例>
下面，说明等离子体处理***的结构例。图1是用于说明电容耦合型的等离子体处理装置的结构例的图。
等离子体处理***包括电容耦合型的等离子体处理装置1和控制部2。电容耦合型的等离子体处理装置1包括等离子体处理腔室10、气体供给部20、电源30以及排气***40。另外，等离子体处理装置1包括基板支承部11和气体导入部。气体导入部构成为向等离子体处理腔室10内导入至少一种处理气体。气体导入部包括喷淋头13。基板支承部11配置在等离子体处理腔室10内。喷淋头13配置在基板支承部11的上方。在一个实施方式中，喷淋头13构成等离子体处理腔室10的顶部(ceiling)的至少一部分。等离子体处理腔室10具有由喷淋头13、等离子体处理腔室10的侧壁10a以及基板支承部11规定出的等离子体处理空间10s。等离子体处理腔室10具有用于向等离子体处理空间10s供给至少一种处理气体的至少一个气体供给口、以及用于从等离子体处理空间10s排出气体的至少一个气体排出口。等离子体处理腔室10接地。喷淋头13及基板支承部11与等离子体处理腔室10的壳体电绝缘。
基板支承部11包括主体部111和环组件112。主体部111具有用于支承基板W的中央区域111a和用于支承环组件112的环状区域111b。晶圆是基板W的一例。俯视观察时，主体部111的环状区域111b包围主体部111的中央区域111a。基板W配置在主体部111的中央区域111a上，环组件112以包围主体部111的中央区域111a上的基板W的方式配置在主体部111的环状区域111b上。因而，中央区域111a也被称为用于支承基板W的基板支承面，环状区域111b也被称为用于支承边缘环组件112的环支承面。
在一个实施方式中，主体部111包括基台1110和静电保持盘(chuck)1111。基台1110包括导电性构件。基台1110的导电性构件能够作为下部电极发挥功能。静电保持盘1111配置在基台1110上。静电保持盘1111包括陶瓷构件1111a以及配置在陶瓷构件1111a内的静电电极1111b。陶瓷构件1111a具有中央区域111a。在一个实施方式中，陶瓷构件1111a还具有环状区域111b。此外，也可以是，如环状静电保持盘、环状绝缘构件那样的包围静电保持盘1111的其它构件具有环状区域111b。在该情况下，环组件112可以配置于环状静电保持盘或环状绝缘构件上，也可以配置于静电保持盘1111和环状绝缘构件这两方上。另外，RF或DC电极可以配置于陶瓷构件1111a内，在该情况下，RF或DC电极作为下部电极发挥功能。在后述的偏压RF信号或DC信号与RF或DC电极连接的情况下，RF或DC电极也称为偏压电极。此外，也可以是RF或DC电极、以及基台1110的导电性构件这两方作为两个下部电极发挥功能。
环组件112包括一个或多个环状构件。在一个实施方式中，一个或多个环状构件包括一个或多个边缘环以及至少一个覆盖环。边缘环由导电性材料或绝缘材料形成，覆盖环由绝缘材料形成。
另外，基板支承部11也可以包括温度调节模块，该温度调节模块构成为将静电保持盘1111、环组件112以及基板中的至少一方调节为目标温度。温度调节模块可以包括加热器、传热介质、流路1110a或者它们的组合。在流路1110a中流通盐水、气体这样的传热流体。在一个实施方式中，在基台1110内形成有流路1110a，在静电保持盘1111的陶瓷构件1111a内配置有一个或多个加热器。另外，基板支承部11也可以包括传热气体供给部，该传热气体供给部构成为向基板W的背面与中央区域111a之间供给传热气体。
喷淋头13构成为向等离子体处理空间10s内导入来自气体供给部20的至少一种处理气体。喷淋头13具有至少一个气体供给口13a、至少一个气体扩散室13b以及多个气体导入口13c。被供给到气体供给口13a的处理气体通过气体扩散室13b并被从多个气体导入口13c导入到等离子体处理空间10s内。另外，喷淋头13包括上部电极。此外，气体导入部除了包括喷淋头13以外，还可以包括安装于形成在侧壁10a的一个或多个开口部的一个或多个侧气体注入部(SGI：Side Gas Injector)。
气体供给部20可以包括至少一个气体源21和至少一个流量控制器22。在一个实施方式中，气体供给部20构成为将至少一种处理气体从各自对应的气体源21经由各自对应的流量控制器22供给到喷淋头13。各流量控制器22例如可以包括质量流量控制器或压力控制式的流量控制器。并且，气体供给部20也可以包括对至少一种处理气体的流量进行调制或脉冲化的一个或一个以上的流量调制设备。
电源30包括经由至少一个阻抗匹配电路而与等离子体处理腔室10耦合的RF电源31。RF电源31构成为向至少一个下部电极以及/或者至少一个上部电极提供如源RF信号和偏压RF信号这样的至少一个RF信号(RF电力)。由此，从供给到等离子体处理空间10s的至少一种处理气体形成等离子体。因而，RF电源31能够作为等离子体生成部的至少一部分发挥功能，该等离子体生成部构成为在等离子体处理腔室10中从一种或一种以上的处理气体生成等离子体。另外，通过向至少一个下部电极提供偏压RF信号，能够在基板W产生偏压电位，来将所形成的等离子体中的离子成分吸引到基板W。
在一个实施方式中，RF电源31包括第一RF生成部31a和第二RF生成部31b。第一RF生成部31a构成为：经由至少一个阻抗匹配电路而与至少一个下部电极以及/或者至少一个上部电极耦合，并生成用于生成等离子体的源RF信号(源RF电力)。在一个实施方式中，源RF信号具有10MHz～150MHz的范围内的频率。在一个实施方式中，第一RF生成部31a也可以构成为生成具有不同频率的多个源RF信号。所生成的一个或多个源RF信号被提供到至少一个下部电极以及/或者至少一个上部电极。
第二RF生成部31b构成为：经由至少一个阻抗匹配电路而与至少一个下部电极耦合，并生成偏压RF信号(偏压RF电力)。偏压RF信号的频率可以与源RF信号的频率相同，也可以与源RF信号的频率不同。在一个实施方式中，偏压RF信号具有比源RF信号的频率低的频率。在一个实施方式中，偏压RF信号具有100kHz～60MHz的范围内的频率。在一个实施方式中，第二RF生成部31b也可以构成为生成具有不同频率的多个偏压RF信号。所生成的一个或多个偏压RF信号被提供到至少一个下部电极。另外，在各种实施方式中，也可以将源RF信号和偏压RF信号中的至少一方进行脉冲化。
另外，电源30也可以包括与等离子体处理腔室10耦合的DC电源32。DC电源32包括第一DC生成部32a和第二DC生成部32b。在一个实施方式中，第一DC生成部32a构成为：与至少一个下部电极连接，并生成第一DC信号。所生成的第一偏压DC信号被施加到至少一个下部电极。在一个实施方式中，第二DC生成部32b构成为：与至少一个上部电极连接，并生成第二DC信号。所生成的第二DC信号被施加到至少一个上部电极。
在各种实施方式中，也可以将第一DC信号和第二DC信号中的至少一方进行脉冲化。在该情况下，向至少一个下部电极以及/或者至少一个上部电极施加基于DC的电压脉冲的序列。电压脉冲可以具有矩形、梯形、三角形或这些形状的组合的脉冲波形。在一个实施方式中，在第一DC生成部32a与至少一个下部电极之间连接有用于从DC信号生成电压脉冲的序列的波形生成部。因而，第一DC生成部32a和波形生成部构成电压脉冲生成部。在第二DC生成部32b和波形生成部构成电压脉冲生成部的情况下，电压脉冲生成部与至少一个上部电极连接。电压脉冲可以具有正的极性，也可以具有负的极性。另外，电压脉冲的序列还可以在一个周期内包含一个或多个正极性电压脉冲以及一个或多个负极性电压脉冲。此外，关于第一DC生成部32a及第二DC生成部32b，可以除设置RF电源31以外还设置第一DC生成部32a及第二DC生成部32b，也可以设置第一DC生成部32a来代替第二RF生成部31b。
排气***40能够与例如设置于等离子体处理腔室10的底部的气体排出口10e连接。排气***40可以包括压力调节阀和真空泵。通过压力调节阀来调节等离子体处理空间10s内的压力。真空泵可以包括涡轮分子泵、干泵或者它们的组合。
控制部2对使等离子体处理装置1执行在本公开中叙述的各种工序的可由计算机执行的命令进行处理。控制部2能够构成为：控制等离子体处理装置1的各要素，以执行在此叙述的各种工序。在一个实施方式中，控制部2的一部分或全部也可以包括于等离子体处理装置1。控制部2例如可以包括计算机2a。计算机2a例如可以包括处理部(CPU：CentralProcessing Unit：中央处理单元)2a1、存储部2a2以及通信接口2a3。处理部2a1能够构成为：从存储部2a2读出程序，通过执行所读出的程序来进行各种控制动作。该程序可以预先保存于存储部2a2，也可以在需要时经由介质获取。获取到的程序保存于存储部2a2，由处理部2a1从存储部2a2读出并执行。介质可以是计算机2a能够读取的各种存储介质，也可以是与通信接口2a3连接的通信线路。存储部2a2可以包括RAM(Random Access Memory：随机存取存储器)、ROM(Read Only Memory：只读存储器)、HDD(Hard Disk Drive：硬盘驱动器)、SSD(Solid State Drive：固态驱动器)或者它们的组合。通信接口2a3可以经由LAN(LocalArea Network：局域网)等通信线路与等离子体处理装置1之间进行通信。
<等离子体处理方法的一例>
图2是表示一个例示性的实施方式所涉及的等离子体处理方法(下面也称为“本处理方法”。)的流程图。如图2所示，本处理方法包括提供基板的工序ST1、以及进行蚀刻的工序ST2。可以在图1所示的等离子体处理***中执行各工序中的处理。下面，以控制部2控制等离子体处理装置1的各部来对基板W执行本处理方法的情况为例进行说明。
(工序ST1：提供基板)
在工序ST1中，将基板W提供到等离子体处理装置1的等离子体处理空间10s内。基板W被提供到基板支承部11的中央区域111a。而且，基板W通过静电保持盘1111被保持于基板支承部11。
图3是表示在工序ST1中提供的基板W的截面构造的一例的图。基板W在基底膜UF上依次层叠有含硅膜SF和掩模MF。基板W可以使用于半导体器件的制造。半导体器件例如包括DRAM、3D-NAND闪存等半导体存储器器件。
在一例中，基底膜UF为硅晶圆、形成于硅晶圆上的有机膜、电介质膜、金属膜、半导体膜等。基底膜UF可以由多个膜层叠来构成。
在本处理方法中，含硅膜SF为作为蚀刻的对象的膜。在一例中，含硅膜SF为氧化硅膜、氮化硅膜、氮氧化硅膜、多晶硅膜。含硅膜SF可以由多个膜层叠来构成。含硅膜SF可以在从由氧化硅膜、氮化硅膜以及多晶硅膜构成的组中选择的至少两种膜层叠来构成。例如，含硅膜SF可以由氧化硅膜和氮化硅膜交替地层叠来构成。另外，例如含硅膜SF可以由氧化硅膜和多晶硅膜交替地层叠来构成。
掩模MF是在含硅膜SF的蚀刻中作为掩模发挥功能的膜。掩模MF例如可以是多晶硅膜、硼掺杂硅膜、含钨膜(例如WC膜、WSi膜等)、含碳膜(例如非晶碳膜、自旋碳膜、光致抗蚀剂膜)或氧化锡膜或含钛膜(例如，TiN膜等)。
如图3所示，掩模MF在含硅膜SF上规定出至少一个开口OP。开口OP是含硅膜SF上的空间且被掩模MF的侧壁包围。即，含硅膜SF的上表面具有被掩模MF覆盖的区域和在开口OP的底部露出的区域。
在俯视观察基板W时、即沿图3的从上朝下的方向观察基板W的情况下，开口OP可以具有任意形状。该形状例如可以是圆、椭圆、矩形、线、将这些形状中的一种以上的形状组合而成的形状。掩模MF可以具有多个侧壁，由多个侧壁规定出多个开口OP。多个开口OP可以分别具有线形状，以固定的间隔排列而构成线宽线距(line and space)的图案。另外，多个开口OP可以分别具有孔形状并构成阵列图案。
构成基板W的各膜(基底膜UF、含硅膜SF、掩模MF)可以分别通过CVD法、ALD法、旋涂法等形成。可以通过对掩模MF进行蚀刻来形成开口OP。另外，可以通过光刻来形成掩模MF。此外，上述各膜可以是平坦的膜，另外，也可以是具有凹凸的膜。另外，基板W也可以在基底膜UF之下还具有其它膜，含硅膜SF与基底膜UF的层叠膜作为多层掩模发挥功能。即，也可以将含硅膜SF与基底膜UF的层叠膜作为多层掩模来对该其它膜进行蚀刻。
形成基板W的各膜的工艺的至少一部分也可以在等离子体处理腔室10的空间内进行。在一例中，对掩模MF进行蚀刻来形成开口OP的工序可以在等离子体处理腔室10中执行。即，可以在同一腔室内连续地执行开口OP以及后述的含硅膜SF的蚀刻。另外，也可以是，当在等离子体处理装置1的外部的装置、腔室中形成基板W的各膜的全部或一部分之后，将基板W搬入到等离子体处理装置1的等离子体处理空间10s内，并配置于基板支承部11的中央区域111a，由此提供基板。
在将基板W提供到基板支承部11的中央区域111a之后，通过温度调节模块将基板支承部11的温度调节为设定温度。设定温度例如可以为70℃以下、0℃以下、-10℃以下、-20℃以下、-30℃以下、-40℃以下、-50℃以下、-60℃以下或-70℃以下。在一例中，调节或维持基板支承部11的温度包括将在流路1110a中流动的传热流体的温度调节或维持为设定温度或者与设定温度不同的温度。在一例中，调节或维持基板支承部11的温度包括控制静电保持盘1111与基板W的背面之间的传热气体(例如He)的压力。此外，开始向流路1110a流通传热流体的时机可以在将基板W载置于基板支承部11之前或之后，另外也可以是同时。另外，在本处理方法中，可以在工序ST1之前将基板支承部11的温度调节为设定温度。即，可以在将基板支承部11的温度调节为设定温度之后将基板W提供到基板支承部11。
(工序ST2：蚀刻)
在工序ST2中，对基板W的含硅膜SF进行蚀刻。工序ST2具备第一蚀刻工序ST21和第二蚀刻工序ST22。另外，工序ST2可以具备判定是否满足蚀刻的停止条件的工序ST23。即，可以交替重复地进行工序ST21和工序ST22，直到在工序ST23中判定为满足停止条件为止。在进行工序ST2中的处理的期间，将基板支承部11的温度维持为在工序ST1中调节后的设定温度。
(工序ST21：第一蚀刻工序)
在工序ST21中，使用从第一处理气体生成的等离子体来对含硅膜SF进行蚀刻。首先，从气体供给部20向等离子体处理空间10s内供给第一处理气体。第一处理气体包含氟化氢(HF)气体和含钨气体。接着，向基板支承部11的下部电极以及/或者喷淋头13的上部电极提供源RF信号。由此，在喷淋头13与基板支承部11之间生成高频电场，以从等离子体处理空间10s内的第一处理气体生成等离子体。另外，向基板支承部11的下部电极提供偏压信号，以使等离子体与基板W之间产生偏压电位。通过偏压电位将等离子体中的离子、自由基等活性种吸引到基板W，通过该活性种对含硅膜SF进行蚀刻。
(工序ST22：第二蚀刻工序)
在第二蚀刻工序ST22中，使用从第二处理气体生成的等离子体来对含硅膜SF进行蚀刻。首先，从气体供给部20向等离子体处理空间10s内供给第二处理气体。第二处理气体可以不包含含钨气体。另外，第二处理气体可以包含含钨气体。在该情况下，第二处理气体中的含钨气体的流量比(除了非活性气体以外的全部气体的流量中含钨气体所占的流量)比第一处理气体中的含钨气体的流量比小。即，可以是第二处理气体以比第一处理气体中的含钨气体的流量比小的流量比包含含钨气体。接着，向基板支承部11的下部电极和/或喷淋头13的上部电极提供源RF信号。由此，在喷淋头13与基板支承部11之间生成高频电场，以从等离子体处理空间10s内的第二处理气体生成等离子体。另外，向基板支承部11的下部电极提供偏压信号，以使等离子体与基板W之间产生偏压电位。通过偏压电位将等离子体中的离子、自由基等活性种吸引到基板W，通过该活性种对含硅膜SF进行蚀刻，基于掩模MF的开口OP的形状形成凹部。
在工序ST21和工序ST22中，偏压信号可以是从第二RF生成部31b提供的偏压RF信号。另外，偏压信号可以是从第一DC生成部32a提供的偏压DC信号。源RF信号和偏压信号可以是双方为连续波或脉冲波，另外，也可以是一方为连续波而另一方为脉冲波。在源RF信号和偏压信号双方为脉冲波的情况下，双方的脉冲波的周期可以同步。另外，可以适当地设定脉冲波的占空比，例如可以为1～80％，另外，也可以为5～50％。此外，占空比是脉冲波的周期中的、电力或电压水平高的期间所占的比例。另外，在使用偏压DC信号的情况下，脉冲波可以具有矩形、梯形、三角形或者这些形状的组合的波形。关于偏压DC信号的极性，只要能够将基板W的电位设定为能够对等离子体与基板之间提供电位差来吸引离子即可，可以是负的，也可以是正的。
(工序ST23：结束判定)
在工序ST23中，判定是否满足停止条件。关于停止条件，例如可以将工序ST21和工序ST22设为一个循环，该停止条件为该循环的重复次数是否达到规定的次数。停止条件例如也可以为蚀刻时间是否达到规定的时间。停止条件例如也可以为通过蚀刻而形成的凹部的深度是否达到规定的深度。当在工序ST23中判定为不满足停止条件时，重复进行包括工序ST21和工序ST22的循环。当在工序ST23中判定为满足停止条件时，结束本处理方法。
(处理气体的结构)
如上所述，第一处理气体包含氟化氢(HF)气体和含钨气体。另外，第二处理气体包含氟化氢(HF)气体，不包含含钨气体、或者以比第一处理气体中的含钨气体的流量比小的流量比包含含钨气体。
也可以是，在第一处理气体和/或第二处理气体中，在除了非活性气体以外的全部气体中，HF气体的流量最多。在一例中，可以是，HF气体相对于除了非活性气体以外的总流量为50体积％以上、60体积％以上、70体积％以上，另外，也可以为80体积％以上。另外，在第一处理气体和/或第二处理气体中，氟化氢气体的流量可以为含钨气体的流量的10倍以上。此外，作为HF气体，可以使用高纯度的HF气体、例如纯度为99.999％以上的HF气体。
在第二处理气体包含含钨气体的情况下，该含钨气体可以与第一处理气体中包含的含钨气体为同种气体，另外也可以为不同的气体。在此，含钨气体可以为含钨和卤素的气体，在一例中为WFaClb气体(a和b分别是0以上且6以下的整数，a与b之和为2以上且6以下)。具体地说，作为含钨气体，可以为二氟化钨(WF2)气体、四氟化钨(WF4)气体、五氟化钨(WF5)气体、六氟化钨(WF6)气体等含钨和氟的气体、二氯化钨(WCl2)气体、四氯化钨(WCl4)气体、五氯化钨(WCl5)气体、六氯化钨(WCl6)气体等含钨和氯的气体。在这些气体之中，可以为WF6气体和WCl6气体中的至少任一种气体。
也可以是，在第一处理气体和/或第二处理气体中，在除了非活性气体以外的全部气体中，含钨气体的流量最少。在一例中，可以是，含钨气体的流量相对于除了非活性气体以外的处理气体的总流量为1体积％以下、0.5体积％以下、0.3体积％以下或0.2体积％以下。在一例中，可以是，含钨气体的流量相对于除了非活性气体以外的处理气体的总流量为0.1体积％以上。
第一处理气体可以包含含钛气体或含钼气体以取代含钨气体，或者在含钨气体的基础上包含含钛气体或含钼气体。在该情况下，在从第一处理气体生成的等离子体中，生成钨、钛或钼的化学种。第二处理气体可以不包含生成该化学种的气体。另外，第二处理气体可以以比第一处理气体中的该气体的分压小的分压包含生成该化学种的气体。
第一处理气体和/或第二处理气体还可以包含含磷气体。在第一处理气体和第二处理气体这双方包含含磷气体的情况下，各自包含的含磷气体可以是同种气体也可以是不同的气体。
含磷气体是包含含磷分子的气体。含磷分子可以是十氧化四磷(P4O10)、八氧化四磷(P4O8)、六氧化四磷(P4O6)等氧化物。十氧化四磷有时被称为五氧化二磷(P2O5)。含磷分子可以是三氟化磷(PF3)、五氟化磷(PF5)、三氯化磷(PCl3)、五氯化磷(PCl5)、三溴化磷(PBr3)、五溴化磷(PBr5)、三碘化磷(PI3)这样的卤化物(卤化磷)。即，含磷分子可以包含作为卤元素的氟，例如氟化磷等。或者，含磷分子可以包括作为卤元素的氟以外的卤元素。含磷分子可以是如磷酰氟(POF3)、磷酰氯(POCl3)、磷酰溴(POBr3)这样的磷酰卤化物。含磷分子可以是磷化氢(PH3)、磷化钙(Ca3P2等)、磷酸(H3PO4)、磷酸钠(Na3PO4)、六氟磷酸(HPF6)等。含磷分子可以是氟膦类(HgPFh)。在此，g与h之和为3或5。作为氟膦类，例示出HPF2、H2PF3。处理气体能够包含上述的含磷分子中的一种以上的含磷分子来作为至少一种含磷分子。例如，处理气体能够包含PF3、PCl3、PF5、PCl5、POCl3、PH3、PBr3及PBr5中的至少一方来作为至少一种含磷分子。此外，在第一处理气体和/或第二处理气体中包含的各含磷分子为液体或固体的情况下，能够通过加热等使各含磷分子气化，来供给到等离子体处理空间10s内。
含磷气体为PClaFb气体或PCcHdFe气体，其中，a为1以上的整数，b为0以上的整数，a+b为5以下的整数，d、e分别为1以上且5以下的整数，c为0以上且9以下的整数。
PClaFb气体例如可以是从由PClF2气体、PCl2F气体以及PCl2F3气体构成的组中选择的至少一种气体。
PCcHdFe气体例如可以是从由PF2CH3气体、PF(CH3)2气体、PH2CF3气体、PH(CF3)2气体、PCH3(CF3)2气体、PH2F气体以及PF3(CH3)2气体构成的组中选择的至少一种气体。
含磷气体可以是PClvFwCxHy气体，其中，v、w、x以及y分别为1以上的整数。另外，含磷气体可以是分子结构中包含P(磷)、F(氟)以及F(氟)以外的卤素(例如，Cl、Br或I)的气体、分子结构中包含P(磷)、F(氟)、C(碳)以及H(氢)的气体、或者分子结构中包含P(磷)、F(氟)以及H(氢)的气体。
关于含磷气体，可以使用磷化氢系气体。作为磷化氢系气体，能够举出磷化氢(PH3)、用适当的置换基取代磷化氢的至少一个氢原子而得到的化合物、以及次膦酸衍生物。
作为取代磷化氢的氢原子的置换基，并无特别限定，例如能够举出氟原子、氯原子等卤素原子、甲基、乙基、丙基等烷基、以及羟甲基、羟乙基、羟丙基等羟烷基等，在一例中，能够举出氯原子、甲基以及羟甲基。
作为次膦酸衍生物，能够举出次膦酸(H3O2P)、烷基次膦酸(PHO(OH)R)以及二烷基次膦酸(PO(OH)R2)。
作为磷化氢系气体，例如可以使用从由PCH3Cl2(二氯(甲基)膦)气体、P(CH3)2Cl(氯(二甲基)膦)气体、P(HOCH2)Cl2(二氯(羟甲基)膦)气体、P(HOCH2)2Cl(氯(二羟甲基)膦)气体、P(HOCH2)(CH3)2(二甲基(羟甲基)膦)气体、P(HOCH2)2(CH3)(甲基(二羟甲基)膦)气体、P(HOCH2)3(三(羟甲基)膦)气体、H3O2P(次膦酸)气体、PHO(OH)(CH3)(甲基膦酸)气体以及PO(OH)(CH3)2(二甲基膦酸)气体构成的组中选择的至少一种气体。
第一处理气体和/或第二处理气体中包含的含磷气体的流量可以是包含该含磷气体的处理气体的、除了非活性气体以外的总流量的20体积％以下、10体积％以下、5体积％以下。
第一处理气体和/或第二处理气体还可以包含含碳气体。在第一处理气体和第二处理气体这双方包含含碳气体的情况下，各自包括的含碳气体可以是同种气体也可以是不同的气体。在此，含碳气体例如可以是碳氟化合物气体和氢氟碳化合物气体中的任一方或两方。在一例中，碳氟化合物气体可以是从由C2F2气体、C2F4气体、C3F6气体、C3F8气体、C4F6气体、C4F8气体以及C5F8气体构成的组中选择的至少一种气体。在一例中，氢氟碳化合物气体可以是从由CHF3气体、CH2F2气体、CH3F气体、C2HF5气体、C2H2F4气体、C2H3F3气体、C2H4F2气体、C3HF7气体、C3H2F2气体、C3H2F4气体、C3H2F6气体、C3H3F5气体、C4H2F6气体、C4H5F5气体、C4H2F8气体、C5H2F6气体、C5H2F10气体以及C5H3F7气体构成的组中选择的至少一种气体。另外，含碳气体可以是具有不饱和键的直链状的气体。关于具有不饱和键的直链状的含碳气体，例如可以是从由C3F6(六氟丙烯)气体、C4F8(八氟-1-丁烯、八氟-2-丁烯)气体、C3H2F4(1，3，3，3，-四氟丙烯)气体、C4H2F6(反式-1，1，4，4，4-六氟-2-丁烯)气体、C4F8O(全氟乙基三氟乙烯基醚)气体、CF3COF气体(1，2，2，2-四氟乙烷-1-酮)、CHF2COF(二氟乙酸氟)气体以及COF2(碳酰氟)气体构成的组中选择的至少一种气体。
第一处理气体和/或第二处理气体还可以包含含氧气体。在第一处理气体和第二处理气体这双方包含含氧气体的情况下，各自包含的含氧气体可以是同种气体也可以是不同的气体。在此，含氧气体例如可以是从由O2、CO、CO2、H2O以及H2O2构成的组中选择的至少一种气体。在一例中，含氧气体可以是H2O以外的含氧气体，例如是从由O2、CO、CO2以及H2O2构成的组中选择的至少一种气体。可以根据含碳气体的流量来调节含氧气体的流量。
第一处理气体和/或第二处理气体还可以包含含氟以外的卤素的气体。在第一处理气体和第二处理气体这双方包含含氟以外的卤素的气体的情况下，各自包括的含氟以外的卤素的气体可以是同种气体也可以是不同的气体。在此，含氟以外的卤素的气体可以是含氯气体、含溴气体以及/或者含碘气体。在一例中，含氯气体可以是从由Cl2、SiCl2、SiCl4、CCl4、SiH2Cl2、Si2Cl6、CHCl3、SO2Cl2、BCl3、PCl3、PCl5以及POCl3构成的组中选择的至少一种气体。在一例中，含溴气体可以是从由Br2、HBr、CBr2F2、C2F5Br、PBr3、PBr5、POBr3以及BBr3构成的组中选择的至少一种气体。在一例中，含碘气体可以是从由HI、CF3I、C2F5I、C3F7I、IF5、IF7、I2、PI3构成的组中选择的至少一种气体。在一例中，含氟以外的卤素的气体可以是从由Cl2气体、Br2气体以及HBr气体构成的组中选择的至少一种气体。在一例中，含氟以外的卤素的气体是Cl2气体或HBr气体。
第一处理气体和/或第二处理气体还可以包含非活性气体。在第一处理气体和第二处理气体这双方包含非活性气体的情况下，各自包含的非活性气体可以是同种气体也可以是不同的气体。在一例中，非活性气体可以是Ar气体、He气体、Kr气体等稀有气体或氮气。
第一处理气体和/或第二处理气体可以包含能够在等离子体中生成HF种的气体以取代HF气体，或者在HF气体的基础上包含能够在等离子体中生成HF种的气体。在此，HF种包括氟化氢的气体、自由基以及离子中的至少任一方。
能够生成HF种的气体例如是氢氟碳化合物气体。氢氟碳化合物气体的碳数可以为2以上、3以上或4以上。在一例中，氢氟碳化合物气体是从由CH2F2气体、C3H2F4气体、C3H2F6气体、C3H3F5气体、C4H2F6气体、C4H5F5气体、C4H2F8气体、C5H2F6气体、C5H2F10气体以及C5H3F7气体构成的组中选择的至少一种气体。在一例中，氢氟碳化合物气体是从由CH2F2气体、C3H2F4气体、C3H2F6气体以及C4H2F6气体构成的组中选择的至少一种气体。
能够生成HF种的气体例如是含氟气体和含氢气体。含氟气体例如是碳氟化合物气体。在一例中，碳氟化合物气体是从由C2F2气体、C2F4气体、C3F6气体、C3F8气体、C4F6气体、C4F8气体以及C5F8气体构成的组中选择的至少一种气体。另外，含氟气体例如可以是NF3气体或SF6气体。在一例中，含氢气体是从由H2气体、CH4气体以及NH3气体构成的组中选择的至少一种气体。
图4A～图4C是表示工序ST2中的处理气体(第一处理气体或第二处理气体)中的HF气体、含钨气体以及含磷气体的流量的一例的时序图。在图4A～图4C中，纵轴表示各气体的流量，横轴表示时间。在图4A中，F1为比0大的流量。在图4B中，F2为比0大的流量，F3为比F2小的流量或0。在一例中，F1>F2>F3的关系成立。在图4C中，F4为比0大的流量或0。在图4A～图4C中，期间T1(时间t0～时间t1)及期间T3(时间t2～时间t3)与工序ST21对应。另外，期间T2(时间t1～时间t2)及期间T4(时间t3～时间t4)与工序ST22对应。可以适当地设定工序ST21的持续时间(期间T1/T3)与工序ST22的持续时间(期间T2/T4)之比。例如可以考虑后述的掩模MF的保护与开口OP的堵塞抑制之间的平衡来设定该比。例如可以在1：11～11：1的范围中设定该比。另外，工序ST21的持续时间可以在每个循环中相同，也可以不同。即，期间T1与期间T3可以相同也可以不同。例如，可以根据循环数来设定工序ST21的持续时间。在一例中，也可以是，当循环数超过规定的次数时、或者每隔规定的循环数缩短工序ST21的持续时间。由此，可以设为随着形成于含硅膜SF的凹部RC变深、工序ST21的持续时间变短。同样地，工序ST22的持续时间可以在每个循环中相同，也可以不同。即，期间T2与期间T4可以相同也可以不同。
图5A～图5D是表示工序ST2的处理中的基板W的截面构造的一例的图。图5A示出图4A～图4C所示的期间T1结束时的基板W的截面构造的一例。同样地，图5B～图5D分别示出期间T2～期间T4结束时的基板W的截面构造的一例。
如图5A所示，通过期间T1(第一循环的工序ST21)中的处理，含硅膜SF中的在开口OP露出的部分被沿深度方向(在图5A中的从上朝下的方向)进行蚀刻，从而形成凹部RC。另外，在掩模MF上形成含有钨的保护膜PF。认为保护膜PF是通过从第一处理气体生成的等离子体中的钨种附着并沉积于掩模MF上而形成的。保护膜PF形成于掩模MF的侧壁。保护膜PF也可以遍及掩模MF的上表面、凹部RC中的至少一部分地形成。保护膜PF可以包括通过蚀刻而产生的副产物。
保护膜PF中的钨与等离子体中的HF种之间的反应性低，保护膜PF对掩模MF提供保护。即，保护膜PF抑制由于掩模MF的侧壁被HF种去除而使掩模MF的形状恶化。由于掩模MF的形状恶化得到抑制，因此撞到掩模MF的侧壁而去向含硅膜SF的侧壁的离子减少。由此，抑制含硅膜SF的侧壁被沿横向(图5的左右方向)进行蚀刻的情况(弯曲)。此外，弯曲是蚀刻的形状异常之一。
如图5B所示，通过期间T2(第一循环的工序ST22)中的处理，含硅膜SF被进一步沿深度方向进行蚀刻，凹部RC的深度变大。在期间T2(工序ST22)中，供给到等离子体处理空间10s内的含钨气体的流量比期间T1(工序ST21)小或者为零(参照图4B)。因此，在期间T2的期间，含钨膜的向掩模MF的沉积减少或者为零，保护膜PF被逐渐削除。而且，在期间T2(工序ST22)的结束时，保护膜PF的一部分或全部被去除。由此，通过保护膜PF抑制开口OP的宽度变窄或堵塞。此外，也可以是，在期间T2的结束时，掩模MF的侧壁的一部分被去除。
如图5C所示，通过期间T3(第二循环的工序ST21)中的处理，含硅膜SF被进一步沿深度方向进行蚀刻，凹部RC的深度变大。另外，与期间T1(第一循环的工序ST21)同样地，再次在掩模MF上形成保护膜PF。如上所述，保护膜PF对掩模MF提供保护，能够抑制含硅膜SF产生弯曲。
如图5D所示，通过期间T4(第二循环的工序ST22)中的处理，含硅膜SF被进一步沿深度方向进行蚀刻，凹部RC的深度变大。而且，与期间T2(第一循环的工序ST22)同样地，在期间T4(工序ST22)的结束时，保护膜PF的一部分或全部被去除。也可以是，在期间T4的结束时，掩模MF的侧壁的一部分被去除。此外，图5D示出了在期间T4的结束时底部BT到达了基底膜UF的例子，但并不限于此，也可以是在三个以上的循环后底部BT到达基底膜UF。底部BT到达了基底膜UF的状态下的凹部RC的深宽比例如可以为20以上，也可以为30以上、40以上、50以上或100以上。
在本处理方法中，重复进行包括工序ST21和工序ST22的循环，直到在工序ST23中判定为满足停止条件为止。在工序ST21(期间T1和期间T3)中，通过形成保护膜PF来抑制掩模MF的形状随着蚀刻而恶化，由此能够抑制含硅膜SF的弯曲。另外，在工序ST22(期间T2和期间T4)中，通过去除在工序ST21中形成的保护膜PF的一部分或全部，能够抑制开口OP的堵塞，从而能够抑制含硅膜SF的蚀刻速率下降。像这样，根据本处理方法，通过交替重复地进行保护膜PF的形成(工序ST21)和去除(工序ST22)，能够以使掩模MF的保护与开口OP的堵塞抑制之间平衡的方式进行蚀刻。即，能够在抑制由于弯曲引起的形状恶化和蚀刻速率的下降这双方的同时进行含硅膜SF的蚀刻。
<变形例>
本公开的实施方式能够不脱离本公开的范围和主旨地进行各种变形。
例如，在图4A中示出了HF气体的流量在整个工序ST2中固定的例子，但并不限于此。在一例中，也可以使HF气体的流量以及/或者在处理气体中所占的流量比(下面也称为“流量/流量比”。)在工序ST21(期间T1、期间T3等)与工序ST22(期间T2、期间T4等)中不同。另外，可以使HF气体的流量/流量比按每个循环发生变化，例如可以使流量/流量比在某个循环(期间T1、期间T2)与某个其它循环(期间T3、期间T4)中不同。另外，例如可以使HF气体的流量/流量比在工序ST21、工序ST22的各蚀刻的过程中发生变化。在一例中，可以在期间T1中使HF气体的流量/流量比逐渐或阶段性地增加或减少(在期间T2、T3、T4等中也是同样的)。此外，在第一处理气体或第二处理气体包含含磷气体等其它气体的情况下，该其它气体的流量也可以在整个工序ST2中不固定，可以与上述同样地适当地变化。
另外，例如在图4B所示的例子中，工序ST21(期间T1、期间T3等)中的含钨气体的流量(F2)和工序ST22(期间T2、期间T4等)中的含钨气体的流量/流量比分别是固定的，但并不限于此。例如，也可以使含钨气体的流量/流量比在工序ST21的某个循环(期间T1)与某个其它循环(期间T3)中不同。另外，可以使含钨气体的流量/流量比在工序ST22的某个循环(期间T2)与某个其它循环(期间T4)中不同。在一个实施方式中，可以根据循环数来设定含钨气体的流量/流量比。例如，也可以是，当循环数超过规定的次数时、或者每隔规定的循环数，减小工序ST21(期间T3等)中的含钨气体的流量/流量比。由此，可以设为随着通过蚀刻而形成的凹部RC变深，含钨气体的流量/流量比变小。在一例中，也可以是，从第二次起的所述中的至少一个循环的工序ST21(期间T3等)中的含钨气体的流量/流量比相比于第一次循环的工序ST21(期间T1)中的含钨气体的流量/流量比小。含钨气体的流量/流量比的减少量可以适当地设定，在一例中为第一次循环的1/3以下。另外，例如，可以使含钨气体的流量/流量比在工序ST21、工序ST22的各蚀刻的过程中变化。在一例中，可以在期间T1中使含钨气体的流量/流量比逐渐或阶段性地增加或减少(在期间T2、T3、T4等中也是同样的)。
另外，例如如图6所示，工序ST21与工序ST22的顺序可以是相反的。即，也可以是，首先使用第二处理气体来进行含硅膜SF的蚀刻(工序ST22)，之后，使用第一处理气体来进行含硅膜SF的蚀刻(工序ST21)。
另外，例如如图7所示，可以在工序ST21结束后也判定是否满足停止条件。即，也可以是，在工序ST21的结束后也判定是否满足停止条件(工序ST24)，在满足停止条件的情况下，不进入工序ST22，结束蚀刻。
在本公开的其它方式中，从工序ST2的最初或中途起，也可以仅执行工序ST21以取代交替地执行工序ST21(第一蚀刻)和工序ST22(第二蚀刻)。在该情况下，可以是，工序ST21中的含钨气体的流量比相对于除了非活性气体以外的处理气体的总流量为0.1体积％以上且0.3体积％以下。
另外，例如本处理方法除了使用电容耦合型的等离子体处理装置1以外，也可以使用利用电感耦合型等离子体、微波等离子体等任意的等离子体源的等离子体处理装置来执行。
<实施例>
接着，对本处理方法的实施例进行说明。本公开并不通过以下的实施例被进行任何限定。
(实施例1)
在实施例1中，使用等离子体处理装置1来应用本处理方法，对具有与图3所示的基板W相同的构造的基板进行了蚀刻。作为掩模MF，使用非晶碳膜。作为含硅膜SF，使用由氮化硅膜和氧化硅膜交替地层叠而成的层叠膜。在工序ST21中使用的第一处理气体包含HF气体、含磷气体以及WF6气体。在工序ST22中使用的第二处理气体包含HF气体和含磷气体。而且，将工序ST21(30秒)和工序ST22(30秒)的循环重复15个循环，共计进行15分钟的蚀刻。在蚀刻中，将基板支承部11的温度设定为10℃。
(参考例1和参考例2)
在参考例1和2中，使用等离子体处理装置1来对与实施例1相同的结构的基板进行了蚀刻。在参考例1中，使用与在实施例1中使用的第一处理气体相同的处理气体进行了15分钟的蚀刻。另外，在参考例2中，使用与在实施例1使用的第二处理气体相同的结构的处理气体进行了15分钟的蚀刻。参考例1和参考例2均在蚀刻中将基板支承部11的温度设定为10℃。
实施例1、参考例1以及参考例2的蚀刻后的含硅膜SF的蚀刻深度：D[nm]、弯曲(最大开口宽度)：B[nm]、弯曲(B)相对于蚀刻深度(D)的比例：B/D以及蚀刻速率：E[nm/分钟]如表1所示。
【表1】
实施例1 参考例1 参考例2
D[nm] 6736 6295 7805
B[nm] 179.8 215.8 685.7
B/D 0.027 0.034 0.088
E[nm/分钟] 449.1 419.7 520.3
在实施例1中，相比于参考例1，弯曲(B)相对于蚀刻深度(D)的比例(B/D)低，进一步抑制了弯曲。另外，在实施例1中，相比于参考例1，蚀刻速率提高了。在实施例1中，相比于参考例2，蚀刻速率下降了，但弯曲相对于蚀刻深度D的比例(B/D)大幅地变低，大幅地抑制了弯曲。即，实施例1中的含硅膜SF的蚀刻相比于参考例1及参考例2而言抑制了弯曲，并且抑制了蚀刻速率的下降。
(实施例2)
在实施例2中，使用等离子体处理装置1应用本处理方法，对与实施例1相同的构造的基板进行了蚀刻。即，对具有与图3所示的基板W相同的构造的基板进行了蚀刻。作为掩模MF，使用非晶碳膜。作为含硅膜SF，使用通过由氮化硅膜和氧化硅膜交替重复地层叠而成的层叠膜。在工序ST21中使用的第一处理气体包含HF气体、含磷气体、O2气体以及WE6气体。在工序ST22中使用的第二处理气体包含HF气体、含磷气体以及O2气体。将工序ST21(15秒)和工序ST22(45秒)的循环重复进行15个循环，共计进行15分钟的蚀刻。在蚀刻中，将基板支承部11的温度设定为10℃。
(参考例3)
在参考例3中，使用等离子体处理装置1对与实施例1相同的结构的基板进行了蚀刻。在参考例3中，将使用C4F8气体、C4F6气体、CHF3气体、CH2F2气体以及O2气体作为处理气体的蚀刻(25秒)以及使用C4F8气体、C4F6气体、CH2F2气体、O2气体以及Kr气体作为处理气体的蚀刻(50秒)的循环重复进行14个循环，共计进行17.5分钟的蚀刻。在蚀刻中，将基板支承部11的温度设定为10℃。
实施例2、参考例3的蚀刻后的含硅膜SF的蚀刻深度：D[nm]、弯曲(最大开口宽度)：B[nm]、弯曲(B)相对于蚀刻深度(D)的比例：B/D以及蚀刻速率：E[nm/分钟]如表2所示。
【表2】
实施例2 参考例3
D[nm] 9181 6164
B[nm] 194.7 154.4
B/D 0.021 0.025
E[nm/分钟] 612.1 352.2
在实施例2中，相比于参考例3，蚀刻速率大幅地提高。另外，在实施例2中，相比于参考例3，弯曲(B)相对于蚀刻深度(D)的比例(B/D)也同等以上地变低，还抑制了弯曲。即，实施例2相比于参考例3而言大幅地提高了蚀刻速率，并且抑制了弯曲。
(实施例3)
在实施例3中，使用等离子体处理装置1应用本处理方法，对与实施例1相同的结构的基板进行了蚀刻。在工序ST21中使用的第一处理气体包含HF气体、含磷气体、WE6气体、含卤气体、氢氟碳化合物气体以及碳氟化合物气体。在工序ST22中使用的第二处理气体除了不包含WE6气体这一点以外与第一处理气体相同。在工序ST2中，将工序ST21(20秒)和工序ST22(40秒)重复进行11个循环，共计进行11分钟的蚀刻。
(实施例4)
实施例4除了在工序ST2中重复进行工序ST21(40秒)和工序ST22(20秒)的循环这一点以外，与实施例3相同。
(参考例4和参考例5)
在参考例4和5中，使用等离子体处理装置1对与实施例1相同的结构的基板进行了蚀刻。在参考例4中，使用与在实施例3中使用的第二处理气体相同的处理气体进行了11分钟的蚀刻。另外，在参考例5中，使用与在实施例1中使用的第一处理气体相同的结构的处理气体进行了11分钟的蚀刻。
表3示出实施例3、实施例4、参考例4以及参考例5的蚀刻的结果。在表3中，D[nm]表示蚀刻后的含硅膜SF的蚀刻深度。B[nm]表示弯曲(最大开口宽度)。BT[nm]表示凹部RC的底部、具体地说是从掩模MF与凹部RC之间的边界起的5μm的深度处的开口宽度。
【表3】
实施例3 实施例4 参考例4 参考例5
D[nm] 5346 5700 5234 5600
B[nm] 111 108 105 106
BT[nm] 61 56 38 45
如表3所示，在实施例3及实施例4中，相比于参考例4及参考例5，凹部RC的底部的开口宽度宽，抑制了顶端变细。另外，实施例3及实施例4的弯曲以与参考例4及参考例5相同的程度得到了抑制。
图8是示出实施例3和参考例4的蚀刻的结果的图。在图8中，(a1)和(b1)分别是示出实施例3和参考例4的蚀刻后的凹部RC的底部的截面形状的图。(a2)和(b2)分别是示出实施例3和参考例4的蚀刻后的凹部RC的截面形状的图。
如图8的(a1)所示，在实施例3的蚀刻中，凹部RC的底部的开口宽度不大，底部的截面形状为矩形。与此相对地，如图8的(b1)所示，在参考例4的蚀刻中，凹部RC的底部的开口宽度小，截面形状随着去向底部而变细。另外，如图8的(a2)所示，在实施例3的蚀刻中，多个凹部RC分别被沿深度方向进行蚀刻，抑制了弯曲、偏移。与此相对地，如图8的(b2)所示，在参考例4的蚀刻中，在多个凹部RC中的几个凹部RC中产生了弯曲、偏移。
图9是示出实施例3、实施例4、参考例4以及参考例5的蚀刻的结果的图。图9示出工序ST21的持续时间与通过蚀刻产生的偏移之间的关系。在图9中，纵轴表示将参考例4中的凹部RC的偏移量设为100％的情况下的偏移量σ[％]。横轴表示工序ST2的一个循环(60秒)中的工序ST21的持续时间(由于参考例4不执行工序ST21，因此设为0秒，由于参考例5仅执行工序ST21，因此设为60秒)。
如图9所示，实施例3、实施例4以及参考例5相比于参考例4而言偏移均得到了抑制，另外，一个循环中的工序ST21的持续时间越长，则偏移越得到抑制。
本公开的实施方式还包括以下方式。
(附记1)
一种等离子体处理方法，是在具有腔室的等离子体处理装置中执行的等离子体处理方法，所述等离子体处理方法包括：
工序(a)，提供具有含硅膜以及所述含硅膜上的掩模的基板；以及
工序(b)，对所述含硅膜进行蚀刻，
其中，所述工序(b)包括：
工序(b-1)，使用从包含氟化氢气体和含钨气体的第一处理气体生成的等离子体对所述含硅膜进行蚀刻；以及
工序(b-2)，使用从包含氟化氢气体的第二处理气体生成的等离子体对所述含硅膜进行蚀刻，所述第二处理气体不包含含钨气体、或者以比所述第一处理气体中的所述含钨气体的流量比小的流量比包含含钨气体。
(附记2)
在附记1所记载的等离子体处理方法中，在所述工序(b)中，交替重复地进行所述工序(b-1)和所述工序(b-2)。
(附记3)
在附记1所记载的等离子体处理方法中，在所述工序(b)中，将包括所述工序(b-1)和所述工序(b-2)的循环重复多次，
在从第二次起的所述循环中的至少一个所述循环的所述工序(b-1)中，所述含钨气体相对于所述第一处理气体的流量比相比于第一次所述循环的所述工序(b-1)中的所述流量比小。
(附记4)
在附记1至附记3中的任一项所记载的等离子体处理方法中，所述第一处理气体中包含的含钨气体和所述第二处理气体中包含的含钨气体中的至少一方是WFaClb气体，其中，a和b分别为0以上且6以下的整数，a与b之和为2以上且6以下。
(附记5)
在附记1至附记4中的任一项所记载的等离子体处理方法中，所述第一处理气体中包含的含钨气体和所述第二处理气体中包含的所述含钨气体中的至少一方为WF6气体和WCl6气体中的至少任一种气体。
(附记6)
在附记1至附记5中的任一项所记载的等离子体处理方法中，在所述第一处理气体中，在除了非活性气体以外的全部气体中，所述氟化氢气体的流量最多。
(附记7)
在附记1至附记6中的任一项所记载的等离子体处理方法中，在所述第一处理气体中，在除了非活性气体以外的全部气体中，所述含钨气体的流量最少。
(附记8)
在附记1至附记7中的任一项所记载的等离子体处理方法中，在所述第一处理气体中，氟化氢气体的流量为所述含钨气体的流量的10倍以上。
(附记9)
在附记1至附记8中的任一项所记载的等离子体处理方法中，所述第一处理气体和所述第二处理气体中的至少一方还包括含磷气体。
(附记10)
在附记9所记载的等离子体处理方法中，所述含磷气体为卤化磷气体。
(附记11)
在附记1至附记10中的任一项所记载的等离子体处理方法中，所述第一处理气体和所述第二处理气体中的至少一方还包含含碳气体。
(附记12)
在附记11所记载的等离子体处理方法中，所述含碳气体为碳氟化合物气体和氢氟碳化合物气体中的任一方。
(附记13)
在附记1至附记12中的任一项所记载的等离子体处理方法中，所述第一处理气体和所述第二处理气体中的至少一方还包含含氧气体。
(附记14)
在附记1至附记13中的任一项所记载的等离子体处理方法中，所述第一处理气体和所述第二处理气体中的至少一方还包含含氟以外的卤素的气体。
(附记15)
在附记1至附记14中的任一项所记载的等离子体处理方法中，所述掩模具有孔图案或狭缝图案。
(附记16)
一种等离子体处理方法，是在具有腔室的等离子体处理装置中执行的等离子体处理方法，所述等离子体处理方法包括：
工序(a)，提供具有含硅膜以及所述含硅膜上的掩模的基板；以及
工序(b)，对所述含硅膜进行蚀刻，其中，
所述工序(b)包括：
工序(b-1)，使用包含氟化氢种和化学种的第一等离子体对所述含硅膜进行蚀刻，所述化学种含有钨、钛以及钼中的至少任一方；以及
工序(b-2)，使用包含氟化氢种的第二等离子体对所述含硅膜进行蚀刻，所述第二等离子体不包含所述化学种、或者以比所述第一等离子体中的所述化学种的分压小的分压包含所述化学种。
(附记17)
在附记16所记载的等离子体处理方法中，在所述工序(b)中，交替重复地进行所述工序(b-1)和所述工序(b-2)。
(附记18)
在附记16或附记17所记载的等离子体处理方法中，从氟化氢气体和氢氟碳化合物气体中的至少一种气体生成所述氟化氢种。
(附记19)
在附记16或附记17所记载的等离子体处理方法中，从碳数为2以上的氢氟碳化合物气体生成所述氟化氢种。
(附记20)
在附记16或附记17所记载的等离子体处理方法中，从含氟气体和含氢气体生成所述氟化氢种。
(附记21)
在附记16至附记20中的任一项所记载的等离子体处理方法中，所述第一等离子体和所述第二等离子体中的至少一方还包含含磷种。
(附记22)
一种等离子体处理***，具备腔室、设置于所述腔室内的基板支承部、等离子体生成部以及控制部，
其中，所述控制部执行：
控制(a)，向所述基板支承部上提供具有含硅膜以及所述含硅膜上的掩模的基板；以及
控制(b)，对所述含硅膜进行蚀刻，
其中，所述控制(b)包括：
控制(b-1)，使用从包含氟化氢气体和含钨气体的第一处理气体生成的等离子体对所述含硅膜进行蚀刻；以及
控制(b-2)，使用从包含氟化氢气体的第二处理气体生成的等离子体对所述含硅膜进行蚀刻，所述第二处理气体不包含含钨气体、或者以比所述第一处理气体中的所述含钨气体的流量比小的流量比包含含钨气体。
(附记23)
一种器件制造方法，是在具有腔室的等离子体处理装置中执行的器件制造方法，所述器件制造方法包括：
工序(a)，提供具有含硅膜以及所述含硅膜上的掩模的基板；以及
工序(b)，对所述含硅膜进行蚀刻，
其中，所述工序(b)包括：
工序(b-1)，使用从包含氟化氢气体和含钨气体的第一处理气体生成的等离子体对所述含硅膜进行蚀刻；以及
工序(b-2)，使用从包含氟化氢气体的第二处理气体生成的等离子体对所述含硅膜进行蚀刻，所述第二处理气体不包含含钨气体、或者以比所述第一处理气体中的所述含钨气体的流量比小的流量比包含含钨气体。
(附记24)
一种程序，使具备腔室、设置于所述腔室内的基板支承部、等离子体生成部的等离子体处理***的计算机执行以下控制：
控制(a)，向所述基板支承部上提供具有含硅膜以及所述含硅膜上的掩模的基板；以及
控制(b)，对所述含硅膜进行蚀刻，
其中，所述控制(b)包括：
控制(b-1)，使用从包含氟化氢气体和含钨气体的第一处理气体生成的等离子体对所述含硅膜进行蚀刻；以及
控制(b-2)，使用从包含氟化氢气体的第二处理气体生成的等离子体对所述含硅膜进行蚀刻，所述第二处理气体不包含含钨气体、或者以比所述第一处理气体中的所述含钨气体的流量比小的流量比包含含钨气体。
(附记25)
一种存储介质，保存有根据附记24所记载的程序。
附图标记说明
1：等离子体处理装置；2：控制部；10：等离子体处理腔室；10s：等离子体处理空间；11：基板支承部；13：喷淋头；20：气体供给部；31a：第一RF生成部；31b：第二RF生成部；32a：第一DC生成部；SF：含硅膜；MF：掩模；OP：开口；PF：保护膜；RC：凹部；UF：基底膜；W：基板。

Claims (20)

1.一种等离子体处理方法，是在具有腔室的等离子体处理装置中执行的等离子体处理方法，所述等离子体处理方法包括：
工序(a)，提供具有含硅膜以及所述含硅膜上的掩模的基板；以及
工序(b)，对所述含硅膜进行蚀刻，
其中，所述工序(b)包括：
工序(b-1)，使用从包含氟化氢气体和含钨气体的第一处理气体生成的等离子体对所述含硅膜进行蚀刻；以及
工序(b-2)，使用从包含氟化氢气体的第二处理气体生成的等离子体对所述含硅膜进行蚀刻，所述第二处理气体不包含含钨气体、或者以比所述第一处理气体中的所述含钨气体的流量比小的流量比包含含钨气体。
2.根据权利要求1所述的等离子体处理方法，其特征在于，
在所述工序(b)中，交替重复地进行所述工序(b-1)和所述工序(b-2)。
3.根据权利要求1所述的等离子体处理方法，其特征在于，
在所述工序(b)中，将包括所述工序(b-1)和所述工序(b-2)的循环重复多次，
在从第二次起的所述循环中的至少一个所述循环的所述工序(b-1)中，所述含钨气体相对于所述第一处理气体的流量比相比于第一次所述循环的所述工序(b-1)中的所述流量比小，或者，从第二次起的所述循环中的至少一个所述循环的所述工序(b-1)的时间比第一次所述循环的所述工序(b-1)的时间短。
4.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
所述第一处理气体中包含的含钨气体和所述第二处理气体中包含的含钨气体中的至少一方是WFaClb气体，其中，a和b分别为0以上且6以下的整数，a与b之和为2以上且6以下。
5.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
所述第一处理气体中包含的含钨气体和所述第二处理气体中包含的所述含钨气体中的至少一方为WF6气体和WCl6气体中的至少任一种气体。
6.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
在所述第一处理气体中，在除了非活性气体以外的全部气体中，所述氟化氢气体的流量最多。
7.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
在所述第一处理气体中，在除了非活性气体以外的全部气体中，所述含钨气体的流量最少。
8.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
在所述第一处理气体中，氟化氢气体的流量为所述含钨气体的流量的10倍以上。
9.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
所述第一处理气体和所述第二处理气体中的至少一方还包含含磷气体。
10.根据权利要求9所述的等离子体处理方法，其特征在于，
所述含磷气体为卤化磷气体。
11.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
所述第一处理气体和所述第二处理气体中的至少一方还包含含碳气体。
12.根据权利要求11所述的等离子体处理方法，其特征在于，
所述含碳气体为碳氟化合物气体和氢氟碳化合物气体中的任一方。
13.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
所述第一处理气体和所述第二处理气体中的至少一方还包含含氧气体。
14.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
所述第一处理气体和所述第二处理气体中的至少一方还包含含氟以外的卤素的气体。
15.根据权利要求1至3中的任一项所述的等离子体处理方法，其特征在于，
所述掩模具有孔图案或狭缝图案。
16.一种等离子体处理方法，是在具有腔室的等离子体处理装置中执行的等离子体处理方法，所述等离子体处理方法包括：
工序(a)，提供具有含硅膜以及所述含硅膜上的掩模的基板；以及
工序(b)，对所述含硅膜进行蚀刻，其中，
所述工序(b)包括：
工序(b-1)，使用包含氟化氢种和化学种的第一等离子体对所述含硅膜进行蚀刻，所述化学种含有钨、钛以及钼中的至少任一方；以及
工序(b-2)，使用包含氟化氢种的第二等离子体对所述含硅膜进行蚀刻，所述第二等离子体不包含所述化学种、或者以比所述第一等离子体中的所述化学种的分压小的分压包含所述化学种。
17.根据权利要求16所述的等离子体处理方法，其特征在于，
从氟化氢气体和氢氟碳化合物气体中的至少一种气体生成所述氟化氢种。
18.根据权利要求16所述的等离子体处理方法，其特征在于，
从碳数为2以上的氢氟碳化合物气体生成所述氟化氢种。
19.根据权利要求16所述的等离子体处理方法，其特征在于，
从含氟气体和含氢气体生成所述氟化氢种。
20.一种等离子体处理***，具备腔室、设置于所述腔室内的基板支承部、等离子体生成部以及控制部，
其中，所述控制部执行：
控制(a)，向所述基板支承部上提供具有含硅膜以及所述含硅膜上的掩模的基板；以及
控制(b)，对所述含硅膜进行蚀刻，
其中，所述控制(b)包括：
控制(b-1)，使用从包含氟化氢气体和含钨气体的第一处理气体生成的等离子体对所述含硅膜进行蚀刻；以及
控制(b-2)，使用从包含氟化氢气体的第二处理气体生成的等离子体对所述含硅膜进行蚀刻，所述第二处理气体不包含含钨气体、或者以比所述第一处理气体中的所述含钨气体的流量比小的流量比包含含钨气体。
CN202310255900.XA 2022-03-24 2023-03-16 等离子体处理方法和等离子体处理*** Pending CN116805579A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-048736 2022-03-24
JP2022048736 2022-03-24
JP2022202997A JP7257088B1 (ja) 2022-03-24 2022-12-20 プラズマ処理方法及びプラズマ処理システム
JP2022-202997 2022-12-20

Publications (1)

Publication Number Publication Date
CN116805579A true CN116805579A (zh) 2023-09-26

Family

ID=85979270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310255900.XA Pending CN116805579A (zh) 2022-03-24 2023-03-16 等离子体处理方法和等离子体处理***

Country Status (5)

Country Link
US (1) US20230307245A1 (zh)
JP (2) JP7257088B1 (zh)
KR (2) KR102569787B1 (zh)
CN (1) CN116805579A (zh)
TW (1) TWI831594B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160336197A1 (en) * 2015-05-11 2016-11-17 Tokyo Electron Limited Method of processing workpiece
US9673058B1 (en) * 2016-03-14 2017-06-06 Lam Research Corporation Method for etching features in dielectric layers
CN109427576A (zh) * 2017-09-04 2019-03-05 东京毅力科创株式会社 蚀刻方法
CN112997282A (zh) * 2018-11-05 2021-06-18 朗姆研究公司 用于将蚀刻层蚀刻的方法
CN113594032A (zh) * 2020-04-30 2021-11-02 东京毅力科创株式会社 基板处理方法及等离子体处理装置
CN114078683A (zh) * 2020-08-19 2022-02-22 东京毅力科创株式会社 蚀刻方法和等离子体处理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432228A (ja) * 1990-05-29 1992-02-04 Toshiba Corp ドライエッチング方法およびこれを用いた半導体装置の製造方法
JPH05129300A (ja) * 1991-06-28 1993-05-25 Hitachi Ltd 金属又は金属シリサイドの薄膜形成方法及び半導体装置の製造方法
JPH0950984A (ja) * 1995-08-07 1997-02-18 Hitachi Ltd 表面処理方法
JPH0986963A (ja) * 1995-09-19 1997-03-31 Hitachi Cable Ltd 石英系ガラスのエッチング方法
US6071822A (en) 1998-06-08 2000-06-06 Plasma-Therm, Inc. Etching process for producing substantially undercut free silicon on insulator structures
JP4804636B2 (ja) 2001-03-07 2011-11-02 東京エレクトロン株式会社 成膜方法
JP5550843B2 (ja) 2009-03-19 2014-07-16 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
JP6423643B2 (ja) 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
US9691625B2 (en) * 2015-11-04 2017-06-27 Lam Research Corporation Methods and systems for plasma etching using bi-modal process gas composition responsive to plasma power level
US10760158B2 (en) 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing
KR102662656B1 (ko) 2018-03-12 2024-05-03 칸토 덴카 코교 가부시키가이샤 가스 분석 방법 및 장치
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
US10515821B1 (en) * 2018-06-26 2019-12-24 Lam Research Corporation Method of achieving high selectivity for high aspect ratio dielectric etch
US10741407B2 (en) * 2018-10-19 2020-08-11 Lam Research Corporation Reduction of sidewall notching for high aspect ratio 3D NAND etch
WO2020096817A1 (en) * 2018-11-05 2020-05-14 Lam Research Corporation Directional deposition in etch chamber
KR20210047808A (ko) * 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
CN115244663A (zh) * 2020-02-28 2022-10-25 朗姆研究公司 高深宽比3d nand蚀刻的侧壁凹陷的减少

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160336197A1 (en) * 2015-05-11 2016-11-17 Tokyo Electron Limited Method of processing workpiece
US9673058B1 (en) * 2016-03-14 2017-06-06 Lam Research Corporation Method for etching features in dielectric layers
CN109427576A (zh) * 2017-09-04 2019-03-05 东京毅力科创株式会社 蚀刻方法
CN112997282A (zh) * 2018-11-05 2021-06-18 朗姆研究公司 用于将蚀刻层蚀刻的方法
CN113594032A (zh) * 2020-04-30 2021-11-02 东京毅力科创株式会社 基板处理方法及等离子体处理装置
CN114078683A (zh) * 2020-08-19 2022-02-22 东京毅力科创株式会社 蚀刻方法和等离子体处理装置

Also Published As

Publication number Publication date
US20230307245A1 (en) 2023-09-28
TWI831594B (zh) 2024-02-01
KR20230138940A (ko) 2023-10-05
JP7257088B1 (ja) 2023-04-13
JP2023143889A (ja) 2023-10-06
KR102569787B1 (ko) 2023-08-22
TW202338976A (zh) 2023-10-01
JP2023143686A (ja) 2023-10-06

Similar Documents

Publication Publication Date Title
US20230230844A1 (en) Etching method and plasma processing system
KR102569787B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 시스템
WO2024043082A1 (ja) エッチング方法及びプラズマ処理システム
US20230402289A1 (en) Etching method and plasma processing system
JP7348672B2 (ja) プラズマ処理方法及びプラズマ処理システム
TW202418393A (zh) 電漿處理方法及電漿處理系統
US20230307243A1 (en) Etching method and plasma processing system
WO2022215649A1 (ja) エッチング方法及びプラズマ処理システム
US20230135998A1 (en) Plasma processing method and plasma processing system
US20230317466A1 (en) Etching method and plasma processing system
US20240112918A1 (en) Plasma processing system, plasma processing apparatus, and etching method
US20240112922A1 (en) Etching method and plasma processing system
CN117219504A (zh) 蚀刻方法以及等离子体处理***
CN116013778A (zh) 等离子体处理方法和等离子体处理***
JP2023171269A (ja) エッチング方法及びプラズマ処理システム
JP2023181081A (ja) エッチング方法及びプラズマ処理システム
KR20230161883A (ko) 에칭 방법 및 플라즈마 처리 시스템
KR20240064532A (ko) 에칭 방법 및 플라즈마 처리 장치
CN117855088A (zh) 等离子体处理***、等离子体处理装置以及蚀刻方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination