JP7022651B2 - 膜をエッチングする方法及びプラズマ処理装置 - Google Patents

膜をエッチングする方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP7022651B2
JP7022651B2 JP2018101397A JP2018101397A JP7022651B2 JP 7022651 B2 JP7022651 B2 JP 7022651B2 JP 2018101397 A JP2018101397 A JP 2018101397A JP 2018101397 A JP2018101397 A JP 2018101397A JP 7022651 B2 JP7022651 B2 JP 7022651B2
Authority
JP
Japan
Prior art keywords
film
gas
precursor
plasma
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018101397A
Other languages
English (en)
Other versions
JP2019207911A5 (ja
JP2019207911A (ja
Inventor
隆幸 勝沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018101397A priority Critical patent/JP7022651B2/ja
Priority to US16/212,847 priority patent/US10923360B2/en
Priority to TW112125937A priority patent/TW202343572A/zh
Priority to TW108117401A priority patent/TWI811367B/zh
Priority to KR1020190060375A priority patent/KR20190135413A/ko
Priority to CN201910444639.1A priority patent/CN110544628A/zh
Publication of JP2019207911A publication Critical patent/JP2019207911A/ja
Publication of JP2019207911A5 publication Critical patent/JP2019207911A5/ja
Priority to US17/152,093 priority patent/US11664236B2/en
Application granted granted Critical
Publication of JP7022651B2 publication Critical patent/JP7022651B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

本開示の例示的実施形態は、膜をエッチングする方法及びプラズマ処理装置に関するものである。
電子デバイスの製造においては、膜に対するプラズマエッチングが行われる。プラズマエッチングでは、チャンバ内でガスからプラズマが生成される。チャンバ内に配置された基板は、プラズマからの化学種によってエッチングされる。
プラズマエッチングでは、膜に形成される開口が横方向（即ち、膜厚方向に直交する方向）に拡がることを抑制するために、開口を画成する膜の側壁面上に保護領域が形成されることがある。保護領域を形成することと膜をエッチングすることとを含む技術は、例えば、特許文献１～３に記載されている。
特許文献１～３に記載された技術では有機膜がエッチングされる。特許文献１及び２に記載された技術では、シリコンを含有する保護領域がスパッタリングによって側壁面上に形成される。保護領域は、有機膜をエッチングする酸素化学種から有機膜を保護する。特許文献３に記載された技術では、有機膜は、硫化カルボニル、酸素、及び塩素を含むガスを用いたプラズマエッチングにより、エッチングされる。プラズマが生成されると、硫黄化学種及び塩化シリコンの化学種が生成される。硫黄化学種及び塩化シリコンの化学種は、側壁面上に保護領域を形成する。特許文献３に記載された技術では、有機膜のエッチングと同時に保護領域が形成される。
特開２０１２－２０４６６８号公報 特開２００９－０４９１４１号公報 特開２０１５－０１２１７８号公報
膜をエッチングする化学種から側壁面を保護する保護領域は、膜の開口を閉塞させることなく、面内均一に形成されることが求められる。また、保護領域は、高いアスペクト比を有する開口を画成する側壁面上に形成可能であることが求められる。
一つの例示的実施形態によれば、膜をエッチングする方法が提供される。膜は有機膜である。有機膜は、開口を画成する側壁面及び底面を有する。方法は、（ｉ）有機膜上に前駆体の単分子層を形成する工程と、（ｉｉ）酸素含有ガスから形成されたプラズマからの酸素化学種により有機膜をエッチングする工程と、を含む。有機膜をエッチングする工程において、プラズマからの酸素化学種により単分子層が酸化されて保護領域が形成される。
一つの例示的実施形態に係る膜をエッチングする方法によれば、膜をエッチングする化学種から側壁面を保護する保護領域は、膜の開口を閉塞させることなく、面内均一に形成される。また、保護領域は、高いアスペクト比を有する開口を画成する側壁面上に形成可能である。
一つの例示的実施形態に係る膜をエッチングする方法を示す流れ図である 一例の基板の一部拡大断面図である。 一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。 図４の（ａ）は図１に示す方法の工程ＳＴａの例を説明するための図であり、図４の（ｂ）は工程ＳＴａの実行後の状態における一例の基板の一部拡大断面図である。 図１に示す方法の工程ＳＴ１の実行後の状態における一例の基板の一部拡大断面図である。 図６の（ａ）は図１に示す方法の工程ＳＴ３の例を説明するための図であり、図６の（ｂ）は工程ＳＴ３の実行後の状態における一例の基板の一部拡大断面図である。 図１に示す方法の実行後の状態における一例の基板の一部拡大断面図である。
以下、種々の例示的実施形態について説明する。
一つの例示的実施形態においては、膜をエッチングする方法が提供される。膜は有機膜である。有機膜は、開口を画成する側壁面及び底面を有する。方法は、（ｉ）有機膜上に前駆体の単分子層を形成する工程と、（ｉｉ）酸素含有ガスから形成されたプラズマからの酸素化学種により有機膜をエッチングする工程と、を含む。有機膜をエッチングする工程において、プラズマからの酸素化学種により単分子層が酸化されて保護領域が形成される。
一つの例示的実施形態に係る方法では、保護領域は単分子層から形成される。したがって、保護領域による有機膜の開口の閉塞が抑制され得る。また、保護領域は面内均一に形成され得る。また、保護領域は、高いアスペクト比を有する開口を画成する側壁面上にも形成可能である。この方法では、有機膜のエッチングのために生成されるプラズマからの酸素化学種により単分子層が酸化されて、保護領域が形成される。したがって、単分子層を保護領域に変化させるための処理が、有機膜のエッチングと同時に行われる。
一つの例示的実施形態において、前駆体は、シリコンを含有していてもよい。一つの例示的実施形態において、前駆体は、金属を含有していてもよい。金属は、タングステン又はチタンであってもよい。
一つの例示的実施形態において、方法は、有機膜に上記開口を形成する工程を更に含んでいてもよい。
一つの例示的実施形態において、単分子層を形成する工程と有機膜をエッチングする工程が交互に繰り返されてもよい。
一つの例示的実施形態において、単分子層を形成する工程と有機膜をエッチングする工程は、単一のプラズマ処理装置のチャンバ内に連続して維持される減圧された空間内で、有機膜を有する基板をチャンバから取り出さずに実行されてもよい。
一つの例示的実施形態において、プラズマ処理装置は、容量結合型プラズマ処理装置であってもよい。このプラズマ処理装置は、チャンバ、支持台、ガス供給部、第１の高周波電源、及び第２の高周波電源を備え得る。支持台は、下部電極を含み、チャンバ内で基板を支持するように構成されている。ガス供給部は、前駆体を含む前駆体ガス及び酸素含有ガスをチャンバ内に供給するように構成されている。上部電極は、支持台の上方に設けられている。第１の高周波電源は、プラズマを生成するための第１の高周波電力を上部電極に供給するように構成されている。第２の高周波電源は、基板にイオンを引き込むための第２の高周波電力を下部電極に供給するように構成されている。
更に別の例示的実施形態においては、膜をエッチングする方法が提供される。膜は開口を画成する側壁面及び底面を有している。方法は、（ｉ）膜上に前駆体の単分子層を形成する工程と、（ｉｉ）処理ガスから形成されたプラズマからの化学種により膜をエッチングする工程と、を含む。膜をエッチングする工程において、当該プラズマからの化学種又は当該プラズマからの別の化学種により単分子層から保護領域が形成される。
一つの例示的実施形態に係る方法では、保護領域は単分子層から形成される。したがって、保護領域による膜の開口の閉塞が抑制され得る。また、保護領域は面内均一に形成され得る。また、保護領域は、高いアスペクト比を有する開口を画成する側壁面上にも形成可能である。この方法では、膜のエッチングのために生成されるプラズマからの化学種又は当該プラズマからの別の化学種が単分子層を変質させ、その結果、保護領域が形成される。したがって、単分子層を保護領域に変化させるための処理が、膜のエッチングと同時に行われる。
一つの例示的実施形態において、膜は、シリコン、炭素、酸素、及び水素を含む低誘電率膜であってもよい。前駆体は、シリコンを含んでいてもよい。膜をエッチングする化学種は、フッ素化学種及び窒素化学種を含んでいてもよい。この実施形態に係る方法においては、窒素化学種によって前駆体が窒化される。
一つの例示的実施形態において、膜は、シリコン、炭素、酸素、及び水素を含む低誘電率膜であってもよい。前駆体は、金属を含んでいてもよい。膜をエッチングする化学種は、フッ素化学種及び窒素化学種を含んでいてもよい。この実施形態に係る方法においては、別の化学種は、酸素化学種を含んでいてもよい。この実施形態に係る方法においては、酸素化学種によって前駆体が酸化される。金属は、タングステン又はチタンであってもよい。
一つの例示的実施形態において、膜は、多結晶シリコン膜であってもよい。前駆体は、シリコン又は金属を含んでいてもよい。膜をエッチングする化学種は、ハロゲン化学種を含んでいてもよい。別の化学種は、酸素化学種を含んでいてもよい。この実施形態に係る方法においては、酸素化学種によって前駆体が酸化される。金属は、タングステン又はチタンであってもよい。
一つの例示的実施形態において、膜は、窒化シリコン膜であってもよい。前駆体は、シリコン又は金属を含んでいてもよい。膜をエッチングする化学種は、処理ガス中のハイドロフルオロカーボンから形成される化学種を含んでいてもよい。別の化学種は、酸素化学種を含んでいてもよい。この実施形態に係る方法においては、酸素化学種によって前駆体が酸化される。金属は、タングステン又はチタンであってもよい。
更に別の例示的実施形態においては、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、支持台、ガス供給部、プラズマ生成部、及び制御部を備える。支持台は、チャンバ内で基板を支持するように構成されている。ガス供給部は、前駆体を含む前駆体ガス及び処理ガスをチャンバ内に供給するように構成されている。プラズマ生成部は、処理ガスのプラズマを生成するよう構成されている。制御部は、支持台上に支持された基板の膜上に前駆体の単分子層を形成するために、チャンバ内に前駆体ガスを供給するよう、ガス供給部を制御するよう構成されている。また、制御部は、膜をエッチングし、且つ、単分子層を変質させて保護領域を形成するために、チャンバ内に処理ガスを供給し、且つ、処理ガスのプラズマを生成するよう、ガス供給部及びプラズマ生成部を制御するよう構成されている。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一つの例示的実施形態に係る膜をエッチングする方法を示す流れ図である。図１に示す方法ＭＴは、基板の膜をエッチングするために実行される。図２は、一例の基板の一部拡大断面図である。図２に示す基板Ｗは、膜ＥＦを有する。基板Ｗは、下地領域ＵＲ及びマスクＭＫを有していてもよい。
膜ＥＦは下地領域ＵＲ上に設けられている。マスクＭＫは膜ＥＦ上に設けられている。マスクＭＫはパターニングされている。即ち、マスクＭＫは、一以上の開口を提供している。膜ＥＦは、マスクＭＫの開口から部分的に露出されている。膜ＥＦは任意の材料から形成され得る。マスクＭＫは、後述する工程ＳＴ３においてマスクＭＫに対して膜ＥＦが選択的にエッチングされる限り、任意の材料から形成され得る。
基板Ｗの第１例において、膜ＥＦは、有機膜である。基板Ｗの第１例において、マスクＭＫは、シリコン含有膜である。シリコン含有膜は、例えばシリコンを含有する反射防止膜である。
基板Ｗの第２例において、膜ＥＦは、低誘電率膜であり、シリコン、炭素、酸素、及び水素を含む。即ち、基板Ｗの第２例において、膜ＥＦは、ＳｉＣＯＨ膜である。基板Ｗの第２例において、マスクＭＫは、タングステン含有膜、チタン含有膜といった金属含有膜から形成されている。基板Ｗの第２例において、マスクＭＫは、フォトレジスト膜といった有機膜、シリコン窒化膜、又はポリシリコン膜から形成されていてもよい。
基板Ｗの第３例において、膜ＥＦは、多結晶シリコン膜である。基板Ｗの第３例において、マスクＭＫは、タングステン含有膜といった金属含有膜から形成されている。基板Ｗの第３例において、マスクＭＫは、フォトレジスト膜といった有機膜又はシリコン窒化膜から形成されていてもよい。
基板Ｗの第４例において、膜ＥＦは、シリコン窒化膜である。基板Ｗの第４例において、マスクＭＫは、タングステン含有膜、チタン含有膜といった金属含有膜から形成されている。基板Ｗの第４例において、マスクＭＫは、フォトレジスト膜といった有機膜又はポリシリコン膜から形成されていてもよい。
図１に示すように、方法ＭＴは、工程ＳＴ１及び工程ＳＴ３を含む。一実施形態において、方法ＭＴは、プラズマ処理装置を用いて実行される。図３は、一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。図３に示すプラズマ処理装置１は、容量結合型のプラズマ処理装置である。
プラズマ処理装置１は、チャンバ１０を備えている。チャンバ１０は、その中に内部空間１０ｓを提供している。チャンバ１０は、チャンバ本体１２を含んでいる。チャンバ本体１２は、略円筒形状を有している。内部空間１０ｓは、チャンバ本体１２の内側に提供されている。チャンバ本体１２は、例えばアルミニウムから形成されている。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。耐腐食性を有する膜は、酸化アルミニウム、酸化イットリウムといったセラミックから形成された膜であり得る。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、内部空間１０ｓとチャンバ１０の外部との間で搬送されるときに、通路１２ｐを通過する。通路１２ｐは、ゲートバルブ１２ｇにより開閉可能となっている。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられている。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成されている。支持部１３は、略円筒形状を有している。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、支持台１４を支持している。支持台１４は、内部空間１０ｓの中に設けられている。支持台１４は、チャンバ１０内、即ち内部空間１０ｓの中で、基板Ｗを支持するように構成されている。
支持台１４は、下部電極１８及び静電チャック２０を有している。支持台１４は、電極プレート１６を更に有し得る。電極プレート１６は、例えばアルミニウムといった導体から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、例えばアルミニウムといった導体から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。静電チャック２０の上面の上には、基板Ｗが載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、略円盤形状を有しており、誘電体から形成されている。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間で静電引力が発生する。発生した静電引力により、基板Ｗは、静電チャック２０に引き付けられ、静電チャック２０によって保持される。
下部電極１８の周縁部上には、基板Ｗのエッジを囲むように、フォーカスリングＦＲが配置される。フォーカスリングＦＲは、基板Ｗに対するプラズマ処理の面内均一性を向上させるために設けられている。フォーカスリングＦＲは、限定されるものではないが、シリコン、炭化シリコン、又は石英から形成され得る。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ１０の外部に設けられているチラーユニット２２から配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニット２２に戻される。プラズマ処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
プラズマ処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間に供給する。
プラズマ処理装置１は、上部電極３０を更に備えている。上部電極３０は、支持台１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成されている。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成している。天板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４には、複数のガス吐出孔３４ａが形成されている。複数のガス吐出孔３４ａは、天板３４をその板厚方向に貫通している。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムといった導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６には、複数のガス孔３６ｂが形成されている。複数のガス孔３６ｂは、ガス拡散室３６ａから下方に延びている。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４１、流量制御器群４２、及びバルブ群４３を介して、ガスソース群４０が接続されている。ガスソース群４０、バルブ群４１、流量制御器群４２、及びバルブ群４３は、ガス供給部ＧＳを構成している。ガスソース群４０は、複数のガスソースを含んでいる。ガスソース群４０の複数のガスソースは、方法ＭＴで利用される複数のガスのソースを含んでいる。バルブ群４１及びバルブ群４３の各々は、複数の開閉バルブを含んでいる。流量制御器群４２は、複数の流量制御器を含んでいる。流量制御器群４２の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４１の対応の開閉バルブ、流量制御器群４２の対応の流量制御器、及びバルブ群４３の対応の開閉バルブを介して、ガス供給管３８に接続されている。
プラズマ処理装置１では、チャンバ本体１２の内壁面に沿って、シールド４６が着脱自在に設けられている。シールド４６は、支持部１３の外周にも設けられている。シールド４６は、チャンバ本体１２にエッチング副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプといった真空ポンプを有している。
プラズマ処理装置１は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、第１の高周波電力を発生する電源である。第１の高周波電力は、プラズマの生成に適した周波数を有する。第１の高周波電力の周波数は、例えば２７ＭＨｚ～１００ＭＨｚの範囲内の周波数である。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して上部電極３０に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（上部電極３０側）のインピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して、下部電極１８に接続されていてもよい。第１の高周波電源６２は、一例のプラズマ生成部を構成している。
第２の高周波電源６４は、第２の高周波電力を発生する電源である。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。第１の高周波電力と共に第２の高周波電力が用いられる場合には、第２の高周波電力は基板Ｗにイオンを引き込むためのバイアス用の高周波電力として用いられる。第２の高周波電力の周波数は、例えば４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数である。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有している。
なお、第１の高周波電力を用いずに、第２の高周波電力を用いて、即ち、単一の高周波電力のみを用いてプラズマを生成してもよい。この場合には、第２の高周波電力の周波数は、１３．５６ＭＨｚよりも大きな周波数、例えば４０ＭＨｚであってもよい。この場合には、プラズマ処理装置１は、第１の高周波電源６２及び整合器６６を備えていなくてもよい。この場合において、第２の高周波電源６４は一例のプラズマ生成部を構成する。
プラズマ処理装置１においてプラズマが生成される場合には、ガスが、ガス供給部ＧＳから内部空間１０ｓに供給される。また、第１の高周波電力及び／又は第２の高周波電力が供給されることにより、上部電極３０と下部電極１８との間で高周波電界が生成される。生成された高周波電界によって、ガスが励起される。その結果、プラズマが生成される。
プラズマ処理装置１は、制御部８０を更に備え得る。制御部８０は、プロセッサ、メモリといった記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部８０は、プラズマ処理装置１の各部を制御する。制御部８０では、入力装置を用いて、オペレータがプラズマ処理装置１を管理するためにコマンドの入力操作等を行うことができる。また、制御部８０では、表示装置により、プラズマ処理装置１の稼働状況を可視化して表示することができる。さらに、制御部８０の記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、プラズマ処理装置１で各種処理を実行するために、制御部８０のプロセッサによって実行される。制御部８０のプロセッサが、制御プログラムを実行し、レシピデータに従ってプラズマ処理装置１の各部を制御することにより、方法ＭＴがプラズマ処理装置１で実行される。
再び図１を参照して、方法ＭＴについて詳細に説明する。以下の説明では、プラズマ処理装置１を用いて図２に示す基板Ｗが処理される場合を例として、方法ＭＴを説明する。なお、方法ＭＴでは、他のプラズマ処理装置が用いられてもよい。方法ＭＴでは、他の基板が処理されてもよい。
方法ＭＴは、基板Ｗが支持台１４上に載置された状態で実行される。一実施形態において方法ＭＴは、工程ＳＴａで開始される。工程ＳＴａでは、プラズマエッチングにより、膜ＥＦがエッチングされる。
工程ＳＴａでは、チャンバ１０内で処理ガスからプラズマＰＬａが生成される。上述した基板Ｗの第１例が処理される場合、即ち基板Ｗの膜ＥＦが有機膜である場合には、工程ＳＴａで用いられる処理ガスは、酸素含有ガスを含み得る。酸素含有ガスは、例えば酸素ガス、一酸化炭素ガス、又は二酸化炭素ガスを含む。或いは、基板Ｗの第１例が処理される場合に、工程ＳＴａで用いられる処理ガスは、窒素ガス及び／又は水素ガスを含んでいてもよい。
上述した基板Ｗの第２例が処理される場合、即ち基板Ｗの膜ＥＦが低誘電率膜である場合には、工程ＳＴａで用いられる処理ガスは、フッ素を含有するガスを含み得る。フッ素を含有するガスは、例えばフルオロカーボンガスである。フルオロカーボンガスは、例えばＣ４Ｆ８ガスである。
上述した基板Ｗの第３例が処理される場合、即ち基板Ｗの膜ＥＦが多結晶シリコン膜である場合には、工程ＳＴａで用いられる処理ガスは、ハロゲン含有ガスを含み得る。ハロゲン含有ガスは、例えばＨＢｒガス、Ｃｌ２ガス、又はＳＦ６ガスである。
上述した基板Ｗの第４例が処理される場合、即ち基板Ｗの膜ＥＦが窒化シリコン膜である場合には、工程ＳＴａで用いられる処理ガスは、ハイドロフルオロカーボンガスを含み得る。ハイドロフルオロカーボンガスは、例えばＣＨ３Ｆガスである。
工程ＳＴａでは、図４の（ａ）に示すように、プラズマＰＬａからの化学種が膜ＥＦに照射されて、膜ＥＦが当該化学種によってエッチングされる。工程ＳＴａでは、膜ＥＦは、膜ＥＦの下面と膜ＥＦの上面との間の位置までエッチングされる。膜ＥＦの下面は、下地領域ＵＲと接触する膜ＥＦの面である。膜ＥＦの上面は、マスクＭＫの開口から露出された膜ＥＦの表面である。工程ＳＴａが実行されると、図４の（ｂ）に示すように、膜ＥＦに開口ＯＰが形成される。開口ＯＰは、膜ＥＦの側壁面ＳＳ及び底面ＢＳによって画成される。
工程ＳＴａにおいて、制御部８０は、内部空間１０ｓの中の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴａにおいて、制御部８０は、処理ガスを内部空間１０ｓに供給するよう、ガス供給部ＧＳを制御する。工程ＳＴａにおいて、制御部８０は、処理ガスからプラズマを生成するためにプラズマ生成部を制御する。一実施形態における工程ＳＴａでは、制御部８０は、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。
工程ＳＴａのプラズマエッチングは、後述する工程ＳＴ３のプラズマエッチングと同様のプラズマエッチングであってもよい。この場合の工程ＳＴａのプラズマエッチングの詳細及び工程ＳＴａにおける制御部８０による制御については、工程ＳＴ３の説明を参照されたい。
なお、方法ＭＴは、工程ＳＴａを含んでいなくてもよい。この場合には、方法ＭＴが適用される基板の膜ＥＦには、開口ＯＰが予め設けられる。
方法ＭＴでは、工程ＳＴ１が実行される。工程ＳＴ１では、図５に示すように、基板Ｗ上に前駆体の単分子層ＭＬが形成される。単分子層ＭＬは、側壁面ＳＳ及び底面ＢＳ上に形成される。単分子層ＭＬは、マスクＭＫ上にも形成される。単分子層ＭＬを構成する前駆体は、後述する工程ＳＴ３の実行中に変質して保護領域ＰＲを形成し、且つ、保護領域ＰＲが膜ＥＦをエッチングする活性種から側壁面ＳＳを保護する限り、任意の前駆体であり得る。
工程ＳＴ１では、前駆体を含む前駆体ガスが開口ＯＰを有する基板Ｗに供給される。一実施形態では、前駆体ガスは内部空間１０ｓに供給される。工程ＳＴ１では、前駆体ガスと共にキャリアガスが供給されてもよい。キャリアガスは、不活性ガスであり得る。不活性ガスは、例えば希ガス又は窒素ガスである。工程ＳＴ１の実行中には、チャンバ１０内でプラズマは生成されない。
上述した基板Ｗの第１例～第４例の何れが処理される場合であっても、工程ＳＴ１で用いられる前駆体ガスは、シリコン含有ガス又は金属含有ガスである。シリコン含有ガスは、前駆体としてシリコン含有物を含む。シリコン含有ガスは、例えばアミノシランガスである。金属含有ガスは、前駆体として金属含有物を含む。金属含有物は、例えばタングステン又はチタンを含む。金属含有ガスは、例えばタングステン含有ガス又はチタン含有ガスである。タングステン含有ガスは、六フッ化タングステンガス、六塩化タングステンガスといったハロゲン化タングステンガスであり得る。チタン含有ガスは、四フッ化チタンガス、四塩化チタンガスといったハロゲン化チタンガスであり得る。
工程ＳＴ１において、制御部８０は、内部空間１０ｓの中の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴ１において、制御部８０は、前駆体ガスを内部空間１０ｓに供給するよう、ガス供給部ＧＳを制御する。工程ＳＴ１では、前駆体ガスと共にキャリアガスが供給されてもよい。キャリアガスは不活性ガスである。不活性ガスは、例えば希ガス又は窒素ガスである。
方法ＭＴでは、工程ＳＴ１と工程ＳＴ３との間に、工程ＳＴ２が実行されてもよい。工程ＳＴ２では、内部空間１０ｓのパージが実行される。工程ＳＴ２では、制御部８０は、内部空間１０ｓの排気を実行するよう、排気装置５０を制御する。工程ＳＴ２では、制御部８０は、内部空間１０ｓに不活性ガスを供給するよう、ガス供給部ＧＳを制御してもよい。工程ＳＴ２の実行により、内部空間１０ｓの中の前駆体ガスが不活性ガスに置換される。工程ＳＴ２の実行により、基板Ｗ上に吸着している過剰な前駆体が除去されてもよい。この場合には、工程ＳＴ１の前駆体ガスの供給と工程ＳＴ２のパージの結果、単分子層ＭＬが形成される。
工程ＳＴ３では、プラズマエッチングにより膜ＥＦがエッチングされる。工程ＳＴ３では、チャンバ１０内で処理ガスからプラズマＰＬ３が生成される。工程ＳＴ３では、図６の（ａ）に示すように処理ガスのプラズマからの活性種が膜ＥＦに照射され、図６の（ｂ）に示すように膜ＥＦがエッチングされる。工程ＳＴ３では、膜ＥＦをエッチングする化学種又はプラズマＰＬ３からの別の化学種と単分子層ＭＬ中の前駆体とが反応して、単分子層ＭＬから保護領域ＰＲが形成される。
上述した基板Ｗの第１例が処理される場合、即ち基板Ｗの膜ＥＦが有機膜である場合には、工程ＳＴ３で用いられる処理ガスは、酸素含有ガスを含み得る。酸素含有ガスは、例えば酸素ガス、一酸化炭素ガス、又は二酸化炭素ガスを含む。工程ＳＴ３では、処理ガスは、硫化カルボニルガスを更に含んでいてもよい。基板Ｗの第１例が処理される場合には、プラズマＰＬ３からの酸素化学種によって膜ＥＦがエッチングされる。また、プラズマＰＬ３からの酸素化学種と単分子層ＭＬ中の前駆体との反応により保護領域ＰＲが形成される。単分子層ＭＬ中の前駆体がシリコン含有物である場合には、保護領域ＰＲは酸化シリコンから形成される。単分子層ＭＬ中の前駆体が金属含有物である場合には、保護領域ＰＲは金属酸化物（例えば酸化タングステン又は酸化チタン）から形成される。
上述した基板Ｗの第２例が処理される場合、即ち基板Ｗの膜ＥＦが低誘電率膜である場合には、工程ＳＴ３で用いられる処理ガスは、フッ素及び窒素を含む。例えば、処理ガスは、フルオロカーボンガス及び窒素含有ガスを含む。フルオロカーボンガスは、例えばＣ４Ｆ８ガスである。窒素含有ガスは、例えば窒素ガス（Ｎ２ガス）である。処理ガスは、希ガス（例えばＡｒガス）及び酸素ガス（Ｏ２ガス）を更に含んでいてもよい。基板Ｗの第２例が処理される場合には、プラズマＰＬ３からのフッ素化学種及び窒素化学種によって膜ＥＦがエッチングされる。単分子層ＭＬ中の前駆体がシリコン含有物である場合には、工程ＳＴ３において、プラズマＰＬ３からの窒素化学種と単分子層ＭＬ中のシリコン含有物との反応により保護領域ＰＲが形成される。この場合には、保護領域ＰＲは窒化シリコンから形成される。単分子層ＭＬ中の前駆体が金属含有物である場合には、工程ＳＴ３において、プラズマＰＬ３からの酸素化学種と単分子層ＭＬ中の金属含有物との反応により保護領域ＰＲが形成される。この場合には、保護領域ＰＲは金属酸化物（例えば酸化タングステン又は酸化チタン）から形成される。なお、プラズマＰＬ３からの酸素化学種は、工程ＳＴ３で基板Ｗ上に形成される炭素含有堆積物の量を減少させる。
上述した基板Ｗの第３例が処理される場合、即ち基板Ｗの膜ＥＦが多結晶シリコン膜である場合には、工程ＳＴ３で用いられる処理ガスは、ハロゲン含有ガス及び酸素含有ガスを含み得る。ハロゲン含有ガスは、ＨＢｒガス、Ｃｌ２ガス、又はＳＦ６ガスである。酸素含有ガスは、例えば酸素ガス、一酸化炭素ガス、又は二酸化炭素ガスを含む。基板Ｗの第３例が処理される場合には、プラズマＰＬ３からのハロゲン化学種によって膜ＥＦがエッチングされる。また、プラズマＰＬ３からの酸素化学種と単分子層ＭＬ中の前駆体との反応により保護領域ＰＲが形成される。単分子層ＭＬ中の前駆体がシリコン含有物である場合には、保護領域ＰＲは酸化シリコンから形成される。単分子層ＭＬ中の前駆体が金属含有物である場合には、保護領域ＰＲは金属酸化物（例えば酸化タングステン又は酸化チタン）から形成される。
上述した基板Ｗの第４例が処理される場合、即ち基板Ｗの膜ＥＦが窒化シリコン膜である場合には、工程ＳＴ３で用いられる処理ガスは、ハイドロフルオロカーボンガス及び酸素含有ガスを含み得る。ハイドロフルオロカーボンガスは、例えばＣＨ３Ｆガスである。酸素含有ガスは、例えば酸素ガス、一酸化炭素ガス、又は二酸化炭素ガスを含む。工程ＳＴ３用いられる処理ガスは、希ガス（例えばＡｒガス）を更に含んでいてもよい。基板Ｗの第４例が処理される場合には、処理ガス中のハイドロフルオロカーボンガスから形成された化学種によって、膜ＥＦがエッチングされる。また、プラズマＰＬ３からの酸素化学種と単分子層ＭＬ中の前駆体との反応により保護領域ＰＲが形成される。単分子層ＭＬ中の前駆体がシリコン含有物である場合には、保護領域ＰＲは酸化シリコンから形成される。単分子層ＭＬ中の前駆体が金属含有物である場合には、保護領域ＰＲは金属酸化物（例えば酸化タングステン又は酸化チタン）から形成される。なお、プラズマＰＬ３からの酸素化学種は、工程ＳＴ３で基板Ｗ上に形成される炭素含有堆積物の量を減少させる。
工程ＳＴ３において、制御部８０は、内部空間１０ｓの中の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴ３において、制御部８０は、処理ガスを内部空間１０ｓに供給するよう、ガス供給部ＧＳを制御する。工程ＳＴ３において、制御部８０は、処理ガスからプラズマを生成するためにプラズマ生成部を制御する。一実施形態における工程ＳＴ３では、制御部８０は、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。
方法ＭＴでは、工程ＳＴ３の実行後に、工程ＳＴ４が実行されてもよい。工程ＳＴ４では、内部空間１０ｓのパージが実行される。工程ＳＴ４は、工程ＳＴ２と同様の工程である。
続く工程ＳＴ５では、停止条件が満たされているか否かが判定される。停止条件は、工程ＳＴ１と工程ＳＴ３の交互の繰り返しの回数が所定回数に達している場合に、満たされるものと判定される。工程ＳＴ５において、停止条件が満たされていないと判定されると、工程ＳＴ１からの処理が再び実行される。工程ＳＴ１及び工程ＳＴ３の交互の繰り返しの結果、開口ＯＰの深さが増大される。例えば図７に示すように、開口ＯＰは、下地領域ＵＲの表面に達するように形成される。工程ＳＴ５において停止条件が満たされていると判定されると、方法ＭＴは終了する。なお、工程ＳＴ１と工程ＳＴ３を含むシーケンスは、１回だけ実行されてもよい。この場合には、工程ＳＴ５の実行は不要である。
方法ＭＴでは、膜ＥＦのエッチング中（即ち、工程ＳＴ３の実行中）に、保護領域ＰＲによって側壁面ＳＳが保護される。したがって、膜ＥＦをエッチングする化学種によって側壁面ＳＳがエッチングされて、開口ＯＰが横方向（即ち、膜ＥＦの膜厚方向に直交する方向）に拡がることが抑制される。なお、工程ＳＴ３の実行中、単分子層ＭＬの全領域のうち膜ＥＦ上で延在する領域及びマスクＭＫの上面の上で延在する領域は、これら領域に向けられたイオンフラックスが大きいので、エッチングされる。
上述したように、方法ＭＴでは、保護領域ＰＲは単分子層ＭＬから形成される。したがって、保護領域ＰＲによる膜ＥＦの開口の閉塞が抑制され得る。また、保護領域ＰＲは面内均一に形成され得る。また、保護領域ＰＲは、高いアスペクト比を有する開口ＯＰを画成する側壁面上にも形成可能である。方法ＭＴでは、膜ＥＦのエッチングのために生成されるプラズマＰＬ３からの化学種又はプラズマＰＬ３からの別の化学種が単分子層を変質させ、その結果、保護領域ＰＲが形成される。したがって、単分子層ＭＬを保護領域ＰＲに変化させるための処理が、膜ＥＦのエッチングと同時に行われる。
一実施形態では、上述したように、工程ＳＴ１と工程ＳＴ３は、内部空間１０ｓの中で、基板Ｗをチャンバ１０から取り出さずに実行されてもよい。即ち、方法ＭＴは、単一のプラズマ処理装置のチャンバ内に連続して維持される減圧された空間内で、基板Ｗをチャンバから取り出さずに実行されてもよい。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
例えば、工程ＳＴ１の実行に用いられる装置と工程ＳＴ３の実行に用いられるプラズマ処理装置は、異なる装置であってもよい。工程ＳＴａの実行に用いられるプラズマ装置も、工程ＳＴ１の実行に用いられる装置と工程ＳＴ３の実行に用いられるプラズマ処理装置と異なっていてもよい。
また、方法ＭＴの実行に用いられるプラズマ処理装置は、任意のタイプのプラズマ処理装置であってもよい。例えば、方法ＭＴの実行に用いられるプラズマ処理装置は、誘導結合型のプラズマ処理装置又はマイクロ波といった表面波をプラズマの生成のために用いるプラズマ処理装置であってもよい。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
ＭＴ…膜をエッチングする方法、ＥＦ…膜、ＯＰ…開口、ＳＳ…側壁面、ＢＳ…底面、ＭＬ…単分子層、ＰＲ…保護領域、ＰＬ３…プラズマ。

Claims (18)

  1. チャンバ内で膜をエッチングする方法であって、該膜は開口を画成する側壁面及び底面を有する有機膜であって、該方法は、
    前記チャンバ内に前駆体を含む前駆体ガスを供給して前記有機膜上に前記前駆体の層を形成する工程と、
    酸素含有ガスから形成されたプラズマからの酸素化学種により前記有機膜をエッチングする工程と、
    を含み、
    前記有機膜をエッチングする前記工程において、前記プラズマからの前記酸素化学種により前記層が酸化されて保護領域が形成される、方法。
  2. 前記前駆体はシリコンを含有する、請求項１に記載の方法。
  3. 前記前駆体は金属を含有する、請求項１に記載の方法。
  4. 前記金属はタングステン又はチタンである、請求項３に記載の方法。
  5. 前記開口を形成する工程を更に含む、請求項１～３の何れか一項に記載の方法。
  6. 層を形成する前記工程と前記有機膜をエッチングする前記工程が交互に繰り返される、請求項１～５の何れか一項に記載の方法。
  7. 層を形成する前記工程と前記有機膜をエッチングする前記工程は、単一のプラズマ処理装置のチャンバ内に連続して維持される減圧された空間内で、前記有機膜を有する基板を該チャンバから取り出さずに実行される、請求項１～６の何れか一項に記載の方法。
  8. 前記プラズマ処理装置は、容量結合型プラズマ処理装置であり、
    前記チャンバと、
    下部電極を含み、前記チャンバ内で前記基板を支持するように構成された支持台と、
    前記前駆体を含む前駆体ガス及び前記酸素含有ガスを前記チャンバ内に供給するように構成されたガス供給部と、
    前記支持台の上方に設けられた上部電極と、
    プラズマを生成するための第１の高周波電力を前記上部電極に供給するように構成された第１の高周波電源と、
    基板にイオンを引き込むための第２の高周波電力を前記下部電極に供給するように構成された第２の高周波電源と、
    を備える、請求項７に記載の方法。
  9. チャンバ内で膜をエッチングする方法であって、前記膜は開口を画成する側壁面及び底面を有しており、該方法は、
    前記チャンバ内に前駆体を含む前駆体ガスを供給して前記膜上に前記前駆体の層を形成する工程と、
    処理ガスから形成されたプラズマからの化学種により前記膜をエッチングする工程と、
    を含み、
    前記膜をエッチングする前記工程において、前記プラズマからの前記化学種又は前記プラズマからの別の化学種により前記層から保護領域が形成される、方法。
  10. 前記膜は、シリコン、炭素、酸素、及び水素を含む低誘電率膜であり、
    前記前駆体は、シリコンを含み、
    前記膜をエッチングする前記化学種は、フッ素化学種及び窒素化学種を含み、
    前記窒素化学種によって前記前駆体が窒化される、
    請求項９に記載の方法。
  11. 前記膜は、シリコン、炭素、酸素、及び水素を含む低誘電率膜であり、
    前記前駆体は、金属を含み、
    前記膜をエッチングする前記化学種は、フッ素化学種及び窒素化学種を含み、
    前記別の化学種は、酸素化学種を含む、
    請求項９に記載の方法。
  12. 前記金属はタングステン又はチタンである、請求項１１に記載の方法。
  13. 前記膜は、多結晶シリコン膜であり、
    前記前駆体は、シリコン又は金属を含み、
    前記膜をエッチングする前記化学種は、ハロゲン化学種を含み、
    前記別の化学種は、酸素化学種を含む、
    請求項９に記載の方法。
  14. 前記金属はタングステン又はチタンである、請求項１３に記載の方法。
  15. 前記膜は、窒化シリコン膜であり、
    前記前駆体は、シリコン又は金属を含み、
    前記膜をエッチングする前記化学種は、前記処理ガス中のハイドロフルオロカーボンから形成される化学種を含み、
    前記別の化学種は、酸素化学種を含む、
    請求項９に記載の方法。
  16. 前記金属はタングステン又はチタンである、請求項１５に記載の方法。
  17. 前記前駆体の層を形成する前記工程において、プラズマは生成されない、請求項１～１６の何れか一項に記載の方法。
  18. チャンバと、
    前記チャンバ内で基板を支持するように構成された支持台と、
    前駆体を含む前駆体ガス及び処理ガスを前記チャンバ内に供給するように構成されたガス供給部と、
    前記処理ガスのプラズマを生成するよう構成されたプラズマ生成部と、
    前記ガス供給部及び前記プラズマ生成部を制御するように構成された制御部と、
    を備え、
    前記制御部は、
    前記支持台上に支持された基板の膜上に前記前駆体の層を形成するために、前記チャンバ内に前記前駆体ガスを供給するよう、前記ガス供給部を制御し、
    前記膜をエッチングし、且つ、前記層を変質させて保護領域を形成するために、前記チャンバ内に前記処理ガスを供給し、且つ、該処理ガスのプラズマを生成するよう、前記ガス供給部及び前記プラズマ生成部を制御する、
    よう構成されている、
    プラズマ処理装置。
JP2018101397A 2018-05-28 2018-05-28 膜をエッチングする方法及びプラズマ処理装置 Active JP7022651B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2018101397A JP7022651B2 (ja) 2018-05-28 2018-05-28 膜をエッチングする方法及びプラズマ処理装置
US16/212,847 US10923360B2 (en) 2018-05-28 2018-12-07 Method of etching film and plasma processing apparatus
TW108117401A TWI811367B (zh) 2018-05-28 2019-05-21 膜之蝕刻方法及電漿處理裝置
TW112125937A TW202343572A (zh) 2018-05-28 2019-05-21 電漿處理裝置
KR1020190060375A KR20190135413A (ko) 2018-05-28 2019-05-23 막을 에칭하는 방법 및 플라즈마 처리장치
CN201910444639.1A CN110544628A (zh) 2018-05-28 2019-05-27 对膜进行蚀刻的方法和等离子体处理装置
US17/152,093 US11664236B2 (en) 2018-05-28 2021-01-19 Method of etching film and plasma processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018101397A JP7022651B2 (ja) 2018-05-28 2018-05-28 膜をエッチングする方法及びプラズマ処理装置

Publications (3)

Publication Number Publication Date
JP2019207911A JP2019207911A (ja) 2019-12-05
JP2019207911A5 JP2019207911A5 (ja) 2021-01-07
JP7022651B2 true JP7022651B2 (ja) 2022-02-18

Family

ID=68614106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018101397A Active JP7022651B2 (ja) 2018-05-28 2018-05-28 膜をエッチングする方法及びプラズマ処理装置

Country Status (5)

Country Link
US (2) US10923360B2 (ja)
JP (1) JP7022651B2 (ja)
KR (1) KR20190135413A (ja)
CN (1) CN110544628A (ja)
TW (2) TW202343572A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665665B2 (en) * 2018-10-22 2020-05-26 Micron Technology, Inc. Passivation material for a pillar adjacent a trench
JP7412257B2 (ja) * 2019-12-20 2024-01-12 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
US11355350B2 (en) * 2019-12-20 2022-06-07 Tokyo Electron Limited Etching method, substrate processing apparatus, and substrate processing system
KR20220119139A (ko) * 2019-12-23 2022-08-26 어플라이드 머티어리얼스, 인코포레이티드 반도체 애플리케이션들에 대해 재료 층을 에칭하기 위한 방법들
US20210233778A1 (en) * 2020-01-29 2021-07-29 Tokyo Electron Limited Etching method, substrate processing apparatus, and substrate processing system
JP2021118347A (ja) * 2020-01-29 2021-08-10 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
JP7250895B2 (ja) * 2021-06-22 2023-04-03 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
TWI828187B (zh) * 2021-06-22 2024-01-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
WO2023127820A1 (ja) * 2021-12-28 2023-07-06 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US20230245895A1 (en) * 2022-02-01 2023-08-03 Applied Materials, Inc. Sidewall passivation for plasma etching
JP7257088B1 (ja) * 2022-03-24 2023-04-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080982A (ja) 2005-09-13 2007-03-29 Hitachi High-Technologies Corp エッチング方法、エッチング装置及び半導体装置の製造方法
JP2012204668A (ja) 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体
JP2017011127A (ja) 2015-06-23 2017-01-12 東京エレクトロン株式会社 エッチング方法
JP2018050055A (ja) 2011-10-27 2018-03-29 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4343677A (en) * 1981-03-23 1982-08-10 Bell Telephone Laboratories, Incorporated Method for patterning films using reactive ion etching thereof
US5085727A (en) * 1990-05-21 1992-02-04 Applied Materials, Inc. Plasma etch apparatus with conductive coating on inner metal surfaces of chamber to provide protection from chemical corrosion
JP3570903B2 (ja) * 1998-09-25 2004-09-29 株式会社ルネサステクノロジ 半導体装置の製造方法
US7294580B2 (en) * 2003-04-09 2007-11-13 Lam Research Corporation Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
JP2007227529A (ja) * 2006-02-22 2007-09-06 Tokyo Electron Ltd 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体
JP4912907B2 (ja) * 2007-02-06 2012-04-11 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP4790649B2 (ja) * 2007-03-16 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5067068B2 (ja) * 2007-08-17 2012-11-07 東京エレクトロン株式会社 半導体装置の製造方法及び記憶媒体
US8591661B2 (en) * 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
JP5298938B2 (ja) * 2009-02-24 2013-09-25 住友電気工業株式会社 半導体素子の製造方法
US8691701B2 (en) * 2009-05-08 2014-04-08 Lam Research Corporation Strip with reduced low-K dielectric damage
JP2011077322A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 結晶性珪素膜の成膜方法およびプラズマｃｖｄ装置
JP5877982B2 (ja) * 2011-09-22 2016-03-08 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
JP2014053502A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体装置の製造方法
US9165783B2 (en) * 2012-11-01 2015-10-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
FR3000602B1 (fr) * 2012-12-28 2016-06-24 Commissariat A L Energie Atomique Et Aux Energies Alternatives Procede de gravure d'un materiau dielectrique poreux
JP6041709B2 (ja) * 2013-03-05 2016-12-14 東京エレクトロン株式会社 金属層をエッチングする方法
JP6185305B2 (ja) 2013-06-28 2017-08-23 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
JP2015084396A (ja) * 2013-09-19 2015-04-30 東京エレクトロン株式会社 エッチング方法
US9378971B1 (en) * 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9543158B2 (en) * 2014-12-04 2017-01-10 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10297459B2 (en) * 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10170324B2 (en) * 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US9384998B2 (en) * 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9887097B2 (en) * 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6320282B2 (ja) * 2014-12-05 2018-05-09 東京エレクトロン株式会社 エッチング方法
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法
JP6578145B2 (ja) * 2015-07-07 2019-09-18 東京エレクトロン株式会社 エッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080982A (ja) 2005-09-13 2007-03-29 Hitachi High-Technologies Corp エッチング方法、エッチング装置及び半導体装置の製造方法
JP2012204668A (ja) 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体
JP2018050055A (ja) 2011-10-27 2018-03-29 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ
JP2017011127A (ja) 2015-06-23 2017-01-12 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
JP2019207911A (ja) 2019-12-05
US20210143019A1 (en) 2021-05-13
US20190362984A1 (en) 2019-11-28
US10923360B2 (en) 2021-02-16
KR20190135413A (ko) 2019-12-06
TW202004911A (zh) 2020-01-16
US11664236B2 (en) 2023-05-30
TW202343572A (zh) 2023-11-01
CN110544628A (zh) 2019-12-06
TWI811367B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
JP7022651B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
KR102364322B1 (ko) 에칭 방법
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
KR102482619B1 (ko) 에칭 방법
JP6521848B2 (ja) エッチング方法
US11462412B2 (en) Etching method
KR102505154B1 (ko) 에칭 방법
JP6550278B2 (ja) エッチング方法
JP6504827B2 (ja) エッチング方法
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
US10755944B2 (en) Etching method and plasma processing apparatus
KR102185192B1 (ko) 플라즈마 에칭 방법
KR20190079565A (ko) 에칭 방법
JP7308110B2 (ja) シリコン酸化膜をエッチングする方法及びプラズマ処理装置
TWI843909B (zh) 電漿處理方法及電漿處理設備
JP7296277B2 (ja) エッチングする方法、デバイス製造方法、及びプラズマ処理装置
TW202123334A (zh) 電漿處理方法及電漿處理設備
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
JP2024001464A (ja) エッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220207

R150 Certificate of patent or registration of utility model

Ref document number: 7022651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150