JPH0432228A - ドライエッチング方法およびこれを用いた半導体装置の製造方法 - Google Patents

ドライエッチング方法およびこれを用いた半導体装置の製造方法

Info

Publication number
JPH0432228A
JPH0432228A JP13699290A JP13699290A JPH0432228A JP H0432228 A JPH0432228 A JP H0432228A JP 13699290 A JP13699290 A JP 13699290A JP 13699290 A JP13699290 A JP 13699290A JP H0432228 A JPH0432228 A JP H0432228A
Authority
JP
Japan
Prior art keywords
gas
etching
substrate
metal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13699290A
Other languages
English (en)
Inventor
Tsunetoshi Arikado
経敏 有門
Haruo Okano
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13699290A priority Critical patent/JPH0432228A/ja
Publication of JPH0432228A publication Critical patent/JPH0432228A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は、集積回路を製造するために用いるドライエツ
チング方法およびこれを用いた半導体装置の製造方法に
係わる。
(従来の技術) 半導体集積回路製造では、各種薄膜のエツチング工程が
あるが、その中の一つに酸化シリコン膜のエツチング工
程がある。代表的には、コンタクトホールのエツチング
であり、例えば、CVD法等で堆積された酸化シリコン
膜上にレジストパターンを形成し、このパターンをマス
クとして酸化シリコン膜のエツチングを行う。その際、
酸化膜の下地材料は、ソース、ドレーン等の拡散層が形
成されたシリコン基板や多結晶Si膜等であり、これら
の材料に対して高い選択比(エツチング速度比)を取る
ことが必要である。
酸化シリコン膜のエツチングには、CF4/H、CHF
  、CHF  10  、CHF3/SF6等の種々
のガスの組み合せが使用されるが、前記Stに対して高
い選択比を得る機構は、はぼ同様であり、以下にCF4
/H2の混合ガスを例にあげて説明する。
CF4は、プラズマ中で解離してCFxイオン、CF 
 ラジカル、Fラジカルを生じる。このうち、Fラジカ
ルのように電気的に中性の活性種は、S I O2のよ
うに化学結合中に電子の偏りがあり、Slがプラス、O
がマイナスに帯電したようなS iO2の如き化合物よ
りも、Siのように完全な共有結合であり、電子に偏り
の無い物質に対する反応性が高い。そのため、Fラジカ
ルによるSiのエツチング速度は、S l 02のそれ
よりも速い。従って、StよりもS l 02を速くエ
ツチングするためには、プラズマ中のFラジカルをなく
す必要がある。そのために、水素を添加することが行わ
れる。添加された水素は、プラズマ中で解離し、Hラジ
カルを発生する。Hラジカルは、プラズマ中で、Fと反
応してプラズマ中のFを減少させるとともに、CF  
ラジカルと反応して、重合し易い性質を有する不飽和度
の高いフロロカーボンCF   を生成する。すなわち
、以下のような反応系となる。
F+H−HF CF+H−CF    +HF X                 x−1系内にF
ラジカルが無くなると、残るエツチング種は、CFxイ
オンとCFyラジカルである。このようなフロロカーボ
ンは、S l 02上では、S t F 4c!: C
O*たはco2を形成し、ガス化するが、Si上では、
酸素が無いためにフロロカーボン中の炭素が酸化されず
に残留する。そのため、Si表面は常に炭素系膜で覆わ
れ、エツチングが抑制される。これが、選択比が得られ
る機構である。
又・CHF3ガスの場合、分子中に既に水素を含有して
いるために、CF4とH2混合ガスと同様の機構でエツ
チングが起こる。ただし、CF4とH2混合ガスの場合
、H2添加量によって系内のFラジカルの量を制御でき
るのに対し、CHF3では、制御することができず、そ
れ単独では、ややフロロカーボンの堆積が多すぎる。そ
のため、酸素を添加してHをトラップし、Fラジカルを
獲得するために作用するHラジカルの量を減少させる、
あるいはSF6を添加してFラジカルを生成させるなど
の方法が取られる。
さて、このようなSiに対するS io 2 ノーr−
ッチングにおいては、前述17たように、エツチングの
終了したSi基板等の表面には、フロロカーボンが存在
すると共に、その下には、炭素が打ち込まれた損傷層が
存在する(例えば、G、S、0ehrleinet a
l、J、Electroehem、Soe、132,1
441(1988)) oこの層は、そのまま残してお
くと、コンタクト不良やリーク等を起こすために、現在
は、除去されている。しか(7、素子の微細化と共に、
拡散層が薄くなるために、損傷層の除去も次第に出来な
くなっており、基板に炭素などが打ち込まれないSiに
対するS 102の選択的エツチングが求められている
(発明が解決しようとする課題) 本発明は、上記問題点を解決するためになされたもので
あり、その目的は損傷層に打ち込まれる不純物と12で
問題となる炭素等の物質を含まないガスを用いたStに
対するS 102の選択的エツチング方法と、これを用
いた半導体装置の製造方法を提供するものである。
[発明の構成] (課題を解決するための手段) 本発明は前記目的を達成するために第1の部材に対して
第2の部材を選択的にエツチングする方法であって、主
エツチングガスとして金属のハロゲン化合物ガスまたは
金属のオキシハロゲン化合物ガスを用いることを特徴と
するドライエツチング方法(第1の発明)および基材上
に酸化膜を形成する工程と、主エツチングガスとして金
属のハロゲン化合物ガスまたはオキシハロゲン化合物ガ
スを用いて前記酸化膜を基板に対して選択的にエツチン
グし、前記基板表面を露出する工程と、前記露出した基
板上に金属膜を形成する工程とを含む半導体装置の製造
方法(第2の発明)を提供する。
(作  用) 選択エツチングとして、例えばSiに対するS 102
の選択エツチング等では基本的には、Si上には堆積す
るが、S 102上には堆積しない、即ちS l 02
中の酸素によってガス化されるようなものであればよい
。この考え方に基づいて発明者が鋭意検討した結果、タ
ングステンやモリブデンなどの金属のオキシハロゲン化
物は、高い蒸気圧を有しており、条件をうまく設定する
と、S1上では、タングステンやモリブデンが堆積する
が、S I O2上では、堆積が起こらずエツチングが
進むことを見いだした。即ち、本発明は、タングステン
やモリブデン等の金属の弗化物または塩化物等のハロゲ
ン化合物やオキシハロゲン化合物ガスを用いて酸化膜等
の選択的なエツチングを行うことを特徴とする。
さらに、前述(7たようにタングステンやモリブデンの
弗化物、塩化物単独の場合でもエツチングすることが出
来るが、エツチングできる条件が狭く、条件によっては
堆積も起こってしまう。そのため、SF  やNF3等
解離してF原子を発生するガス、あるいは012等のハ
ロゲンガスを添加することにより、エツチングできる条
件範囲を広げ、プロセスマージンを広くすることも可能
である。
(実施例) 本願節1の発明の一実施例について第1図。
第2図を用いて詳細に説明する。
まず、第1図は本発明の実施例に用いられる平行平板型
ドライエツチング装置の概略図である。
反応容器1内には、高周波電力が印加され、試料2が載
置される陰極3と、この陰極と対向して設けられた陽極
4が備えられている。また、前記反応容器1内には前記
試料をエツチングするためのガスを供給するためのガス
導入口5と前記ガスを排気する排気口6が設げられてい
る。
このようなドライエツチング装置を用いて選択エツチン
グを行う本発明の詳細な説明する。ここでは、試料とし
てシリコン(Si)基板上にS I O2膜が形成され
たものを用い、エツチングガスとしてWF  ガスを1
0−2Torrの圧力下で30 scemo流量で流し
、陰極にはIW/(至)2の高周波電力を印加した。そ
の結果、前記S 102膜はSi基板に対して選択的に
エツチングされた。
しかも、この条件とは、Si基板は上にはタングステン
膜が堆積し、はとんどエツチングされず、S l 02
膜は約11OA/sinのエツチング速度で極めて高選
択比のエツチングが達成された。
次に、Six饗とS io 2膜のエツチング速度の圧
力依存性を調べたところ第2図に示すような特性図が得
られた。圧力以外の条件は前記実施例と同様とした。
この図からもわかるように、si基板上には全圧力範囲
にわたり、タングステン膜が堆積しているためエツチン
グ速度はほぼ0であり、一方、SiO2膜は、5 X 
10−2Torr以下の低圧力で高エツチング速度が得
られ、それ以上ではエツチングが起りにくかった。特に
10 ”−’Torr以上ではほとんどエツチングがで
きながった。
この現象をさらに詳細に調べるため、このエツチングで
生成されたエツチング生成物を質量分析により調べると
WF6の他にW o F 4が生成していることが確認
された。
従って、選択エツチングの機構は、WF6の分解により
Wが生じるが、5io2上では、SiO2の分解から生
じた酸素によってこれが酸化され、WOF4が生成し、
気相へ脱離し、一方、Si上では酸化が生じないためW
が間積するためと考えられる。
圧力が低い場合にエツチングが起こるのは、般に平行平
板型エツチング装置の場合、圧力が低いほど陰極降下電
圧が大きく、ウェハーを衝撃するイオンエネルギーが高
いため、S i O2の結合の分解が有効に進むため考
えられる。
この際、0.05Torr以下という圧力範囲は、絶対
的なものではなく、印加する高周波電力、チャンバーの
構成、ガスの流量などによって異なる。
次に、前記実施例の変形例について、説明する。
すなわち、この変形例は、前記実施例において、ガスと
してN F sの如く、フッ素を含むガスを添加するよ
うにしたものである。
第3図は(a)はWF6をベースとしてこれにNF3を
添加した場合の、SiとS iO2のエツチング速度の
NF3添加量依存性を示す。この際、WF6の流量は、
30 secm圧力は0.1Torr %高周波電力は
、IW/cIn2とした。WF  単独では、前述した
ように圧力によって’S iO2上にもWの堆積が起こ
るのに対し、NF3を添加すると、エツチングが起こる
ようになる。これは、NFSの分解から生じたFラジカ
ルがWをエツチングするためである。このようにNF3
の添加により、高圧力でもSiO2のSiに対する選択
エツチングが可能である。
また表面では、Wの堆積とFラジカルによるエツチング
とが競争して起こるが、Fラジカルの量が多い場合には
、エツチングが堆積に優る。その場合でも、SiO2か
ら発生する酸素によるWの酸化は有効であり、選択エツ
チングを行うことが出来る。微量であれば、酸素を添加
しても、S iO2の選択エツチングを促進することが
出来る。これは、酸素がSiO2上に吸着し、WOF4
の生成を促進するためと考えられる。
また、プラズマ等の条件によっては、WF6から発生す
るF原子が過剰であることも有り得、このような場合に
は、Si上にもWの堆積が起きず、SLがエツチングさ
れる。従って、この場合には、H2を添加し、プラズマ
中で発生するHラジカルによるHFラジカルのトラップ
効果を利用し、Si上にWの堆積を起こすようにしても
よい。
また、NF  の他、F  、  S F  、S t
 F 4 。
BF  、PF  、PF5等の弗素系ガスやcp 2
゜SiC1)  、BCN  、PCl)  、PCΩ
5等の塩素系ガスを添加してもよい。
第3図(b)は、WF6プラズマに晒されたSi表面を
SIMSで分析した結果である。
CF  やCHF3等を炭素(e)を含むガスを用いた
場合には、必ず炭素がSi内部に打ち込まれ、ダメージ
となっていたのに対し、前記実施例の場合、表面にWと
Fが検出される他には、不純物は、検出されなかった。
さらに、H2プラズマ処理を追加すると、Si表面に付
着したWからF原子が引き抜かれ、純粋なWに近づくこ
とが明らかとなった。
次に本願の第2の発明の第1及び第2の実施例について
図面を用いて説明する。
これは、前記第1の発明を実際の半導体装置の製造方法
に適用したものである。
まず、本願の第2の発明の第1の実施例について第4図
の工程断面図を用いて説明する。試料として、第4図(
a)に示すように81基板40上にゲート絶縁膜41及
びゲー ト電極42が形成され、このゲー=−ト電極4
2に自己整合的に形成された拡散層43.44からなる
MO8型トランジスタが形成されたものを用意する。こ
こで、45はフィルド絶縁膜であり、このフィールド絶
縁膜45、前記ゲート電極42、ゲート絶縁膜41上に
は酸化シリコン膜からなるパッシベーションJli46
が形成され、さらにその十には前記拡散s43゜44や
ゲート電極42に接続するI−]ンタクトホールをパタ
ーニングするためのレジストマスクパターン47が形成
されたものとなっている。
このような試料を第1図に示したような通常の平行平板
型ドライエツチング装置内に収納I7、前記実施例と同
様の条件(圧力は、]0゛〜2Torr)でパッシベー
ション膜46のエツチングを行ったところ第4図(b)
に示すように良好にコンタクトホール48を形成するこ
とができた。その後、前記コンタクトホール48内にA
11合金をスパッタリング法で堆積した後、バターニン
グしてAJ配線パターン49を形成した(第4図(C)
)。
このように17で形成したMO8型トランジスタのコン
タクトホールの抵抗を、WF8でなくCF  とH2の
混合ガスを用いてコンタクトホールを形成した場合と比
較j〜たところ、前者は後者よりも1桁以上低いことが
わかった。これは、エツチングガス系の相違によりRI
E時の基板への損傷や炭素による汚染が前者の方が低減
しているため及び、Si基板40表面が露出すると、そ
こにW膜が堆積することによると考えられる。
この実施例ではコンタクトポール48形成後、配線とし
てA1合金を形成したが、これに代えてW等の高融点金
属を選択CVD法により形成してもよい。こうすれば、
コンタクトホール形成時にSi基板40上にWが堆積し
ているのでそのままWの選択CVDを形成することが可
能となる。
次に本願の第2の発明の第2の実施例について第5図の
工程断面図を用いて説明する。
第5図(a)は、2層配線を形成するための、第1層A
I配線まで、形成された試料の断面図である。Si基板
50上に、酸化シリコン膜51が形成され、その上に第
1層AIIの配線52が形成されている。その上に、層
間絶縁膜(酸化シリコン膜)53が堆積されており、さ
らに、レジストによるヴイアホールパターン54が形成
されている。
この試料の絶縁膜53を、M o F eガスを用いて
エツチングし、ヴイアホール55を形成した(第5図(
b))。条件は、前記実施例のWF6の場合とほぼ同様
であるか、圧力は0.03Torrとした。また、比較
のために、CF  とH2混合ガスを用いてエツチング
を行った試料も作製した。エツチングを行った後、酸素
プラズマアッシングでレジストを除去し、ついで水素プ
ラズマにより表面を処理し、その後、CVD装置に基板
をいれ、温度300℃でWFBガスを3 secm流し
てWのCVDを行った。その後、試料を割って断面を観
察したところ、CF4とH2混合ガスでエツチングした
場合には、A、9配線52上にWはほとんど成長してい
なかったのに対し、この実施例の場合には、W膜56の
成長が確認された(第5図(C))。
また、この系でエツチング装置内壁に81基板を張り付
けておき、どの程度W膜が堆積するか調べた。その結果
、ウェハーを10ツトエツチングすると、厚さ1ミクロ
ン程度堆積することが明らかとなった。5ミクロン堆積
すると剥れてゴミになるため、50ツトエツチングする
度に剥す必要がある。そこで、NFSガスを3 Q 5
ces+の流量で導入し、圧力をり、3Torrにして
高周波電力3W/(1)2を印加してエツチングしたと
ころ、0.4 ミクロン毎分で除去できることが明らか
となった。厚さ5ミクロンとしても、除去に要する時間
はコ2分程度である。従来のように、CF  とH2や
CHF3のようなガスを用いた場合には、50ロツトエ
ツチングすると、エツチング装置内壁にフロロカーボン
膜が付着し、チャンバーの洗浄にはぽ1日を要していた
ので、本発明の実施例により、装置の稼動率は、大幅に
向上した。
以上、種々の実施例を説明してきたが本発明で用いるエ
ツチングガスはW F  、 M o F eの他の高
融点金属のハロゲン化合物ガスやオキシハロゲン化合物
ガスでもよく、シリコン酸化膜は、Siの地条結晶Si
やAjl、A11合金に対して選択的にエツチングする
ことができる。
[発明の効果コ 以上、述べたように本発明によれば基板に損傷を与える
ことなくSiO2膜等を選択的にエツチングする方法及
びそれを用いた半導体装置の製造方法を提供することが
できる。
【図面の簡単な説明】
第1図は本発明に使用されるドライエツチング装置の概
略図、第2図、第3図は本発明の詳細な説明するための
特性図、第4図、第5図は本願第2の発明の詳細な説明
するための工程断面図である。 1・・・反応容器、2・・・試料、3,4・・・電極、
40・・・Si基板、41・・・ゲート絶縁膜、42・
・・ゲート電極、46・・・パッシベーション膜、48
・・・コンタクトホール、49・・・配線パターン、5
0・・・Si基板、51・・・酸化膜、52・・・Al
l膜、53・・・絶縁膜、55・・・ヴイアホール、5
6・・・W膜。

Claims (10)

    【特許請求の範囲】
  1. (1)第1の部材に対して第2の部材を選択的にエッチ
    ングする方法であって、主エッチングガスとして金属の
    ハロゲン化合物ガスまたは金属のオキシハロゲン化合物
    ガスを用いることを特徴とするドライエッチング方法。
  2. (2)前記第1の部材は、Si、多結晶Si、Al、A
    l合金のいずれかであり、第2の部材は酸化シリコンで
    ある請求項1記載のドライエッチング方法。
  3. (3)前記主エッチングガスの金属のハロゲン化合物ガ
    スまたは金属のオキシハロゲン化合物ガスに塩素または
    フッ素を含有するガスを混合した混合ガスを用いる請求
    項1記載のドライエッチング方法。
  4. (4)前記塩素またはフッ素を含有するガスとしてCl
    _2、SiCl_4、BCl_3、PCl_3、PCl
    _5、F_2、NF_3、SF_6、SiF_4、BF
    _3、PF_3、PF_5のうちのいずれか1つまたは
    それらの混合物であることを特徴とする請求項3記載の
    ドライエッチング方法。
  5. (5)前記金属のハロゲン化合物ガスまたは金属のオキ
    シハロゲン化合物ガスとしてW、Mo等の高融点金属の
    ハロゲン化合物ガスまたはオキシハロゲン化合物ガスを
    用いる請求項1記載のドライエッチング方法。
  6. (6)前記主エッチングガスとして金属のハロゲン化合
    物ガスまたは金属のオキシハロゲン化合物ガスに酸素又
    は水素を混合した混合ガスを用いることを特徴とする請
    求項1記載のドライエッチング方法。
  7. (7)基材上に酸化膜を形成する工程と、主エッチング
    ガスとして金属のハロゲン化合物ガスまたはオキシハロ
    ゲン化合物ガスを用いて前記酸化膜を基板に対して選択
    的にエッチングし、前記基板表面を露出する工程と、前
    記露出した基板上に金属膜を形成する工程とを含む半導
    体装置の製造方法。
  8. (8)前記選択的エッチングは酸化膜上に感光性樹脂層
    のパターンを形成して行い、前記エッチングの工程の後
    、感光性樹脂層を除去する工程と、水素プラズマに晒す
    工程を含む請求項7記載の半導体装置の製造方法。
  9. (9)前記基材はSi、多結晶Si、Al、Al合金の
    いずれかであり、前記主エッチングガスに含まれる金属
    はW、Moのいずれかであることを特徴とする請求項7
    記載の半導体装置の製造方法。
  10. (10)前記金属膜はW、Mo膜である請求項7記載の
    半導体装置の製造方法。
JP13699290A 1990-05-29 1990-05-29 ドライエッチング方法およびこれを用いた半導体装置の製造方法 Pending JPH0432228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13699290A JPH0432228A (ja) 1990-05-29 1990-05-29 ドライエッチング方法およびこれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13699290A JPH0432228A (ja) 1990-05-29 1990-05-29 ドライエッチング方法およびこれを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0432228A true JPH0432228A (ja) 1992-02-04

Family

ID=15188255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13699290A Pending JPH0432228A (ja) 1990-05-29 1990-05-29 ドライエッチング方法およびこれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0432228A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010214480A (ja) * 2009-03-13 2010-09-30 Nippon Telegr & Teleph Corp <Ntt> 微細構造体の製造方法
JP2019050342A (ja) * 2017-09-12 2019-03-28 東京エレクトロン株式会社 被加工物を処理する方法
JP2021522685A (ja) * 2018-05-01 2021-08-30 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 選択的エッチングプロセスの選択性を高める方法
US11456180B2 (en) 2019-11-08 2022-09-27 Tokyo Electron Limited Etching method
JP2023143686A (ja) * 2022-03-24 2023-10-06 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010214480A (ja) * 2009-03-13 2010-09-30 Nippon Telegr & Teleph Corp <Ntt> 微細構造体の製造方法
JP2019050342A (ja) * 2017-09-12 2019-03-28 東京エレクトロン株式会社 被加工物を処理する方法
JP2021522685A (ja) * 2018-05-01 2021-08-30 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 選択的エッチングプロセスの選択性を高める方法
US11456180B2 (en) 2019-11-08 2022-09-27 Tokyo Electron Limited Etching method
JP2023143686A (ja) * 2022-03-24 2023-10-06 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム

Similar Documents

Publication Publication Date Title
US4919748A (en) Method for tapered etching
EP0122776B1 (en) Dry etching aluminum or aluminum alloy layer
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
US5405491A (en) Plasma etching process
JPH0383335A (ja) エッチング方法
JPH056880A (ja) 表面処理方法
JPH04233734A (ja) 弗素化窒化珪素を付着する方法
JPH06338479A (ja) エッチング方法
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
US20030148622A1 (en) High selectivity and residue free process for metal on thin dielectric gate etch application
US6877517B2 (en) Plasma etch method for forming plasma etched silicon layer
JPH0590225A (ja) 半導体装置の製造方法
JPS58100684A (ja) ドライ・エツチング方法
JP3963295B2 (ja) ケミカルドライエッチング方法
JPH05109702A (ja) 半導体装置の製造方法
JP2822460B2 (ja) 多層配線形成方法
JPH05129246A (ja) 半導体製造装置のクリーニング方法
JPH02139932A (ja) 半導体装置の製造方法
JPH0290521A (ja) 半導体装置の製造方法
JP2569754B2 (ja) 化合物半導体装置の製造方法
KR100348313B1 (ko) 반도체 소자 제조방법
JPH04157721A (ja) プラズマエッチング方法
JPH06132252A (ja) ドライエッチング方法
JPH0360126A (ja) 半導体装置の製造方法