CN1167967A - 薄膜晶体管-液晶显示器的驱动电路 - Google Patents

薄膜晶体管-液晶显示器的驱动电路 Download PDF

Info

Publication number
CN1167967A
CN1167967A CN97103754A CN97103754A CN1167967A CN 1167967 A CN1167967 A CN 1167967A CN 97103754 A CN97103754 A CN 97103754A CN 97103754 A CN97103754 A CN 97103754A CN 1167967 A CN1167967 A CN 1167967A
Authority
CN
China
Prior art keywords
signal
output
gate
clock
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97103754A
Other languages
English (en)
Other versions
CN1127716C (zh
Inventor
权五敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of CN1167967A publication Critical patent/CN1167967A/zh
Application granted granted Critical
Publication of CN1127716C publication Critical patent/CN1127716C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

一个顺序扫描和重复扫描的TFT-LCD驱动电路包括一个根据扫描方向，被显示图象的范围和第一时钟信号，以产生第二时钟信号和一组扫描模式信号的扫描模式发生器；一个脉动计数器；一个多路转换器；一个解码器；一个屏蔽逻辑；一个或非门阵列；和一个包含一组用于逻辑操作使能信号和扫描模式信号，并将它们作为扫描信号分别驱动TFT-LCD门线路的输出单元的输出单元阵列。

Description

薄膜晶体管-液晶显示器的驱动电路
本发明涉及一种新解码器型用于薄膜晶体管-液晶显示器(以后称为“TFT-LCD”)，支持顺序扫描和重复扫描的驱动电路，更具体的是涉及一种不使用地址信号驱动门线路的、更易于控制的、包含较少量晶体管的、能够进行双向扫描的、支持顺序扫描和重复扫描方法的TFT-LCD驱动电路。
TFT-LCD中的门驱动电路将顺序扫描信号作用于门线路以接通薄膜晶体管(TFT)，从而控制数据驱动电路提供的图象信号不进入TFT-LCD面板中的象素点。
这样的常规门驱动电路通常用一个由一组顺序相连的D触发器构成的移位寄存器或解码器实现。
如图1所示，构成这样一个移位寄存器的主--从D触发器包括传输门TG1-TG4和非门11-14，并根据一对时钟信号CLK，CLKB锁存输入数据以产生输出Q和反相输出QB。相应地，每个主从D触发器需要16个晶体管。
而且，如图2所示，门驱动电路中使用一个解码器的部分包括一个解码分别由10位高、低电平组成的地址信号A0-A9和AB0-AB9的解码器单元10；一个用于逻辑操作解码器单元10的输出信号和扫描模式脉冲信号A，B，C，并将用于VGA信号的顺序扫描模式转换为用于NTSC信号的重复扫描模式，或反之的扫描模式转换单元20；一个用于改变扫描模式转换单元20输出信号电平的电平移相器单元40；和一个根据输出控制信号G，GB用于缓存电平移相器单元40输出信号并将缓存的信号输出到门线路GL1-GL5的缓存器单元50。
解码器单元10包括一组与所示解码器10a和10b结构相同的解码器。例如，解码器10a包括一个用于对反相地址信号A9和地电平进行“与”操作的“与”门110；一个用于对反相地址信号A6-A8进行“与”操作的“与”门111；一个用于对“与”门110和“与”门111的输出信号进行“与非”操作的“与非”门112；一个用于对反相地址信号A3-A5进行“与”操作的“与”门113和一个用于使反相地址信号A1-A2“与”AB0的“与”门114；一个用于对“与”门113和“与”门114的输出信号进行“与非”操作的“与非”门115，和一个用于对“与非”门112，115的输出信号进行“与”操作的“与”门116。
扫描模式转换单元20包括一个用于对解码器10a的输出信号和扫描模式选择信号A进行“与非”操作的“与非”门21；一个用于对“与非”门21的输出信号和反相高电平电压VDD进行“或”操作的“或”门22；一个用于对“与非”门23的输出信号和反相的高频电压VDD进行“与非”操作的“与非”门23；一个用于对解码器10a的输出信号和扫描模式选择信号C进行“与非”操作的“与非”门25；一个用于对解码器10b的输出信号和扫描模式选择信号A进行“与非”操作的与非门26；一个用于对与非门25，26的反相输出信号进行“或”操作的“或”门27；一个用于对解码器10b的输出信号和扫描模式选择信号B进行“与非”操作的“与非”门28；一个用于对“与非”门28的输出信号和反相高电平电压VDD进行“或”操作的“或”门29；一个用于对解码器10b的输出信号和扫描模式选择信号C进行“与非”操作的“与非”门30，一个用于对“与非”门30的输出信号和下一级提供的反相信号进行“或”操作的“或”门31。
电平移相器单元40包括用于分别改变扫描模式转换单元20的“或”门22，24，27，29，31输出信号电平的电平移相器(反相器)41至45。
缓存器单元50包括用于分别反相从电平移相器单元40中的反相器41至45的输出信号的反相器51至55，和根据反相输出控制信号GB和输出控制信号G用于分别缓存来自反相器51至55的反相信号，并将其输出到门线路的缓存器56至60。
以下将结合附图对采用这种常规解码器的门驱动电路的运行进行说明。
因为采用常规解码器的门驱动电路具有来自地址信号A0至A9，AB0至AB9的10位输入信号，所以它最多可以驱动1024条门线路，并需要20个地址线。
而且，解码器单元10中的解码器组具有不同的10位地址输入信号，只有当所有的输入10位地址信号都为“1”时，输出才为“1”。相应地，根据地址信号A0至A9和反相信号AB0至AB9的组合，这组解码器顺序地输出“1”。
接着，扫描模式转换单元20逻辑操作解码器单元10的输出信号和扫描模式选择信号A，B，C，这些逻辑信号通过电平移相器单元40和缓存器单元50作用于门线路GL1和GL5上以驱动门线路GL1到GL5。
为了在TV或计算机中使用上述门驱动电路，其必须既能处理VGA信号又能处理NTSC信号。
在VGA信号的情况下，将采用如图3所示的顺序扫描模式，当为门驱动电路提供一个扫描启始信号VST后，高电平扫描信号根据***时钟信号VCK顺序地作用于门线路GL1和GL2上。
在NTSC信号使用重复扫描的情况下，如图4所示，当为偶数场提供一个扫描启始信号VST到门驱动电路后，扫描信号根据***时钟信号VCK同时作用于门线路GL1和GL2上，然后扫描信号根据***时钟信号VCK同时作用于门线路GL3和GL4上，如此，扫描信号作用到第479和480条门线路上。同时，在奇数帧，扫描信号根据***时钟信号VCK首先作用于门线路GL1上，然后扫描信号根据***时钟信号VCK同时作用于门线路GL2和GL3上，如此，扫描信号作用到第480条门线路上。
然而当采用主从触发器时，每个触发器需要16个晶体管，当采用解码器方案器时，相应于每个解码器每级需要40个晶体管，因此上述常规门驱动电路体积很大而且很复杂。这些晶体管尚不包括那些安装在LCD面板外部的，用于控制每级的控制单元中的晶体管。
进一步，而且常规解码器方案的门驱动电路需要18个控制输入信号用于驱动480条门线路，18条信号线分布在全长数厘米的门驱动电路之中，其缺点不仅在于芯片中布线所占用的面积，而且在于这么长的信号线会导致短路和断路危险性的增加，从而使合格率降低以及产生信号延迟。
常规解码器方案的门驱动电路的缺点还在于必须调整输入解码器的地址信号以便产生双向扫描脉冲和这些地址信号，另外从LCD面板外部的控制单元进行输入需要在LCD面板上安置大量的触片。
本发明的目的在于提供一种适于顺序和重复扫描方案的、由于不使用地址信号驱动门线路因而更容易控制的、具有较少晶体管的、能进行双向扫描的TFT-LCD驱动电路。
为了达到上述目的，根据本发明的TFT-LCD驱动电路具有一个根据扫描方向，被显示图象的类型和第一时钟信号，以产生第二时钟信号和一组扫描模式信号的扫描模式发生器；一个计数第二时钟信号的脉动计数器；一个根据扫描方向从脉动计数器的输出信号中选择计数信号的多路转换器；一个根据扫描方向解码多路转换器的输出信号，并输出解码信号的解码器；一个根据图象类型在扫描模式发生器控制下输出一个屏蔽脉冲信号的屏蔽逻辑；一个对屏蔽脉冲信号和解码器输出的解码信号进行“或非”操作并输出使能信号的“或非”门阵列；和一个包含一组用于逻辑操作使能信号和扫描模式信号，并将它们作为扫描信号分别驱动TFT-LCD门线路的输出单元的输出单元阵列。
以下将结合附图对本发明进行详细地说明，附图只是为了便于说明，因此其并不会限制本发明；
图1是常规门驱动电路中用于构成移位寄存器的D触发器的电路图；
图2是采用常规解码器的门驱动电路的局部电路图；
图3(A)至3(E)是VGA信号下，在图2的电路中***时钟，扫描启始信号和作用于门线路上的扫描信号的波形图；其中
图3(A)和3(B)分别是***时钟和扫描启始信号的波形图；和
图3(C)至3(E)是扫描信号的波形图；
图4(A)至4(F)是NTSC信号下，在图2的电路中***时钟，扫描启始信号和作用于门线路上的扫描信号的波形图；其中
图4(A)和4(B)分别是***时钟和扫描启始信号的波形图；和
图4(C)至4(F)是扫描信号的波形图；
图5是根据本发明的TFT-LCD驱动电路的电路图；
图6是图5的电路中奇数线路驱动单元的详细电路图；
图7(A)至7(I)分别是图6的电路中输入控制器的详细电路图和其中输入/输出信号的波形图；其中
图7(A)是图6的电路中输入控制器的详细电路图；
图7(B)是图5的电路中控制单元提供的扫描启始信号的波形图；
图7(C)是图6的电路中多路转换器提供的最终扫描信号的波形图；
图7(D)是图7(A)的电路中“或”门输出信号的波形图；
图7(E)是图7(A)的电路中T触发器输出信号的波形图；
图7(F)是图5的电路中控制单元提供的***时钟信号的波形图；
图7(G)是图7(A)的电路中“与”门输出的第一时钟信号的波形图；
图7(H)是图5的电路中控制单元提供的复位信号的波形图；和
图7(I)是图7(A)的电路中异或门输出的复位信号的波形图；
图8是图6的电路中扫描模式发生器的详细电路图；
图9(A)至9(E)是图6的电路中扫描模式发生器输入和输出信号的波形图，其中
图9(A)是NTSC信号下，在图6的电路中输入脉动计数器的***，第一和第二时钟信号的波形图；
图9(B)是VGA信号下，在图6的电路中输入脉动计数器的第一和第二时钟信号的波形图；
图9(C)是NTSC信号下，在图6的电路中被输入的第一时钟信号以及输出到输出单元阵列的扫描模式信号的波形图；
图9(D)是VGA信号下，在图6的电路中被输入的第一时钟信号以及输出到输出单元阵列的扫描模式信号的波形图；
图9(E)是图6的电路中被输入的第一时钟信号以及输出到屏蔽逻辑的屏蔽信号的波形图；
图10是图6的电路中脉动计数器的详细电路图；
图11是图10的电路中T触发器的详细电路图；
图12是图6的电路中屏蔽逻辑的详细电路图；
图13(A)和13(B)是图6的电路中“或非”门阵列的详细电路图；其中
图13(A)是从上至下扫描时“或非”门阵列的详细电路图；和
图13(B)是从下至上扫描时“或非”门阵列的详细电路图；
图14(A)至14(H)是NTSC信号下，在图6的电路中***时钟信号，第二时钟信号和解码器的输出信号的波形图；其中
图14(A)是图5的电路中控制单元输出的***时钟信号的波形图；
图14(B)和14(C)是图6的电路中解码器提供的第二时钟信号的波形图；
图14(D)至14(H)是图6的电路中解码器输出的解码信号的波形图；
图15(A)至15(I)是VGA信号下，在图6的电路中***时钟信号，第二时钟信号，屏蔽逻辑的输入/输出信号和解码器的输出信号的波形图；其中
图15(A)是图6的电路中控制单元输出的***时钟信号的波形图；
图15(B)和15(C)是图6的电路中输入脉动计数器的第二时钟信号的波形图；
图15(D)至15(E)是图6的电路中输入屏蔽逻辑的屏蔽信号的波形图；
图15(F)是图6的电路中屏蔽逻辑输出的脉冲屏蔽信号的波形图；和
图15(G)至15(I)是图16的电路中解码器输出的解码信号的波形图；
图16是图6的电路中输出单元阵列的任一输出单元的详细电路图；
图17(A)至17(I)是NTSC的扫描信号由上至下产生的情况下，图16的电路中输出单元的输入和输出信号的波形图，其中
图17(A)是图16的电路中“或非”门阵列提供的任一使能信号的波形图；
图17(B)至17(E)是图6的电路中扫描模式发生器提供的扫描模式信号的波形图；和
图17(F)至17(I)是作用于门线路上的扫描模式信号的波形图；
图18(A)至18(I)是VGA的扫描信号由上至下产生的情况下，图16的电路中输出单元的输入和输出信号的波形图，其中
图18(A)是图6的电路中“或非”门阵列提供的任一使能信号的波形图；
图18(B)至18(E)是图6的电路中扫描模式发生器提供的扫描模式信号的波形图；和
图18(F)至18(I)是作用于门线路上的扫描模式信号的波形图；
图19(A)至19(I)是NTSC的扫描信号由下至上产生的情况下，图16的电路中输出单元的输入和输出信号的波形图，其中
图19(A)是图6的电路中“或非”门阵列提供的任一使能信号的波形图；
图19(B)至19(E)是图6的电路中扫描模式发生器提供的扫描模式信号的波形图；和
图19(F)至19(I)是作用于门线路上的扫描模式信号的波形图。
如图5所示，根据本发明的TFT-LCD驱动电路包括一个在控制单元400的控制下驱动偶数门线路的偶数线路驱动单元100和驱动奇数门线路的奇数线路驱动单元200，每条门线路与一个TFT-LCD像素阵列300相连。
偶数和奇数线路驱动单元100，200结构完全相同，每个单元不是驱动全部480条门线路，而是分别驱动240条门线路。所以在此只说明奇数线路驱动单元100。
如图6所示，奇数线路驱动单元100包括一个根据控制单元400提供的扫描方向控制信号DWN选择作用于第一或第480条门线路GL1或GL480上的信号，并输出最终扫描信号FINAL的多路转换器101；一个根据多路转换器101输出的最终扫描信号FINAL和控制单元400提供的扫描启始信号VST，***时钟信号VCK和***复位信号R以产生复位信号RST和时钟信号CLKB的输入控制器102；一个根据输入控制器102输出的复位信号RST和时钟信号CLK，CLKB，控制单元400提供的扫描方向控制信号DWN，用于选择NTSC和VGA信号的图象模式信号INT以产生屏蔽信号M1，M2，扫描模式信号PH1，PH1B，PH2，PH2B和时钟信号CP，CPB的扫描模式发生器103；一个根据输入控制器102输出的复位信号RST对扫描模式发生器103输出的时钟信号CP，CPB进行计数，并输出计数信号A0-A5，B0-B5的脉动计数器104；一个根据扫描方向控制信号DWN选择并输出脉动计数器104输出的计数信号A0-A5，B0-B5的多路转换器105；一个根据图象模式信号INT接收扫描模式发生器103输出的屏蔽信号M1，M2，并输出脉冲屏蔽信号MSK的屏蔽逻辑106；一个解码多路转换器105的输出信号并输出解码信号D0-D59，D59-D0的解码器107；一个对解码器107输出的信号D0-D59，D59-D0进行“或非”操作并输出使能信号EN0-EN59的“或非”门阵列108；一个对“或非”门阵列108输出的使能信号EN0-EN59和扫描模式发生器103输出的扫描模式信号PH1，PH1B，PH2，PH2B进行逻辑操作，并将扫描信号分别作用于门线路GL1-GL480的输出单元阵列109。
如图7(A)所示，输入控制器102包括一个对扫描启始信号VST和多路转换器101输出的最终扫描信号FINAL进行“或”操作的“或”门102a；一个在其时钟端接收或门102a的输出信号和在其复位端接收***复位信号R的T触发器102b；一个对T触发器102b的Q端输出信号和***时钟信号VCK进行“与”操作，并输出时钟信号CLK的“与”门102c；一个对最终扫描信号FINAL和***复位信号R进行“异或”操作，并输出复位信号RST的“异或”门102d。时钟信号CLKB是时钟信号CLK的反相信号。
如图8所示，扫描模式发生器103包括一个在其时钟端接收时钟信号CLK，CLKB和在其复位端接收输入控制器102输出的RST的T触发器103a；一个在其时钟端接收T触发器103a的Q端输出信号和在其复位端接收复位信号RST，并通过输出端QB输出屏蔽信号M1的T触发器103b；一个在其复位端接收复位信号RST和在其时钟端接收T触发器103a的QB端输出信号，并通过其输出端Q输出屏蔽信号M2的T触发器103c；一个在其复位端接收复位信号RST和在其时钟端接收T触发器103c的QB端输出信号的T触发器103d；一个在复位端接收复位信号RST和在时钟端接收T触发器103c的Q端输出信号的T触发器103e；一个根据图象模式信号INT通过其输入端b1-b4从T触发器103b，103e，103d的输出信号进行选择，并通过其输出端c4，c3输出时钟信号CP，CPB的多路转换器103f；一个通过其输入端a1-a4，b4，b3，b1，b2分别从多路转换器103f的输出端c1-c4接收信号，并根据扫描方向控制信号DWN选择上述输入信号，然后通过其输出端c1-c4输出扫描模式信号PH1，PH1B，PH2，PH2B的多路转换器103g。
如图10所示，脉动计数器104包括一个在其时钟端接收时钟信号CP，CPB和在其复位端接收扫描模式发生器103输出的复位信号RST，并通过输出端QB，Q分别输出计数信号A0，B0的T触发器104a；一个在其时钟端接收T触发器104a输出的计数信号A0和在复位端接收RST，并通过输出端QB，Q分别输出计数信号A1，B1的T触发器104b；一个在其时钟端接收T触发器104b输出的计数信号A1和在其复位端接收复位信号RST，并通过输出端QB，Q分别输出计数信号A2，B2的T触发器104c；一个在时钟端接收T触发器104c输出的计数信号A2和在复位端接收复位信号RST，并通过输出端QB，Q分别输出计数信号A3，B3的T触发器104d；一个在其时钟端接收T触发器104d输出的计数信号A3和在其复位端接收复位信号RST，并通过输出端QB，Q分别输出计数信号A4，B4的T触发器104e；一个在时钟端接收T触发器104e输出的计数信号A4和在复位端接收复位信号RST，并通过输出端QB，Q分别输出计数信号A5，B5的T触发器104f。
如图11所示，T触发器104a包括“与非”门NAN1和NAN2，NAN1和NAN2都有一个输入端接收复位信号RST；传输门TG5-TG8，TG5-TG8都有输入端接时钟信号CP，CPB；和“非门”15，16。其它触发器104b-104f的结构与触发器104a相同。
如图12所示，屏蔽逻辑106包括一个对扫描模式发生器103提供的屏蔽信号M1，M2进行“同”操作的“同”门106a，和一个根据图象模式信号INT要么选择“同”门106a的输出信号要么选择地电平，并输出脉冲屏蔽信号MSK的多路转换器106b。
如图13(A)所示，当从上(顶)到下(底)对门线路进行扫描时，即扫描顺序地从门线路GL1到门线路GL479时，“或非”门阵列108包括一个分别对屏蔽逻辑106提供的脉冲屏蔽信号MSK和解码器107提供的解码信号D0-D59进行“或非”操作，并分别输出使能信号EN0-EN59的“或非”门组。当从下(底)到上(顶)对门线路进行扫描时，即扫描顺序地从门线路GL479到门线路GL1时，如图13(B)所示，“或非”门阵列108接收解码信号D59-D0而不是解码信号D0-D59。
如图16所示，输出单元阵列109包括分别与“或非”门阵列108提供的使能信号EN0-EN59相对应的一组单元，每个单元分别驱动4条门线路。例如本发明奇数线路驱动单元100驱动门线路GL1-GL479中奇数的240条，输出单元阵列109具有60个输出单元。
如图16所示，输出单元组中与任一使能信号ENk(k＝0…59)相对应的输出单元包括一个对“或非”门阵列108输出的使能信号ENk和扫描模式发生器103提供的扫描模式信号PH1B，PH2B进行“与非”操作的“与非”门109a；一个对使能信号ENk和扫描模式发生器103提供的扫描模式信号PH1B，PH2进行“与非”操作的“与非”门109b；一个对使能信号ENk和扫描模式信号PH1，PH2进行“与非”操作的“与非”门109c；一个对使能信号ENk和扫描模式信号PH1，PH2B进行“与非”操作的“与非”门109d；和一个由顺序连接的“非门”构成的，用于缓存“与非”门109a-109d的输出信号，并将缓存的信号做为扫描信号输出到门线路GLn--GLn+3的缓存器109e。其它对应于使能信号ENk的输出单元的结构与上述输出单元相同。
以下将详细说明具有上述结构的本发明的运行和作用。
为了使置于TFT-LCD像素阵列外部的控制单元400进行不需要常规地址信号的双向扫描，本发明采用了扫描方向控制信号DWN。也就是说，当扫描方向控制信号DWN为1时，门线路从GL1到GL480被顺序地驱动，而当扫描方向控制信号DWN为0时，它们以相反的顺序被驱动。
相应地，当扫描方向控制信号DWN为1时，最后驱动的门线路是第480条门线路，因此多路转换器101选择作用于第480条门线路上的扫描信号作为最终扫描信号FINAL输入输入控制器102。当扫描方向控制信号DWN为0时，作用于第1条门线路GL1上的脉冲信号作为最终扫描信号FINAL被输入输入控制器102。
参照图7，输入控制器102的或门102a通过对如图7(B)所示的扫描启始信号VST和多路转换器101提供的如图7(C)所示的最终扫描信号FINAL进行“或”操作，输出如图7(D)所示的信号。T触发器102b锁存“或”门102a的输出信号ND1，并输出如图7(E)所示的信号ND2。然后“与”门102c对T触发器102a输出的信号ND2和***时钟信号VCK进行“与”操作，并将如图7(G)所示的时钟信号CLK输出到扫描模式发生器103。所以***时钟信号VCK与时钟信号CLK相同。
虽然***时钟信号VCK继续由置于TFT-LCD像素阵列外部的控制单元400提供，但是“与”门102c输出的时钟信号CLK只在有效扫描期内产生，即只在扫描启始信号VST与最终扫描信号FINAL之间产生。因此时钟信号CLK在消隐期间不产生。
而且，因为***复位信号R只在***运行开始时刻提供，所以采用“异或”门102d以便为图象信号的每帧向扫描模式发生器103和脉动计数器104提供复位信号RST。
“异或”门102d对最终扫描信号FINAL和***复位信号R进行“异或”操作，然后将所得结果信号RST输出到扫描模式发生器103和脉动计数器104。当复位信号RST是低电平时，扫描模式发生器103和脉动计数器104复位。
参照图8和9，扫描模式发生器103的T触发器103a输出时钟信号CLK，并将其频率减半；T触发器103b将分别由T触发器103a的Q端和QB端输入的信号输出到多路转换器103f的输入端a1，a2，并将其频率减半；T触发器103c将由T触发器103a的QB输出端输入的信号分别从其输出端Q和QB输出到多路转换器103f的输入端a3，a4，并将其频率减半。
如图9(E)所示，高电平的屏蔽信号M1，M2在2个时钟信号CLK周期中被提供给屏蔽逻辑106。
T触发器103d将由T触发器103c的QB输出端输入的信号分别从其输出端Q和QB输出到多路转换器103f的输入端b3，b4，并将其频率减半；T触发器103e将由T触发器103c的Q输出端输入的信号分别从其输出端Q和QB输出到多路转换器103f的输入端b1，b2，并将其频率减半。
在NTSC信号情况下，即当图象模式信号INT为1时，多路转换器103f选择作用于多路转换器103f的输入端a1-a4上的T触发器103b，103c的输出信号，并通过输出端c1-c4将它们输出到多路转换器103g。通过输出端c4-c3的信号做为时钟信号CP，CPB提供给脉动计数器104。
因为时钟信号CP是T触发器103c输出端QB的输出信号，而时钟信号CPB是T触发器103c输出端Q的输出信号，所以如图9(A)所示，在2个时钟信号CLK周期中时钟信号CP，CPB为高电平。
在VGA信号情况下，即当图象模式信号INT为0时，多路转换器103f选择作用于多路转换器103f的输入端b1-b4上的T触发器103e，103d的输出信号，并通过输出端c1-c4将它们输出。通过输出端c4-c3的信号做为时钟信号CP，CPB提供给脉动计数器104。
因为时钟信号CP是T触发器103d输出端QB的反相输出信号，而时钟信号CPB是T触发器103d输出端Q的输出信号，所以如图9(B)所示，在4个时钟信号CLK周期中时钟信号CP，CPB为高电平。
如上所述，在VGA信号情况下，时钟信号通过T触发器103d，103e作用于脉动计数器104上，因此与NTSC信号的情况相比，其频率减半。
当扫描方向控制信号DWN为1时，即门线路GL1-GL479从上到下被扫描，多路转换器103g通过其输入端a4-a1接收多路转换器103f的输出端c1-c4的输出信号，然后选择上述输入信号作为扫描模式信号PH1，PH1B，PH2，PH2B，并通过其输出端c1-c4将它们输出。
在NTSC信号的情况下，如图9(C)所示，其1个周期相当于4个***时钟信号VCK周期的扫描模式信号PH1，PH1B，PH2，PH2B作用于输出单元阵列109，而在VGA信号的情况下，如图9(D)所示，其1个周期相当于8个***时钟信号VCK周期的扫描模式信号PH1，PH1B，PH2，PH2B作用于输出单元阵列109。
如图10所示的脉动计数器104的T触发器104a-104f计数输入控制器102提供的复位信号RST和扫描模式发生器103提供的时钟信号CP，CPB，然后将计数信号A0-A5，B0-B5输出到多路转换器105。当复位信号RST作用于脉动计数器104时，计数信号A0-A5复位为000000，计数信号B0-B5复位为111111。然后当时钟信号作用于T触发器104a时，计数信号A0-A5的值为000001，000010，000011，…，111111，而计数信号B0-B5的值为111110，111101，111100，…，000000。
在NTSC信号的情况下，如图14(B)和14(C)所示，高电平时钟信号CP，CPB在2个***时钟信号VCK周期中作用于T触发器104a，顺序连接的T触发器104a-104f分别成为分频电路，如图8所示。
相对比，在VGA信号的情况下，如图15(B)和15(C)所示，高电平时钟信号CP，CPB在4个***时钟信号VCK周期中作用于T触发器104a。
当扫描方向控制信号DWN为1时，即门线路GL1-GL479从上到下被扫描，多路转换器104选择计数信号A0-A5，并将它们输出到解码器107，而当扫描方向控制信号DWN为0时，即门线路GL1-GL479从下到上被扫描，多路转换器104选择计数信号B0-B5，并将它们输出到解码器107。
作为负型6×60解码器的解码器107解码脉动计数器104输出的计数信号，然后将低电平的解码信号D0-D59输出到“或非”门阵列，如图14(D)-14(H)或15(G)-15(I)所示。当计数信号B0-B5被输入时，解码器107解码被输入的计数信号B0-B5，然后将低电平的解码信号D59-D0输出到“或非”门阵列108，如图14(D)-14(H)或15(G)-15(I)所示。
在NTSC信号的情况下，即图象模式信号INT为1，屏蔽逻辑106将为地信号的低电平脉冲屏蔽信号MSK输出到“或非”门阵列108。相应地“或非”门阵列108成为一个“非”门。
另一方面，在VGA信号的情况下，即图象模式信号INT为0，屏蔽逻辑106在1个***时钟信号VCK周期中将高电平脉冲屏蔽信号MSK输出到“或非”门阵列108，如图15(F)所示。
参照图13，“或非”门阵列108对屏蔽逻辑106提供的脉冲屏蔽信号MSK和解码器107提供的解码信号D0-D59，D59-D0进行“或非”操作，并将使能信号EN0-EN59输出到输出单元阵列109。
参照图16和17，在NTSC信号的情况下，输出单元阵列109中的任一输出单元在4个***时钟信号VCK周期中接收输入高电平使能信号ENk。任一输出单元同时接收1个周期相当于4个***时钟信号VCK周期的扫描模式信号PH1，PH1B，PH2，PH2B4的输入。
在缓存器108e中的和与每一个“与非”门109a-109d顺序相连的非门作为缓存器以便驱动高负荷的门线路GLn-GLn+3，与3个“非门”顺序相连的“与非”门109a-109d则实质上成为一个与门。
如果输入的使能信号ENk是低电平，则不管其它的输入信号，低电平扫描信号将作用于门线路GLn-GLn+3，而如果是高电平，则根输入的扫描模式信号PH1，PH1B，PH2，PH2B4，高或低电平扫描信号将作用于门线路GLn-GLn+3。
所以在1个***时钟信号VCK周期中，输出单元顺序将高电平扫描信号作用于门线路GLn-GLn+3上。
如果奇数和偶数线路驱动单元100和200同时运行，将产生如图4中偶数场的用于NTSC信号的重复扫描方案的扫描信号，如果奇数线路驱动单元100比偶数线路驱动单元200早1个***时钟信号VCK周期运行，将产生如图4中奇数帧的用于NTSC信号的重复扫描方案的扫描信号。
参照图16和18，在VGA信号的情况下，输出单元阵列109中的任一输出单元接收1个周期相当于8个***时钟信号VCK周期的使能信号ENk。如图9所示，任一输出单元同时接收1个周期相当于8个***时钟信号VCK周期的扫描模式信号PH1，PH1B，PH2，PH2B4。
输出单元在与非门109a-109d，缓存器109e用与处理NTSC信号相同的方法处理输入信号，并且顺序地输出高电平扫描信号，只是扫描信号在2个***时钟信号VCK周期的一个时钟周期中产生。
如果奇数线路驱动单元100比偶数线路驱动单元200早1个***时钟信号VCK周期运行，奇数和偶数线路驱动单元(100，200)交替产生扫描信号，将产生如图3所示的用于VGA信号的扫描信号。
参照图16和19，在NTSC信号的情况下，如果扫描方向控制信号DWN为1，扫描信号按照上述过程顺序地作用于门线路GLn-GLn+3。类似地，如果扫描方向控制信号DWN为0，甚至对于VGA信号，扫描信号也将顺序地作用于门线路GLn+3-GLn。任何能为TFT-LCD面板提供图象信号的数据驱动电路都可以用根据本发明的奇数线路驱动单元100实现。
如上所述，在本发明中，没用采用指定门线路的地址信号，而是采用一位图象模式信号用于确定输入图象信号是NTSC信号还是VGA信号。所以可以较常规方案更简单地实现用于控制门驱动电路的控制单元，减少了TFT-LCD像素阵列的输入管脚，从而减小了TFT-LCD像素阵列的尺寸。而且根据一位选择信号，可以产生双向扫描信号，即从上到下，或相反。

Claims (14)

1.一个用于顺序扫描和重复扫描的薄膜晶体管-液晶显示器(TFT-LCD)的驱动电路，包括：
用于接收一个扫描方向控制信号，一个显示图象模式信号和一个第一时钟信号，并根据它们产生一对互补的第二时钟信号，第一和第二屏蔽信号，和一组扫描模式信号的扫描模式发生器装置；
用于计数扫描模式发生器装置产生的第二时钟信号，并输出一组计数信号的脉动计数器装置；
用于根据扫描方向控制信号确定的扫描方向从脉动计数器装置输出的多个计数信号中进行选择的多路转换器装置；
用于解码被多路转换器装置选择的计数信号，并输出与扫描方向相符的一组解码信号的解码器装置；
用于根据扫描模式发生器装置输出的屏蔽信号和显示图象模式信号输出脉冲屏蔽信号的屏蔽逻辑装置；
具有一组用于对屏蔽逻辑装置输出的脉冲屏蔽信号分别和解码器装置输出的一组解码信号之一进行“或非”操作的“或非”门的“或非”门阵列装置；
具有一组用于对“或非”门阵列装置输出的一组使能信号和扫描模式发生器装置输出的一组扫描模式信号进行逻辑操作，并将结果逻辑信号分别作用于TFT-LCD门线路的输出单元的输出单元阵列装置。
2.根据权利要求1的驱动电路，还包括：
用于根据扫描方向信号选择性输出作为最终扫描信号的输出单元阵列输出的第一或最后一个扫描信号，并且复位扫描模式发生器装置和脉动计数器装置的第二多路转换器装置。
3.权利要求2的驱动电路，其中，在相应于TFT-LCD门线路从上至下扫描的第一种扫描方向信号状态中，第二多路转换器装置输出最后一个扫描信号作为最终扫描信号，在相应于TFT-LCD门线路从下至上扫描的第二种扫描方向信号状态中，第二多路转换器装置输出第一个扫描信号作为最终扫描信号。
4.根据权利要求1的驱动电路，还包括：
用于接收一个扫描启始信号，一个***时钟信号，一个***复位信号，一个作用于最后扫描的TFT-LCD门线路上的最终扫描信号，并相应产生第一时钟信号和使扫描模式发生器装置和脉动计数器装置复位的复位信号的输入控制器装置。
5.权利要求4的驱动电路，其中输入控制器装置包括：
一个对扫描启始信号和最终扫描信号进行“或”操作的“或”门；
一个在其时钟端接收“或”门输出信号和在其复位端接收***复位信号的T触发器；
一个对***时钟信号和T触发器的非反相端输出信号进行“与”操作，以产生第一时钟信号的“与”门；和
一个对最终扫描信号和***复位信号进行“异或”操作，以产生复位信号的“异或”门。
6.权利要求1的驱动电路，其中扫描模式信号发生器装置包括：
一个在其时钟端接收第一时钟信号和在其复位端接收复位信号的第一T触发器；
一个在其时钟端接收第一T触发器非反相端输出信号和在其复位端接收复位信号，并通过反相输出端输出第一屏蔽信号的第二T触发器；
一个在其时钟端接收第一T触发器反相端输出信号和在其复位端接收复位信号，并通过非反相输出端输出第二屏蔽信号的第三T触发器；
一个在其时钟端接收第三T触发器反相端输出信号和在其复位端接收复位信号第四T触发器；
一个在其时钟端接收第三T触发器非反相端输出信号和在其复位端接收复位信号第五T触发器；
一个根据图象模式信号在第一输入端分别接收第二和第三T触发器非反相和反相端输出信号，在第二输入端分别接收第四和第五T触发器非反相和反相端输出信号，并从中选择输出作用于其第一或第二输入端的信号作为第二时钟信号的第一多路转换器；和
一个根据扫描方向信号在第一输入端按第一种次序分别接收第一多路转换器的输出信号，在第二输入端按与第一种次序相反的次序分别接收第一多路转换器的输出信号，并从中选择输出作用于其第一或第二输入端的信号作为扫描模式信号的第二多路转换器。
7.权利要求6的驱动电路，第一和第二屏蔽信号在两个第一时钟信号周期中具有一个有效高电平。
8.权利要求6的驱动电路，在相应于NTSC图象模式的显示图象模式信号状态时，第一多路转换器选择输出作用于其第一输入端的第三T触发器的输出信号作为第二时钟信号，在相应于VGA图象模式的显示图象模式信号状态时，第一多路转换器选择输出作用于其第二输入端的第四T触发器输出信号作为第二时钟信号。
9.权利要求1的驱动电路，其中屏蔽逻辑装置包括：
一个对扫描模式发生器装置提供的第一和第二屏蔽信号进行“同”操作的“同”门；和
一个根据图象模式信号选择“同”门的输出信号或地电平，并输出脉冲屏蔽信号的多路转换器。
10.权利要求9的驱动电路，其中在相应于NTSC图象模式的显示图象模式信号状态中，多路转换器选择输出“同”门输出信号作为脉冲屏蔽信号，在相应于VGA图象模式的显示图象模式信号状态中，多路转换器选择输出地电平作为脉冲屏蔽信号。
11.权利要求1的驱动电路，其中多路转换器装置根据扫描方向信号从脉动计数器输出的第一和第二组计数信号中选择输出一组计数信号，解码器装置根据多路转换器装置输出的计数信号产生解码信号。
12.权利要求1的驱动电路，其中输出单元阵列装置包括：
一组用于对或非门阵列装置输出的一组使能信号之一分别与扫描模式发生器装置提供的扫描模式信号之一进行“与非”操作的“与非门”；和
一个用于缓存“与非”门输出信号，并将缓存信号输出到TFT-LCD门线路的缓存器。
13.权利要求1的驱动电路，其中在相应于NTSC图象模式的显示图象模式信号状态中，第二时钟信号具有两个第一时钟信号周期宽的高电平，在相应于VGA图象模式的显示图象模式信号状态中，第二时钟信号具有4个第一时钟信号周期宽的高电平。
14.权利要求1的驱动电路，其中在相应于NTSC图象模式的显示图象模式信号状态时，一个扫描模式信号周期相当于4个第一时钟信号周期，在相应于VGA图象模式的显示图象模式状态时，一个扫描模式信号周期相当于8个第一时钟信号周期。
CN97103754A 1996-06-07 1997-04-04 薄膜晶体管－液晶显示器的驱动电路 Expired - Fee Related CN1127716C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019960020218A KR100214484B1 (ko) 1996-06-07 1996-06-07 순차 및 이중스캐닝방식을 위한 티에프티-엘씨디구동회로
KR20218/96 1996-06-07
KR20218/1996 1996-06-07

Publications (2)

Publication Number Publication Date
CN1167967A true CN1167967A (zh) 1997-12-17
CN1127716C CN1127716C (zh) 2003-11-12

Family

ID=19461013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97103754A Expired - Fee Related CN1127716C (zh) 1996-06-07 1997-04-04 薄膜晶体管－液晶显示器的驱动电路

Country Status (5)

Country Link
US (1) US5850216A (zh)
JP (1) JP2958687B2 (zh)
KR (1) KR100214484B1 (zh)
CN (1) CN1127716C (zh)
DE (1) DE19723204C2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322744C (zh) * 2003-06-04 2007-06-20 友达光电股份有限公司 使用低压时钟信号的连续脉冲串发生器
CN100350445C (zh) * 1999-12-27 2007-11-21 株式会社半导体能源研究所 半导体器件及其驱动方法
CN100397470C (zh) * 2000-05-09 2008-06-25 夏普公司 数据信号线驱动电路、图象显示装置和电子设备
CN100464215C (zh) * 2006-06-09 2009-02-25 群康科技(深圳)有限公司 液晶显示器
CN1879422B (zh) * 2003-11-11 2012-01-11 传输王视讯控股公司 用于二维或三维显示的装置
CN101246672B (zh) * 2007-02-14 2012-03-28 三星电子株式会社 显示设备的驱动装置和包括驱动装置的显示设备
CN103915075A (zh) * 2009-04-14 2014-07-09 Nlt科技股份有限公司 扫描线驱动电路和显示装置
CN104680989A (zh) * 2013-11-26 2015-06-03 三星显示有限公司 显示装置
CN106486069A (zh) * 2015-08-26 2017-03-08 矽创电子股份有限公司 栅极驱动电路与电泳显示器

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905540A (en) * 1994-12-27 1999-05-18 Seiko Epson Corporation Projection-type display apparatus
JP2980042B2 (ja) * 1996-11-27 1999-11-22 日本電気株式会社 走査回路
TW428158B (en) * 1998-02-24 2001-04-01 Nippon Electric Co Method and device for driving liquid crystal display element
FR2776107A1 (fr) * 1998-03-10 1999-09-17 Thomson Lcd Procede d'affichage de donnees sur un afficheur matriciel
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
TW456148B (en) * 1998-06-16 2001-09-21 United Video Properties Inc Interactive television program guide with simultaneous watch and record capabilities
TW530287B (en) * 1998-09-03 2003-05-01 Samsung Electronics Co Ltd Display device, and apparatus and method for driving display device
KR100291770B1 (ko) * 1999-06-04 2001-05-15 권오경 액정표시장치
KR100608884B1 (ko) * 1999-09-22 2006-08-03 엘지.필립스 엘시디 주식회사 액정표시패널의 구동방법
TW495729B (en) * 1999-12-01 2002-07-21 Chi Mei Electronics Corp Liquid crystal display module and scanning circuit board thereof
TW511046B (en) * 2000-04-19 2002-11-21 Koninkl Philips Electronics Nv Matrix display device and method of displaying successive frames
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
JP3643808B2 (ja) * 2001-11-14 2005-04-27 三洋電機株式会社 半導体装置
AU2003242392A1 (en) * 2002-06-20 2004-01-06 Sharp Kabushiki Kaisha Display
KR100840682B1 (ko) * 2002-09-06 2008-06-24 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치
JP2004198927A (ja) * 2002-12-20 2004-07-15 Seiko Epson Corp 液晶駆動用ドライバ
KR100891122B1 (ko) * 2002-12-23 2009-04-06 엘지디스플레이 주식회사 전압유기 방지회로를 구비한 타이밍컨트롤러 리셋회로
US20040207608A1 (en) * 2003-04-16 2004-10-21 Lim Ricardo Te Picture frame layer for displays without using any additional display memory
KR100951901B1 (ko) * 2003-08-14 2010-04-09 삼성전자주식회사 신호 변환 장치 및 이를 갖는 표시 장치
TWI282540B (en) * 2003-08-28 2007-06-11 Chunghwa Picture Tubes Ltd Controlled circuit for a LCD gate driver
US20060056267A1 (en) * 2004-09-13 2006-03-16 Samsung Electronics Co., Ltd. Driving unit and display apparatus having the same
JP4714004B2 (ja) * 2004-11-26 2011-06-29 三星モバイルディスプレイ株式會社 順次走査及び飛び越し走査兼用の駆動回路
KR101243804B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
CN101494019B (zh) * 2008-01-25 2011-06-15 联咏科技股份有限公司 用于一平面显示器的一栅极驱动器的驱动装置
KR101301394B1 (ko) 2008-04-30 2013-08-28 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
US9129576B2 (en) * 2008-05-06 2015-09-08 Himax Technologies Limited Gate driving waveform control
CN102063876B (zh) * 2009-11-17 2013-02-20 华映视讯（吴江）有限公司 薄膜晶体管液晶显示器的驱动方法与装置
CN104795038B (zh) * 2015-04-29 2017-12-05 南京中电熊猫液晶显示科技有限公司 一种液晶面板的驱动电路
CN105869590B (zh) 2016-05-30 2018-12-11 武汉华星光电技术有限公司 液晶显示器及其多路输出选择器电路
CN109272950B (zh) * 2017-07-18 2020-04-21 京东方科技集团股份有限公司 扫描驱动电路及其驱动方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5576393A (en) * 1978-12-04 1980-06-09 Hitachi Ltd Matrix drive method for guestthostttype phase transfer liquid crystal
JPH0677186B2 (ja) * 1985-11-27 1994-09-28 日本電気株式会社 薄膜デコ−ダ積層型液晶表示装置
US5063378A (en) * 1989-12-22 1991-11-05 David Sarnoff Research Center, Inc. Scanned liquid crystal display with select scanner redundancy
KR940022149A (ko) * 1993-03-24 1994-10-20 세야 히로미찌 액정 디스플레이 장치
DE19540146B4 (de) * 1994-10-27 2012-06-21 Nec Corp. Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100350445C (zh) * 1999-12-27 2007-11-21 株式会社半导体能源研究所 半导体器件及其驱动方法
CN100397470C (zh) * 2000-05-09 2008-06-25 夏普公司 数据信号线驱动电路、图象显示装置和电子设备
CN101241687B (zh) * 2000-05-09 2010-06-09 夏普公司 图象显示装置
CN1322744C (zh) * 2003-06-04 2007-06-20 友达光电股份有限公司 使用低压时钟信号的连续脉冲串发生器
CN1879422B (zh) * 2003-11-11 2012-01-11 传输王视讯控股公司 用于二维或三维显示的装置
CN100464215C (zh) * 2006-06-09 2009-02-25 群康科技(深圳)有限公司 液晶显示器
CN101246672B (zh) * 2007-02-14 2012-03-28 三星电子株式会社 显示设备的驱动装置和包括驱动装置的显示设备
US8212802B2 (en) 2007-02-14 2012-07-03 Samsung Electronics Co., Ltd. Driving apparatus of display device and display device including the same
CN103915075A (zh) * 2009-04-14 2014-07-09 Nlt科技股份有限公司 扫描线驱动电路和显示装置
CN104680989A (zh) * 2013-11-26 2015-06-03 三星显示有限公司 显示装置
CN106486069A (zh) * 2015-08-26 2017-03-08 矽创电子股份有限公司 栅极驱动电路与电泳显示器
CN106486069B (zh) * 2015-08-26 2019-02-19 矽创电子股份有限公司 栅极驱动电路与电泳显示器

Also Published As

Publication number Publication date
KR100214484B1 (ko) 1999-08-02
DE19723204A1 (de) 1997-12-11
JP2958687B2 (ja) 1999-10-06
CN1127716C (zh) 2003-11-12
DE19723204C2 (de) 2001-07-19
JPH1063232A (ja) 1998-03-06
US5850216A (en) 1998-12-15
KR980004290A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
CN1127716C (zh) 薄膜晶体管－液晶显示器的驱动电路
CN1246816C (zh) 图像显示装置及其驱动方法
CN1740858A (zh) 包含栅极驱动器的液晶显示器面板
CN1609939A (zh) 移位寄存器
CN1159691C (zh) 灰阶信号发生电路及方法和液晶显示器
CN1908742A (zh) 提供数据的方法,液晶显示装置及其驱动方法
CN1697011A (zh) 控制驱动器及显示装置
CN1753072A (zh) 液晶显示器件及其驱动方法
CN1629925A (zh) 液晶显示器的栅极驱动装置和方法
CN1674064A (zh) 显示驱动器及电子设备
CN1652195A (zh) 显示装置
CN101055708A (zh) 驱动方法
CN100347739C (zh) 数据保持型有源矩阵显示装置及其驱动方法和电视接收机
CN1877668A (zh) 用于驱动平板显示器中栅极线的设备和方法
CN1581276A (zh) 液晶显示装置
CN1534565A (zh) 具有两个不同交错象素的保持型图像显示装置及驱动方法
CN1940645A (zh) 数据传输装置和方法和用其驱动图像显示器的装置和方法
CN1503216A (zh) 驱动电路、光电装置及其驱动方法
CN1577472A (zh) 扫描电极驱动电路和显示装置
US10803821B2 (en) Liquid crystal display panel with different polarity inversion positions for multiple columns of pixel units and liquid crystal display device
CN1065059C (zh) 显示装置的驱动电路
CN1282145C (zh) 驱动等离子体显示面板的方法以及等离子体显示设备
CN1235182C (zh) 消除占空比误差的累积的集成电路
CN1558392A (zh) 图像显示面板和图像显示装置
CN1424710A (zh) 液晶装置、电光装置、其驱动电路、驱动方法和电子装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HYNIX SEMICONDUCTOR INC.

Free format text: FORMER NAME OR ADDRESS: LG SEMICON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: North Chungcheong Province

Patentee after: Hairyoksa Semiconductor Co., Ltd.

Address before: North Chungcheong Province

Patentee before: LG Semicon Co., Ltd.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee