CN101494019B - 用于一平面显示器的一栅极驱动器的驱动装置 - Google Patents

Abstract

用于一平面显示器的一栅极驱动器的驱动装置，用来降低该栅极驱动器的生产成本，包含有多个寻址单元以及一输出控制电路。该多个寻址单元的每一寻址单元用来产生多个寻址信号。该输出控制电路用来依序将该多个寻址单元的每一寻址单元所产生的多个寻址信号与其它寻址单元所产生的多个寻址信号进行逻辑运算，以产生多个信道输出信号，进而驱动该平面显示器显示图像数据。

Description

用于一平面显示器的一栅极驱动器的驱动装置

技术领域

本发明涉及一种用于一平面显示器的一栅极驱动器的驱动装置，特别涉及一种可降低该栅极驱动器的生产成本的驱动装置。

背景技术

液晶显示器具有外型轻薄、耗电量少以及无辐射污染等特性，已被广泛地应用在计算机***、移动电话、个人数字助理(PDA)等信息产品上。液晶显示器的工作原理是利用液晶分子在不同排列状态下，对光线具有不同的偏振或折射效果，因此可经由不同排列状态的液晶分子来控制光线的穿透量，进一步产生不同强度的输出光线，及不同灰阶强度的红、绿、蓝光。

请参考图1，图1为现有一薄膜晶体管(Thin Film Transistor，TFT)液晶显示器10的示意图。薄膜晶体管液晶显示器10包含一面板(LCD Panel)100、一时序产生器102、一数据线信号输出电路104及一扫描线信号输出电路106。数据线信号输出电路104包含有多个串接于一序列的源极驱动器(Source Driver)140，而扫描线信号输出电路106亦包含有多个串接于一序列的栅极驱动器(Gate Driver)160。为求简洁，图1中仅绘出三个栅极驱动器160。数据线信号输出电路104根据时序产生器102所产生的控制信号，将一数据信号转换为一电压信号，而扫描线信号输出电路106根据时序产生器102所产生的一时钟信号CLK及一起始信号Dio1，控制电压信号的输出，进而控制每一像素的等效电容的电位差，使面板100呈现出不同的灰阶变化。数据信号是循单一方向依序输入数据线信号输出电路104，如图1中p_n(x，y)、p_n(x+1，y)、p_n(x+2，y)…p_n(x，y+1)、p_n(x+1，y+1)、p_n(x+2，y+1)…p_n+1(x，y)、p_n+1(x+1，y)、p_n+1(x+2，y)…p_n+1(x，y+1)、p_n+1(x+1，y+1)、p_n+1(x+2，y+1)…的顺序所示。此外，薄膜晶体管液晶显示器10所使用的源极驱动器140或门极驱动器160的数量，是根据单一源极驱动器140或单一栅极驱动器160可控制的通道数量及薄膜晶体管液晶显示器10的分辨率而决定。

请参考图2及图3，图2为栅极驱动器160的功能方块图，图3为图2所示的栅极驱动器160的工作时序图。在此假设栅极驱动器160为一包含有K个输出信道的栅极驱动器，因此，栅极驱动器160包含有K个移位寄存器(Shift Register)200、K个电位转换器(Level Shifter)202及K个缓冲器(Output Buffer)204。K个电位转换器202分别耦接于K个移位寄存器200，K个缓冲器204亦分别耦接于K个电位转换器202。起始信号Dio1(或不同方向的一起始信号Dio2)及时钟信号CLK输入至K个移位寄存器200的一移位寄存器200。当一时钟正缘触发(Clock Rising Trigger)时，移位寄存器200会传递一地址信号至下一移位寄存器200，并将地址信号输出至对应的电位转换器202。接下来，地址信号经由电位转换器202转换后再通过缓冲器204成为一信道输出(Channel Output)信号。因此，K个地址信号，Q₁至Q_K，会分别传递至K个电位转换器202，并通过K个缓冲器204而成为K个信道输出信号，X₁至X_K。

上述的栅极驱动器160是使用现有One-hot寻址模式，也就是说，每个输出通道各需要一个移位寄存器200及一个电位转换器202。值得注意的是，电位转换器的电路占了栅极驱动器一半以上的面积成本。随着半导体工艺的进步，每个栅极驱动器可控制的输出通道数量将越来越多，组件体积也趋于小型化，以现有One-hot寻址模式来设计栅极驱动器，将无法有效地降低生产成本。

发明内容

因此，本发明的主要目的即在于提供一种用于一平面显示器的一栅极驱动器的驱动装置，用来降低该栅极驱动器的生产成本。

本发明揭露一种用于一平面显示器的一栅极驱动器的驱动装置，用来降低该栅极驱动器的生产成本，包含有多个寻址单元，每一寻址单元用来产生多个寻址信号；以及一输出控制电路，用来依序将该多个寻址单元的每一寻址单元所产生的多个寻址信号与其它寻址单元所产生的多个寻址信号进行逻辑运算，以产生多个信道输出信号。

本发明另揭露一种用于一平面显示器中的驱动装置，用来降低该平面显示器的生产成本，包含有一面板；一时序产生器；多个源极驱动器，耦接于该时序产生器与该面板之间，用来输出图像数据至该面板；以及多个栅极驱动器，耦接于该时序产生器与该面板之间，用来驱动该面板显示图像数据，该多个闸驱动器的每一栅极驱动器包含有：多个寻址单元，每一寻址单元用来产生多个寻址信号；以及一输出控制电路，用来依序将该多个寻址单元的每一寻址单元所产生的多个寻址信号与其它寻址单元所产生的多个寻址信号进行逻辑运算，以产生多个信道输出信号。

附图说明

图1为现有一薄膜晶体管液晶显示器的示意图。

图2为现有一栅极驱动器的功能方块图。

图3为图2所示的栅极驱动器的工作时序图。

图4为本发明实施例一栅极驱动器的功能方块图。

图5为图4所示的栅极驱动器的一第一寻址单元的功能方块图。

图6为图4所示的栅极驱动器的一第二寻址单元的功能方块图。

图7为图4所示的栅极驱动器的一输出控制单元的功能方块图。

图8为图4所示的栅极驱动器的工作时序图。

图9为本发明实施例一栅极驱动器的功能方块图。

图10为图9所示的栅极驱动器的一第一寻址单元的功能方块图。

图11为图9所示的栅极驱动器应用双脉冲的工作时序图。

图12为图9所示的栅极驱动器应用长脉冲的工作时序图。

图13为本发明实施例一平面显示器的功能方块图。

附图符号说明

10                 薄膜晶体管液晶显示器

130                平面显示器

100、1300          面板

102、1302          时序产生器

104                数据线信号输出电路

106                扫描线信号输出电路

140、1304          源极驱动器

160、40、90、1306  栅极驱动器

200、410           移位寄存器

202、412           电位转换器

204、416           缓冲器

400、900      第一寻址单元

402、902      第二寻址单元

404、904      输出控制电路

406、906      输出控制单元

414           逻辑单元

Dio1、Dio2    起始信号

CLK、CLK1     时钟信号。

具体实施方式

由于使用现有One-hot寻址模式的栅极驱动器中，每个输出通道各需要一个移位寄存器及一个电位转换器，才能产生一个信道输出信号，因此无法有效地降低生产成本。本发明将以二阶段寻址(Two-stage Addressing)设计栅极驱动器的输出信道，如此一来，可大幅节省栅极驱动器的组件面积，进而节省生产成本。

请参考图4，图4为本发明实施例一栅极驱动器40的功能方块图。在图4中，假设栅极驱动器40为一包含有K个输出信道的栅极驱动器。栅极驱动器40包含有一第一寻址单元400、一第二寻址单元402及一输出控制电路404。第一寻址单元400及第二寻址单元402均耦接于输出控制电路404，分别用于第一阶段的寻址及第二阶段的寻址，用来产生对应于K个输出信道的K个寻址信号。第一寻址单元400产生M个寻址信号，且各寻址信号以M₁、M₂...、M_m、...、M_M表示，1≤m≤M。第二寻址单元402产生N个寻址信号，且各寻址信号以N₀、N₁...、N_n、...、N_N-1表示，0≤n≤N-1。此外，输出控制电路404又可分为N个输出控制单元406。N个输出控制单元406用来将第一寻址单元400所产生的寻址信号M₁、M₂...、M_m、...、M_M分别与第二寻址单元402所产生的寻址信号N₀、N₁...、N_n、...、N_N-1进行逻辑运算，从而产生K个信道输出(Channel Output)信号X₁、X₂...、X_M、X_M+1、...、X_K。

简而言之，栅极驱动器40是以M个输出通道为一组，总共将K个输出通道分为N组，K≤M×N。第一阶段的寻址是由第一寻址单元400产生寻址信号M₁至M_N，第二阶段的寻址则是由第二寻址单元402产生寻址信号N₀至N_N-1。在图4中，一起始信号Dio1及时钟信号CLK、CLK1是由栅极驱动器40的一时序控制器所产生。Dio1为第一寻址单元400及第二寻址单元402的起始信号。

CLK为第一寻址单元400的时钟信号，而CLK1为第二寻址单元402的时钟信号且为第一寻址单元400的计数(Counting)数目的分频信号。当时钟正缘触发(Clock Rising Trigger)时，输出控制单元406将第一寻址单元400所产生的寻址信号M₁、M₂...、M_m、...、M_M依序与第二寻址单元402所产生的寻址信号N₀进行逻辑运算，并产生信道输出信号X₁、X₂...、X_M。当下一个时钟正缘触发时，第一寻址单元400回复由寻址信号M₁开始输出，而第二寻址单元402输出的寻址信号则进位至N₁，此时，下一输出控制单元406将对第一寻址单元400所产生的寻址信号M₁、M₂...、M_m、...、M_M与第二寻址单元402所产生的寻址信号N₁进行逻辑运算，并产生信道输出信号X_M+1、X_M+2...、X_2M。如此一来，通过第一寻址单元400及第二寻址单元402，栅极驱动器40可产生信道输出信号X₁、X₂...、X_M、X_M+1、...、X_K。

关于第一寻址单元400、第二寻址单元402及输出控制单元406的详细功能，请分别参考图5、图6及图7。图5为第一寻址单元400的功能方块图，图6为第二寻址单元402的功能方块图，图7为输出控制单元406的功能方块图。如图5所示，第一寻址单元400包含有M个移位寄存器410及M个电位转换器412。当时钟正缘触发时，移位寄存器410会传递一地址信号至下一移位寄存器410，并将地址信号输出至一电位转换器412。M个电位转换器412用来转换M个移位寄存器410所输出的地址信号的电位，以产生寻址信号M₁至M_M。如图6所示，类似于第一寻址单元400，第二寻址单元402包含有N个移位寄存器410及N个电位转换器412，以产生寻址信号N₀至N_N-1。

如图7所示，输出控制电路404的每一输出控制单元406包含有M个逻辑单元414及M个缓冲器416。M个逻辑单元414将第一寻址单元400所产生的寻址信号M₁、M₂...、M_m、...、M_M分别与第二寻址单元402所产生的一寻址信号N_n进行逻辑运算，并通过M个缓冲器416而产生信道输出信号X_n，h＝(n×M)+m，1≤m≤M，0≤n≤N-1。另外，请参考图8，图8为栅极驱动器40的工作时序图。起始信号Dio2表示不同方向的起始信号。如上所述，本发明实施例是以M个输出通道为一组，总共将K个输出通道分为N组，K≤M×N。举例来说，若栅极驱动器40包含有400个输出信道，第一寻址单元400可包含20个移位寄存器410及20个电位转换器412，以产生寻址信号M₁、M₂...、M₂₀；而第二寻址单元402可包含20个移位寄存器410及20个电位转换器412，以产生寻址信号N₀、N₁...、N₁₉。第一寻址单元400所产生的M₁、M₂...、M₂₀可通过输出控制单元406，分别与第二址单元402所产生的寻址信号N₀、N₁...、N₁₉进行逻辑运算，得到信道输出信号X₁、X₂...、X₄₀₀。也就是说，栅极驱动器40只需要40个移位寄存器410及40个电位转换器412，即可产生400个信道输出信号。若以现有One-hot寻址模式设计栅极驱动器40，需要400个移位寄存器410及400个电位转换器412，相较之下，本发明可大幅节省栅极驱动器40的面积成本。

进一步说，利用二阶段寻址的栅极驱动器40为本发明的一实施例，本领域具通常知识者当可据以做适当的变化及修饰。举例来说，二阶段寻址也可延伸为多阶段寻址，阶段数目≥2。对应地，栅极驱动器40包含多个寻址单元，其中，每一阶段寻址单元的时钟信号为前一阶段寻址的计数数目的分频信号。举例来说，若栅极驱动器40的信道输出信号是通过三阶段寻址产生，则栅极驱动器40包含有一第一寻址单元、一第二寻址单元及一第三寻址单元。第一寻址单元的一寻址信号与第二寻址单元的一寻址信号进行逻辑运算，得到一第二阶段寻址信号，第二阶段寻址信号再与第三寻址单元的一寻址信号进行逻辑运算，得到一第三阶段寻址信号，即为一信道输出信号，其中，第三寻址单元的时钟信号即为第二阶段寻址信号的计数数目的分频信号。值得注意的是，在二阶段寻址的栅极驱动器40中，M个逻辑单元414的每一逻辑单元414用来对两相异的寻址信号同时进行逻辑运算，而在多阶段寻址的栅极驱动器40中，逻辑单元414亦可设计以对多个寻址信号同时进行逻辑运算，而非同时只能进行两相异的寻址信号的逻辑运算。举例来说，若栅极驱动器40的信道输出信号是通过八阶段寻址产生，逻辑单元414亦可同时对八个寻址信号进行逻辑运算。

除此之外，本发明亦可应用于使用双脉冲(Double-Pulse)或长脉冲(Long-Pulse)的栅极驱动器。双脉冲是指在固定的时钟间距内连续出现两次起始信号。长脉冲是指起始信号的脉冲长度大于一个时钟周期，且栅极驱动器在同一时间内有连续两个以上的通道输出。若栅极驱动器40使用双脉冲或长脉冲，当第一寻址单元400所产生的寻址信号M₁、M₂...、M_m、...、M_M轮回计数完毕并回复由寻址信号M₁开始输出的时候，第二寻址单元402输出的寻址信号将同时输出N_n及N_n+1而造成错误，因此，本发明另提供一栅极驱动器90，如图9所示。栅极驱动器90是一使用双脉冲或长脉冲的多阶段寻址的栅极驱动器。

在图9中，栅极驱动器90是以二阶段寻址为例，亦可延伸为多阶段寻址，阶段数目≥2。类似于栅极驱动器40，栅极驱动器90包含一第一寻址单元900、一第二寻址单元902及一输出控制电路904。输出控制电路904又可分为多个输出控制单元906。第二寻址单元902同于栅极驱动器40的第二寻址单元402，每一输出控制单元906同于栅极驱动器40的输出控制单元406，在此不赘述。值得注意的是，栅极驱动器90的第一寻址单元900与栅极驱动器40的第一寻址单元400不同。

请参考图10，图10为第一寻址单元900的功能方块图。栅极驱动器40的第一寻址单元400包含有M个移位寄存器410及M个电位转换器412，而栅极驱动器90的第一寻址单元900则包含有2M个移位寄存器410及2M个电位转换器412。如图10所示，栅极驱动器90的第一阶段的寻址分为两组，分别以(M-1)及(M-2)表示。前M个移位寄存器410及前M个电位转换器412为(M-1)组，产生寻址信号M₁至M_M；后M个移位寄存器410及后M个电位转换器412为(M-2)组，产生寻址信号M_M+1至M_2M。如此一来，可避免由于双脉冲或长脉冲所造成的第二阶段寻址错误的问题。如图9及图10所示，一起始信号Dio1及时钟信号CLK、CLK1是由栅极驱动器90的一时序控制器所产生。Dio1为第一寻址单元900及第二寻址单元902的起始信号。CLK为第一寻址单元900的时钟信号，而CLK1为第二寻址单元902的时钟信号且为第一寻址单元900的计数数目的分频信号。另外，请参考图11及图12。图11为栅极驱动器90应用双脉冲的工作时序图，图12为栅极驱动器90应用长脉冲的工作时序图。在图11中，L表示固定的时钟间距(L≥2)，双脉冲表示在间距L内连续出现两次起始信号。在图12中，T_cycle表示一个时钟周期的宽度，T表示起始信号Dio1的宽度，长脉冲表示T≥2T_cycle。

请参考图13，图13为本发明实施例一平面显示器130的功能方块图。平面显示器130的工作原理类似于图1的现有薄膜晶体管液晶显示器10，在此不赘述。平面显示器130包含一面板1300、一时序产生器1302、多个源极驱动器1304及多个栅极驱动器1306。多个源极驱动器1304耦接于时序产生器1302与面板1300之间，用来输出图像数据至面板1300。多个栅极驱动器1306耦接于时序产生器1302与面板1300之间，用来驱动面板1300显示图像数据。为求简洁，图13中仅绘出三个栅极驱动器1306。在图13中，每一栅极驱动器1306是使用二阶段寻址的栅极驱动器，其架构及其工作原理同于栅极驱动器40，在此不赘述。值得注意的是，栅极驱动器1306亦可为多阶段寻址的栅极驱动器。另一方面，栅极驱动器1306的架构及其工作原理亦可同于栅极驱动器90，如此一来，平面显示器130将可应用双脉冲或长脉冲。此外，平面显示器130不限于液晶显示器，亦可为电浆平面显示器(PDP)、有机发光二极管显示器(OLED)或整合栅极驱动电路于玻璃基板上(Gatedriver-on-array，GOA)的平面显示器等各式平面显示器。

综上所述，本发明将栅极驱动器的多个移位寄存器及多个电位转换器分为多个寻址单元，以进行多个阶段的寻址，各阶段寻址的计数的乘积即为栅极驱动器的信道输出信号的数量。如此一来，本发明可大幅节省栅极驱动器的组件面积，进而节省生产成本。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (18)

1.一种用于一平面显示器的一栅极驱动器的驱动装置，用来降低该栅极驱动器的生产成本，包含有：

多个寻址单元，每一寻址单元用来产生多个寻址信号；以及

一输出控制电路，用来依序将该多个寻址单元的每一寻址单元所产生的多个寻址信号与其它寻址单元所产生的多个寻址信号进行逻辑运算，以产生该栅极驱动器所输出的多个信道输出信号，用于驱动该平面显示器的一面板显示图像数据。

2.如权利要求1所述的驱动装置，其中，该多个寻址单元的每一寻址单元包含有：

多个移位寄存器，每一移位寄存器用来将所寄存的一地址信号传送至下一移位寄存器；以及

多个电位转换器，用来转换该多个移位寄存器所输出的多个地址信号的电位，以产生多个寻址信号。

3.如权利要求2所述的驱动装置，其中，该地址信号由该平面显示器的一时序控制器所产生。

4.如权利要求1所述的驱动装置，其中，该输出控制电路包含有多个逻辑单元，该多个逻辑单元的每一逻辑单元用来将一第一寻址信号及一第二寻址信号进行逻辑运算，以产生该多个信道输出信号的一信道输出信号。

5.如权利要求4所述的驱动装置，其中，该第一寻址信号包含由该多个寻址单元的一寻址单元所产生的一寻址信号。

6.如权利要求4所述的驱动装置，其中，该第一寻址信号包含由多个相异的寻址信号进行逻辑运算后所产生的一寻址信号。

7.如权利要求4所述的驱动装置，其中，该第二寻址信号包含由该多个寻址单元的一寻址单元所产生的一寻址信号。

8.如权利要求4所述的驱动装置，其中，该第二寻址信号包含由多个相异的寻址信号进行逻辑运算后所产生的一寻址信号。

9.如权利要求1所述的驱动装置，其另包含一缓冲电路，包含有多个缓冲器，用来输出该多个信道输出信号。

10.一种用于一平面显示器中的驱动装置，用来降低该平面显示器的生产成本，包含有：

一面板；

一时序产生器；

多个源极驱动器，耦接于该时序产生器与该面板之间，用来输出图像数据至该面板；以及

多个栅极驱动器，耦接于该时序产生器与该面板之间，用来驱动该面板显示图像数据，该多个栅极驱动器的每一栅极驱动器包含有：

多个寻址单元，每一寻址单元用来产生多个寻址信号；以及

一输出控制电路，用来依序将该多个寻址单元的每一寻址单元所产生的多个寻址信号与其它寻址单元所产生的多个寻址信号进行逻辑运算，以产生该栅极驱动器所输出的多个信道输出信号，用于驱动该面板显示图像数据。

11.如权利要求10所述的驱动装置，其中，该多个寻址单元的每一寻址单元包含有：

多个移位寄存器，每一移位寄存器用来将所寄存的一地址信号传送至下一移位寄存器；以及

多个电位转换器，用来转换该多个移位寄存器所输出的多个地址信号的电位，以产生多个寻址信号。

12.如权利要求11所述的驱动装置，其中，该地址信号由该时序控制器所产生。

13.如权利要求10所述的驱动装置，其中，该输出控制电路包含有多个逻辑单元，该多个逻辑单元的每一逻辑单元用来将一第一寻址信号及一第二寻址信号进行逻辑运算，以产生该多个信道输出信号的一信道输出信号。

14.如权利要求13所述的驱动装置，其中，该第一寻址信号包含由该多个寻址单元的一寻址单元所产生的一寻址信号。

15.如权利要求13所述的驱动装置，其中，该第一寻址信号包含由多个相异的寻址信号进行逻辑运算后所产生的一寻址信号。

16.如权利要求13所述的驱动装置，其中，该第二寻址信号包含由该多个寻址单元的一寻址单元所产生的一寻址信号。

17.如权利要求13所述的驱动装置，其中，该第二寻址信号包含由多个相异的寻址信号进行逻辑运算后所产生的一寻址信号。

18.如权利要求10所述的驱动装置，其另包含一缓冲电路，包含有多个缓冲器，用来输出该多个信道输出信号。

Images