CN116682734B - 一种Trench MOS器件及其制备方法 - Google Patents
一种Trench MOS器件及其制备方法 Download PDFInfo
- Publication number
- CN116682734B CN116682734B CN202310934320.3A CN202310934320A CN116682734B CN 116682734 B CN116682734 B CN 116682734B CN 202310934320 A CN202310934320 A CN 202310934320A CN 116682734 B CN116682734 B CN 116682734B
- Authority
- CN
- China
- Prior art keywords
- type
- groove
- mos device
- well region
- trench mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000005468 ion implantation Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000227 grinding Methods 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 7
- -1 boron ion Chemical class 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种Trench MOS器件及其制备方法，涉及半导体电子器件技术领域，制备方法包括提供一P型外延衬底，刻蚀形成沟槽，在P型外延衬底的表面和沟槽上沉积第一介质层；在沟槽内的第一介质层上生长多晶硅，以将沟槽填满，磨平回刻；在P型外延层上依次进行N型掺杂和P型掺杂，得到阱区和源极；在P型外延层的表面沉积第二介质层，刻蚀阱区，形成凹槽；在凹槽内以第一预设温度、第一预设浓度进行P型离子注入，再进行N型离子注入；在凹槽内沉积金属，本发明能够解决沉积金属之前注入与阱区的掺杂离子为同类型的掺杂，由于工艺波动所引起的通孔深度变化而导致阱区的掺杂下阔，使PN结形成曲率半径较小的凸起，造成BV下降的技术问题。
Description
技术领域
本发明涉及半导体电子器件技术领域，具体涉及一种Trench MOS器件及其制备方法。
背景技术
Trench MOS器件是一种新型垂直结构器件，是在VDMOS(垂直双扩散金属氧化物半导体场效应晶体管)的基础上发展起来的，和VDMOS相比，Trench MOS具有更低的导通电阻和栅漏电荷密度，因此具有更低的导通和开关损耗和更快的开关速度。同时由于TrenchMOS器件的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。
目前比较常见的Trench MOS器件的源极是通过在外延衬底的金属区域刻蚀通孔，沉积金属，以连接源极，将源极接出，但是为了避免寄生三极管效应，通孔一般会刻蚀至阱区，并且在沉积金属之前先要进行离子注入，减少金属与源极的接触电阻。
但是，沉积金属之前的离子注入与阱区的掺杂离子为同类型的掺杂，当在沉积金属之前进行离子注入时，由于通孔深度变深，阱区的掺杂会下阔，形成凸起，减少抗压外延衬底的厚度，结曲率半径变小，造成BV（击穿电压）下降。
发明内容
针对现有技术的不足，本发明的目的在于提供一种Trench MOS器件及其制备方法，旨在解决沉积金属之前注入与阱区的掺杂离子为同类型的掺杂，由于工艺波动所引起的通孔深度变化而导致阱区的掺杂下阔，使PN结形成曲率半径较小的凸起，造成BV下降的技术问题。
本发明的一方面在于提供一种Trench MOS器件的制备方法，所述Trench MOS器件的制备方法包括：
提供一P型外延衬底，并在所述P型外延衬底上刻蚀形成沟槽，在所述P型外延衬底的表面和所述沟槽上沉积预设厚度的第一介质层；
在所述沟槽内的所述第一介质层上生长多晶硅，以将所述沟槽填满，并将所述多晶硅进行磨平回刻；
在所述P型外延衬底于靠近所述沟槽的侧壁的一侧依次进行N型掺杂和P型掺杂，得到阱区和源极，所述源极设于所述阱区之上；
在所述P型外延衬底的表面沉积第二介质层，于靠近所述沟槽的一侧刻蚀所述第二介质层至所述阱区，形成凹槽；
在所述凹槽内以第一预设温度、第一预设浓度进行P型离子注入，待P型离子注入完成后，以第二预设温度、第二预设浓度进行N型离子注入；
待所述N型离子注入完成后，在所述凹槽内沉积金属。
与现有技术相比，本发明的有益效果在于：通过本发明提供的一种Trench MOS器件的制备方法，能有效地提高Trench MOS器件的BV，具体为，通过在凹槽内注入N型离子，以减少金属与源极的接触电阻，在N型离子注入之前注入P型离子，以抑制N型离子的扩散，避免N型离子的扩散造成阱区下阔，形成凸起，造成BV下降，从而解决了沉积金属之前注入与阱区的掺杂离子为同类型的掺杂，由于工艺波动所引起的通孔深度变化而导致阱区的掺杂下阔，使PN结形成曲率半径较小的凸起，造成BV下降的技术问题。
根据上述技术方案的一方面，所述P型离子为硼离子，所述第一预设温度为800℃-1100℃，所述第一预设浓度为1×1012cm-3-1×1015cm-3。
根据上述技术方案的一方面，在所述预设次数下，所述N型离子为砷离子，所述第二预设温度为700℃-1100℃，所述第二预设浓度为1×1013cm-3-1×1016cm-3。
根据上述技术方案的一方面，所述N型离子和所述P型离子均是通过所述凹槽的底部边缘注入。
根据上述技术方案的一方面，所述凹槽的深度为0.3μm-0.6μm。
根据上述技术方案的一方面，所述预设厚度为400Å-700Å。
根据上述技术方案的一方面，所述阱区的掺杂剂为磷，所述N型掺杂的温度为700℃-1000℃，所述N型掺杂的浓度为1×1010cm-3-1×1014cm-3。
根据上述技术方案的一方面，所述源极的掺杂剂为硼，所述P型掺杂的温度为800℃-1100℃，所述P型掺杂的浓度为1×1013cm-3-1×1017cm-3。
根据上述技术方案的一方面，所述沟槽的深度为1μm-1.5μm。
本发明的另一方面在于提供一种Trench MOS器件，所述Trench MOS器件由上述任一项所述的Trench MOS器件的制备方法制备得到，所述Trench MOS器件包括：
P型外延衬底；
所述P型外延衬底设有沟槽，所述沟槽内依次设有第一介质层和多晶硅，在所述沟槽和所述P型外延衬底上均设有第二介质层，所述第二介质层上开设有凹槽，所述凹槽的底部边缘依次注有P型离子和N型离子，所述凹槽内填充有金属；
所述沟槽和所述凹槽之间设有源极和阱区，所述源极设于所述阱区之上。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明的Trench MOS器件的制备方法的流程图；
图2为本发明的Trench MOS器件的制备方法的原理图；
附图元器件符号说明：
P型外延衬底10，第一介质层20，第二介质层21，多晶硅30，阱区40，源极50，金属60。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造与操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定与限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的与所有的组合。
请参阅图1-图2，所示为本发明提供的一种Trench MOS器件的制备方法，所述Trench MOS器件的制备方法包括步骤S10-S15：
步骤S10，提供一P型外延衬底，并在所述P型外延衬底上刻蚀形成沟槽，在所述P型外延衬底的表面和所述沟槽上沉积预设厚度的第一介质层；
其中，沟槽的深度为1μm-1.5μm，沟槽用于填充多晶硅30，形成栅极。
另外，预设厚度为400Å-700Å，第一介质层20用于隔离P型外延衬底10，当预设厚度太薄时，无法有效地隔离衬底与栅极，造成短路。
第一介质层20的生长温度为800℃-1100℃，通过热氧和高温的方式，能提高第一介质层20的致密性和平整性。
步骤S11，在所述沟槽内的所述第一介质层上生长多晶硅，以将所述沟槽填满，并将所述多晶硅进行磨平回刻；
其中，多晶硅30磨平回刻后，形成栅极，避免多晶硅30残留于P型外延衬底10的表面造成短路。
步骤S12，在所述P型外延衬底于靠近所述沟槽的侧壁的一侧依次进行N型掺杂和P型掺杂，得到阱区和源极，所述源极设于所述阱区之上；
具体为，对P型外延衬底10进行N型掺杂，掺杂剂为磷，N型掺杂的温度为700℃-1000℃，得到阱区40；其中，N型掺杂的浓度为1×1010cm-3-1×1014cm-3。
对P型外延衬底10进行P型掺杂，掺杂剂为硼，P型掺杂的温度为800℃-1100℃，得到源极50。其中，P型掺杂的浓度为1×1013cm-3-1×1017cm-3。
步骤S13，在所述P型外延衬底的表面沉积第二介质层，于靠近所述沟槽的一侧刻蚀所述第二介质层至所述阱区，形成凹槽；
其中，刻蚀第二介质层21至阱区40，形成凹槽，凹槽的深度为0.3μm-0.6μm，用于沉积金属60，将源极50导通接出，但是为了避免寄生三极管效应，凹槽一般会刻蚀至阱区40。
步骤S14，在所述凹槽内以第一预设温度、第一预设浓度进行P型离子注入，待P型离子注入完成后，以第二预设温度、第二预设浓度进行N型离子注入；
其中，为了减少金属60与源极50之间的接触电阻，需要在沉积金属60之前注入与阱区40的掺杂离子为同类型的掺杂，进行N型离子注入。但是，N型离子与阱区40的掺杂离子类型相同，将会导致阱区40的掺杂下阔，形成凸起，减少抗压外延衬底的厚度，结曲率半径变小，造成BV（击穿电压）的下降。
因此，在N型离子注入之前注入P型离子，以抑制N型离子的扩散，使得阱区40平滑，改善凸起的形成，从而抑制BV的下降。
具体为，P型离子为硼离子，第一预设温度为800℃-1100℃，第一预设浓度为1×1012cm-3-1×1015cm-3。通过第一预设温度和第一预设浓度的设置，以控制P型离子的扩散区域，扩散区域太宽，会影响阈值电压，扩散区域太深，将会导致源极50区域短路。
当第一预设浓度太低时，抑制N型离子的扩散有限，阱区40下阔形成凸起，导致BV下降；当第一预设浓度太高时，导致P型离子的扩散区域变宽变深，影响阈值电压或造成源极50短路。
同理，当第一预设温度过低时，P型离子的扩散区域有限，抑制N型离子的扩散有限，阱区40下阔形成凸起，导致BV下降；当第一预设温度太高时，导致P型离子的扩散区域变宽变深，影响阈值电压或造成源极50短路。
N型离子为砷离子，第二预设温度为700℃-1100℃，第二预设浓度为1×1013cm-3-1×1016cm-3。
其中，N型离子和P型离子均是通过凹槽的底部边缘注入。
步骤S15，待所述N型离子注入完成后，在所述凹槽内沉积金属。
另外，本发明还提供一种Trench MOS器件，所述Trench MOS器件由上述所述的Trench MOS器件的制备方法制备得到，所述Trench MOS器件包括：
P型外延衬底；
所述P型外延衬底设有沟槽，所述沟槽内依次设有第一介质层和多晶硅，在所述沟槽和所述P型外延衬底上均设有第二介质层，所述第二介质层上开设有凹槽，所述凹槽的底部边缘依次注有P型离子和N型离子，所述凹槽内填充有金属；
其中，沟槽的深度为1μm-1.5μm。第一介质层用于隔离P型外延衬底，多晶硅形成栅极。凹槽的设置用于沉积金属，导通源极，将源极接出。
另外，为了减少金属与源极之间的接触电阻，需要在沉积金属之前注入与阱区的掺杂离子为同类型的掺杂，进行N型离子注入。但是，N型离子与阱区的掺杂离子类型相同，将会导致阱区的掺杂下阔，形成凸起，减少抗压外延衬底的厚度，结曲率半径变小，造成BV（击穿电压）的下降。因此，在N型离子注入之前注入P型离子，以抑制N型离子的扩散，使得阱区平滑，改善凸起的形成，从而抑制BV的下降。
具体为，在所述凹槽内以第一预设温度、第一预设浓度进行P型离子注入，待P型离子注入完成后，以第二预设温度、第二预设浓度进行N型离子注入。
所述沟槽和所述凹槽之间设有源极和阱区，所述源极设于所述阱区之上。
其中，P型外延层进行N型掺杂得到阱区，P型外延层进行P型掺杂得到源极。
下面以具体实施例进一步说明本发明：
实施例1
本发明的第一实施例提供了一种Trench MOS器件的制备方法，所述Trench MOS器件的制备方法包括步骤S10-S15：
步骤S10，提供一P型外延衬底，并在所述P型外延衬底上刻蚀形成沟槽，在所述P型外延衬底的表面和所述沟槽上沉积预设厚度的第一介质层；
其中，沟槽的深度为1μm-1.5μm，沟槽用于填充多晶硅，形成栅极。
另外，预设厚度为400Å-700Å，第一介质层用于隔离P型外延衬底。
第一介质层的生长温度为800℃-1100℃。
步骤S11，在所述沟槽内的所述第一介质层上生长多晶硅，以将所述沟槽填满，并将所述多晶硅进行磨平回刻；
其中，多晶硅磨平回刻后，形成栅极，避免多晶硅残留于P型外延衬底的表面造成短路。
步骤S12，在所述P型外延衬底于靠近所述沟槽的侧壁的一侧依次进行N型掺杂和P型掺杂，得到阱区和源极，所述源极设于所述阱区之上；
具体为，对P型外延层进行N型掺杂，掺杂剂为磷，N型掺杂的温度为700℃-1000℃，得到阱区；其中，N型掺杂的浓度为1×1010cm-3-1×1014cm-3。
对P型外延层进行P型掺杂，掺杂剂为硼，P型掺杂的温度为800℃-1100℃，得到源极。其中，P型掺杂的浓度为1×1013cm-3-1×1017cm-3。
步骤S13，在所述P型外延衬底的表面沉积第二介质层，于靠近所述沟槽的一侧刻蚀所述第二介质层至所述阱区，形成凹槽；
其中，凹槽的深度为0.3μm，用于沉积金属，将源极导通接出。
步骤S14，在所述凹槽内以第一预设温度、第一预设浓度进行P型离子注入，待P型离子注入完成后，以第二预设温度、第二预设浓度进行N型离子注入；
具体为，P型离子为硼离子，第一预设温度为800℃-1100℃，第一预设浓度为1×1012cm-3-1×1015cm-3。
N型离子为砷离子，第二预设温度为700℃-1100℃，第二预设浓度为1×1013cm-3-1×1016cm-3。
其中，N型离子和P型离子均是通过凹槽的底部边缘注入。
步骤S15，待所述N型离子注入完成后，在所述凹槽内沉积金属。
实施例2
本发明第二实施例提供的一种Trench MOS器件的制备方法，本实施例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
凹槽的深度为0.4μm。
实施例3
本发明第三实施例提供的一种Trench MOS器件的制备方法，本实施例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
凹槽的深度为0.5μm。
实施例4
本发明第四实施例提供的一种Trench MOS器件的制备方法，本实施例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
凹槽的深度为0.6μm。
对比例1
本发明第一对比例提供的一种Trench MOS器件的制备方法，本对比例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
凹槽内没有P型离子注入，凹槽的深度为0.3μm。
对比例2
本发明第二对比例提供的一种Trench MOS器件的制备方法，本对比例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
凹槽内没有P型离子注入，凹槽的深度为0.4μm。
对比例3
本发明第三对比例提供的一种Trench MOS器件的制备方法，本对比例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
凹槽内没有P型离子注入，凹槽的深度为0.5μm。
对比例4
本发明第四对比例提供的一种Trench MOS器件的制备方法，本对比例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
凹槽内没有P型离子注入，凹槽的深度为0.6μm。
请参阅下表1，所示为不同实施例和对比例下制备的Trench MOS器件的项性能测试结果。
表1
根据表1，结合实施例1至实施例4和对比例1至对比例4在不同凹槽的深度测试数据可知，凹槽的深度越深，刻蚀到阱区的深度越深，注入的N型离子越容易造成阱区下阔，凸起越大，BV下降越多，当在N型离子之前注入P型离子，能有效地抑制阱区下阔，抑制凸起的产生，提升BV。此外，凹槽越深，P型离子的抑制作用越明显。
综上，在N型离子注入之前注入P型离子，以抑制N型离子的扩散，使得阱区平滑，改善凸起的形成，提升BV。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体与详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形与改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种Trench MOS器件的制备方法，其特征在于，所述Trench MOS器件的制备方法包括：
提供一P型外延衬底，并在所述P型外延衬底上刻蚀形成沟槽，在所述P型外延衬底的表面和所述沟槽上沉积预设厚度的第一介质层；
在所述沟槽内的所述第一介质层上生长多晶硅，以将所述沟槽填满，并将所述多晶硅进行磨平回刻；
在所述P型外延衬底于靠近所述沟槽的侧壁的一侧依次进行N型掺杂和P型掺杂，得到阱区和源极，所述源极设于所述阱区之上；
在所述P型外延衬底的表面沉积第二介质层，于靠近所述沟槽的一侧刻蚀所述第二介质层至所述阱区，形成凹槽；
在所述凹槽内以第一预设温度、第一预设浓度进行P型离子注入，待P型离子注入完成后，以第二预设温度、第二预设浓度进行N型离子注入，其中，所述P型离子为硼离子，所述第一预设温度为800℃-1100℃，所述第一预设浓度为1×1012cm-3-1×1015cm-3，所述N型离子为砷离子，所述第二预设温度为700℃-1100℃，所述第二预设浓度为1×1013cm-3-1×1016cm-3；
待所述N型离子注入完成后，在所述凹槽内沉积金属。
2.根据权利要求1所述的Trench MOS器件的制备方法，其特征在于，所述N型离子和所述P型离子均是通过所述凹槽的底部边缘注入。
3.根据权利要求1所述的Trench MOS器件的制备方法，其特征在于，所述凹槽的深度为0.3μm-0.6μm。
4.根据权利要求1所述的Trench MOS器件的制备方法，其特征在于，所述预设厚度为400Å-700Å。
5.根据权利要求1所述的Trench MOS器件的制备方法，其特征在于，所述阱区的掺杂剂为磷，所述N型掺杂的温度为700℃-1000℃，所述N型掺杂的浓度为1×1010cm-3-1×1014cm-3。
6.根据权利要求1所述的Trench MOS器件的制备方法，其特征在于，所述源极的掺杂剂为硼，所述P型掺杂的温度为800℃-1100℃，所述P型掺杂的浓度为1×1013cm-3-1×1017cm-3。
7.根据权利要求1所述的Trench MOS器件的制备方法，其特征在于，所述沟槽的深度为1μm-1.5μm。
8.一种Trench MOS器件，其特征在于，所述Trench MOS器件由权利要求1-7任一项所述的Trench MOS器件的制备方法制备得到，所述Trench MOS器件包括：
P型外延衬底；
所述P型外延衬底设有沟槽，所述沟槽内依次设有第一介质层和多晶硅，在所述沟槽和所述P型外延衬底上均设有第二介质层，所述第二介质层上开设有凹槽，所述凹槽的底部边缘依次注有P型离子和N型离子，所述凹槽内填充有金属；
所述沟槽和所述凹槽之间设有源极和阱区，所述源极设于所述阱区之上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310934320.3A CN116682734B (zh) | 2023-07-28 | 2023-07-28 | 一种Trench MOS器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310934320.3A CN116682734B (zh) | 2023-07-28 | 2023-07-28 | 一种Trench MOS器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116682734A CN116682734A (zh) | 2023-09-01 |
| CN116682734B true CN116682734B (zh) | 2023-10-13 |
Family
ID=87787625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310934320.3A Active CN116682734B (zh) | 2023-07-28 | 2023-07-28 | 一种Trench MOS器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116682734B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853852A (zh) * | 2010-04-29 | 2010-10-06 | 苏州硅能半导体科技股份有限公司 | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 |
| CN102148163A (zh) * | 2011-03-04 | 2011-08-10 | 电子科技大学 | 超结结构和超结半导体器件的制造方法 |
| CN102184945A (zh) * | 2011-05-03 | 2011-09-14 | 成都芯源***有限公司 | 一种槽栅型mosfet器件 |
| CN102549753A (zh) * | 2009-08-27 | 2012-07-04 | 威世硅尼克斯 | 超结型沟槽功率mosfet器件 |
| CN104157688A (zh) * | 2008-11-14 | 2014-11-19 | 半导体元件工业有限责任公司 | 具有槽屏蔽电极结构的半导体器件 |
| CN105632931A (zh) * | 2014-11-04 | 2016-06-01 | 台湾积体电路制造股份有限公司 | 半导体器件的制造方法及半导体器件 |
| CN109087952A (zh) * | 2018-08-23 | 2018-12-25 | 电子科技大学 | 具有低比导通电阻的分离栅vdmos器件及制造方法 |
| CN111682072A (zh) * | 2020-07-31 | 2020-09-18 | 南京明尼晶磁电子科技有限公司 | 一种vdmos器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135360A (ja) * | 2007-12-03 | 2009-06-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US20100200912A1 (en) * | 2009-02-11 | 2010-08-12 | Force Mos Technology Co. Ltd. | Mosfets with terrace irench gate and improved source-body contact |
| US10861965B2 (en) * | 2018-07-12 | 2020-12-08 | Renesas Electronics America Inc. | Power MOSFET with an integrated pseudo-Schottky diode in source contact trench |
-
2023
- 2023-07-28 CN CN202310934320.3A patent/CN116682734B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157688A (zh) * | 2008-11-14 | 2014-11-19 | 半导体元件工业有限责任公司 | 具有槽屏蔽电极结构的半导体器件 |
| CN102549753A (zh) * | 2009-08-27 | 2012-07-04 | 威世硅尼克斯 | 超结型沟槽功率mosfet器件 |
| CN101853852A (zh) * | 2010-04-29 | 2010-10-06 | 苏州硅能半导体科技股份有限公司 | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 |
| CN102148163A (zh) * | 2011-03-04 | 2011-08-10 | 电子科技大学 | 超结结构和超结半导体器件的制造方法 |
| CN102184945A (zh) * | 2011-05-03 | 2011-09-14 | 成都芯源***有限公司 | 一种槽栅型mosfet器件 |
| CN105632931A (zh) * | 2014-11-04 | 2016-06-01 | 台湾积体电路制造股份有限公司 | 半导体器件的制造方法及半导体器件 |
| CN109087952A (zh) * | 2018-08-23 | 2018-12-25 | 电子科技大学 | 具有低比导通电阻的分离栅vdmos器件及制造方法 |
| CN111682072A (zh) * | 2020-07-31 | 2020-09-18 | 南京明尼晶磁电子科技有限公司 | 一种vdmos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116682734A (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI441336B (zh) | 帶有減小的擊穿電壓的金屬氧化物半導體場效應管裝置 | |
| US6987040B2 (en) | Trench MOSFET with increased channel density | |
| US8294210B2 (en) | High voltage channel diode | |
| CN101958283B (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN103545370A (zh) | 用于功率mos晶体管的装置和方法 | |
| US9000516B2 (en) | Super-junction device and method of forming the same | |
| CN106571394B (zh) | 功率器件及其制造方法 | |
| CN103094324B (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| CN101924130A (zh) | 具有沟槽式接触孔的沟槽式mosfet及其制备方法 | |
| JP2004523095A (ja) | 低い閾値電圧を有するトレンチ二重拡散金属酸化膜半導体の製造方法 | |
| CN102856385A (zh) | 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法 | |
| US8748980B2 (en) | U-shape RESURF MOSFET devices and associated methods of manufacturing | |
| CN114784110A (zh) | 一种屏蔽栅沟槽mosfet及其制作方法 | |
| CN110797412A (zh) | Sgt mosfet结构及其工艺制造方法 | |
| CN111933714A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 | |
| CN101764102B (zh) | 一种具有垂直栅结构的soi cmos器件的制作方法 | |
| CN113193039A (zh) | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 | |
| CN116682734B (zh) | 一种Trench MOS器件及其制备方法 | |
| CN115274455B (zh) | 一种优化高温特性的沟槽器件及其制造方法 | |
| CN111244177A (zh) | 一种沟槽型mos器件的结构、制作工艺以及电子装置 | |
| CN112635331B (zh) | 一种超级结功率器件的制备方法 | |
| CN206422069U (zh) | 功率器件 | |
| CN110021658A (zh) | 具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法 | |
| CN203721734U (zh) | 一种低vf的功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |