CN111933714A - 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 - Google Patents
三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 Download PDFInfo
- Publication number
- CN111933714A CN111933714A CN202011020301.2A CN202011020301A CN111933714A CN 111933714 A CN111933714 A CN 111933714A CN 202011020301 A CN202011020301 A CN 202011020301A CN 111933714 A CN111933714 A CN 111933714A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- groove
- borosilicate glass
- forming
- microns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000005388 borosilicate glass Substances 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 35
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052796 boron Inorganic materials 0.000 claims abstract description 16
- 238000000137 annealing Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 58
- 238000005530 etching Methods 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000000407 epitaxy Methods 0.000 claims description 13
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000000945 filler Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000009423 ventilation Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000010992 reflux Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 3
- 230000001808 coupling effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法。传统SGT器件源漏击穿电压受控于氧化层厚度，击穿电压越高，需要的氧化层厚度越厚，但为了获得更低的Rsp，需尽可能缩小单位元胞尺寸。本发明通过CVD工艺在深沟槽内填充硼硅玻璃BSG材料，再经热过程使硼硅玻璃BSG材料中的Boron扩散至深沟槽***的Si材料中形成P柱，改变BSG浓度和退火温度从而调节P柱的高宽度及浓度，实现与N型外延层的电荷平衡。本发明不需在沟槽内生长厚的屏蔽电极介质层，BSG具有良好高温回流特性，沟槽填充能力良好，可将沟槽CD大幅缩小，因而可缩小单位元胞尺寸，采用更高掺杂浓度的外延片实现同样的击穿电压，降低器件Rsp。
Description
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法。
背景技术
SGT（Shield-Gate-Trench，屏蔽栅极沟槽）结构因其具有电荷耦合效应，在传统沟槽MOSFET垂直耗尽（P-Body/N-Epi结）基础上引入了水平耗尽，将器件电场由三角形分布改变为近似矩形分布。在采用同样掺杂浓度的外延规格情况下，器件可以获得更高的击穿电压，该结构在中低压功率器件领域得到广泛应用。
图15为传统的SGT（Shield-Gate-Trench，屏蔽栅极沟槽）结构，先通过一道刻蚀形成沟槽，然后在沟槽内生长屏蔽电极介质层，通常为厚氧化层来实现电荷平衡。这种结构的SGT其源漏击穿电压受控于该氧化层厚度，击穿电压越高，需要氧化层厚度越厚，对于100V器件该氧化层厚度已经达到6000A左右。因而，在器件设计时需要将沟槽CD定义的比较宽（100V器件沟槽CD需要1um以上）。而目前SGT器件设计的一个主流方向是为了获得更低的Rsp(单位面积导通电阻)，需要尽可能缩小单位元胞的尺寸，传统的SGT结构特点显然阻碍了其自身发展。
图14为更为先进的SGT（Shield-Gate-Trench，屏蔽栅极沟槽）结构，可以进一步缩小Rsp(单位面积导通电阻)，先通过一道刻蚀形成沟槽，然后在其沟槽底部注入与外延相反的离子，形成一定形状的反型结，然后在此基础上构建传统的SGT结构，源极多晶硅旁的厚氧化层、沟槽底部硼扩散层形成的结都会和N型外延尽量实现电荷平衡。在与图13传统SGT结构一样的源漏击穿电压下，这种结构的SGT由于底部反型结的引入，增加了反型结与外延的电荷平衡，进一步增加源漏击穿电压，基于此可以进一步降低厚氧化层和外延电阻率。其中理想的沟槽底部结形状为窄宽度、高高度，且宽度均匀。单次或者多次非均等能量的注入不能做到较为理想的结形状，阻碍了先进SGT的进一步发展。
发明内容
本发明的目的是提供一种三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法，克服现有技术的缺陷。
本发明所采用的技术方案为：
三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法，其特征在于：
所述方法通过CVD工艺在深沟槽内填充硼硅玻璃BSG材料，再经热过程使硼硅玻璃BSG材料中的Boron扩散至深沟槽***的Si材料中形成P柱，改变BSG浓度和退火温度从而调节P柱的高宽度及浓度，实现与N型外延层的电荷平衡。
所述方法具体包括以下步骤：
步骤一：在Si衬底片表面生长N型外延层；
步骤二：在外延层表面依次形成薄氧化层、薄氮化硅、厚氧化层，组成硬掩膜；
步骤三：利用沟槽光刻版进行光刻工艺，对沟槽位置曝光，再通过干法刻蚀，将曝光位置刻蚀出深沟槽；
步骤四：利用CVD工艺在深沟槽内填满硼硅玻璃BSG材料，并通过回流工艺使表面平坦化；
步骤五：利用干法腐蚀将深沟槽内硼硅玻璃BSG材料腐蚀至沟槽指定位置；
步骤六：利用高温氧化工艺形成热氧化层,同时使硼硅玻璃BSG材料中硼Boron扩散至深沟槽***的Si材料中，形成P柱；
步骤七：沟槽内回填多晶硅并回刻蚀至沟槽指定位置；
步骤八：使用高密度等离子体化学气相淀积HDP CVD回填氧化层；
步骤九：使用化学机械研磨将回填氧化层磨平至氮氧化物表面；
步骤十：使用湿法去除表层氮氧化物、薄氧化物，并将氧化层回刻蚀至沟槽指定位置；
步骤十一：使用热氧化工艺形成栅极氧化层；
步骤十二：回填多晶硅并回刻蚀至沟槽指定位置，形成器件的栅极。
步骤一中，外延层厚度根据器件所需源漏耐压制定，范围从5微米至20微米。
步骤三中，干法刻蚀形成的沟槽深度在3微米至20微米之间，宽度在0.3微米至2微米之间。
步骤五中，利用干法腐蚀将沟槽内硼硅玻璃BSG材料腐蚀至Si表面以下2微米至17微米。
步骤六中，硼硅玻璃BSG材料中硼Boron扩散与厚氧化层生长同步进行，温度、时间和通气条件一致；
氧化条件的温度低和时间短时，额外增加退火硼扩散工艺，高温退火的温度在800℃至1150℃之间，退火过程只通入氮气。
步骤七中，沟槽内回填多晶硅并回刻蚀至1微米至1.5微米。
步骤十中，回刻蚀HDP氧化物至沟槽 0.8微米至1.2微米。
步骤十二中，回填栅极多晶硅并回刻蚀至沟槽0.1微米至0.2微米深度。
所述方法形成的MOSFET结构位于外延衬底上，其源极沟槽下方有一区域，该区域内填满与外延反型的材料并借此扩散源扩散形成的P柱和外延来实现电荷平衡，MOSFET栅极、源极沟槽与其下方硼硅玻璃沟槽自对准；
填充物为P型氧化膜，即硼硅玻璃BSG材料。
本发明具有以下优点：
本发明通过CVD工艺在沟槽内填充BSG（硼硅玻璃）材料，再经热过程使Boron自动扩散到沟槽***的硅材料中形成P柱，改变BSG浓度和退火温度可以有效调节P柱的高宽度及浓度，实现与N型外延层的电荷平衡。采用该SGT MOSFET结构及工艺制造方法，因其不需要在沟槽内生长厚的屏蔽电极介质层，同时BSG具有良好的高温回流特性，具备良好的沟槽填充能力，可以将沟槽CD极大程度缩小，因而可以缩小单位元胞尺寸，采用更高掺杂浓度的外延片实现同样的击穿电压，降低器件Rsp，增强市场竞争力。
附图说明
图1为本发明步骤一的示意图；
图2为本发明步骤二的示意图；
图3为本发明步骤三的示意图；
图4为本发明步骤四的示意图；
图5为本发明步骤五的示意图；
图6为本发明步骤六的示意图；
图7为本发明步骤七的示意图；
图8为本发明步骤八的示意图；
图9为本发明步骤九的示意图。
图10为本发明步骤十的示意图。
图11为本发明步骤十一的示意图。
图12为本发明步骤十二的示意图。
图13为较完美的先进SGT结构示意图；
图14为较先进的SGT结构示意图；
图15为传统SGT结构示意图。
具体实施方式
下面结合具体实施方式对本发明进行详细的说明。
本发明涉及一种三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法，所述方法通过CVD工艺在深沟槽内填充硼硅玻璃BSG材料，再经热过程使硼硅玻璃BSG材料中的Boron扩散至深沟槽***的Si材料中形成P柱，改变BSG浓度和退火温度从而调节P柱的高宽度及浓度，实现与N型外延层的电荷平衡。
具体包括以下步骤：
步骤一：在Si衬底片表面生长N型外延层，外延层厚度根据器件所需源漏耐压制定，范围从5微米至20微米，如图1所示。
步骤二：在外延层表面依次形成薄氧化层、薄氮化硅、厚氧化层，形成ONO(氧化硅-氮化硅-氧化硅)膜为硬掩膜。如图2所示。
步骤三：利用沟槽光刻版进行光刻工艺，需要挖沟槽的位置曝光，无光刻胶掩蔽，其余部分用光刻胶掩蔽，然后通过干法刻蚀，将无光刻胶掩蔽位置刻蚀出深沟槽，然后去除光刻胶，如图3所示。沟槽其深度在3微米至20微米之间，宽度在0.3微米至2微米之间。
步骤四：利用CVD工艺在深沟槽内填充BSG材料，并进行回流，保证将深沟槽内填满并且表面平整，如图4所示。
步骤五：利用干法腐蚀将沟槽内BSG腐蚀至Si表面以下2微米至17微米，如图5所示。
步骤六：利用高温氧化工艺形成厚的热氧化层，同时使硼硅玻璃BSG材料中硼Boron扩散至深沟槽***的Si材料中，形成均匀宽度的P柱，如图6所示。
硼硅玻璃BSG中硼扩散工艺与厚氧化层生长同步进行，温度、时间和通气条件一致。如果氧化条件的温度低和时间短，可以额外增加退火硼扩散工艺，高温退火的温度在800℃至1150℃之间，退火过程只通入氮气。
步骤七：栅极沟槽内回填多晶硅，并回刻蚀至1微米至1.5微米，如图7所示。
步骤八：栅极沟槽内高密度等离子气相淀积HDP 氧化物如图8所示。
步骤九：使用化学机械研磨CMP将HDP氧化物磨平至氮氧化物氮化硅表面，如图9所示。
步骤十：回刻蚀HDP氧化物至沟槽 0.8微米至1.2微米，如图10所示。
步骤十一：使用热氧化工艺生长栅极氧化层，如图11所示。
步骤十二：回填栅极多晶硅并回刻蚀至沟槽0.1微米至0.2微米深度，如图12所示。
至最终金属层次与常规MOSFET工艺相同，完成后最终器件结构如图13所示。
所述方法得到的MOSFET结构位于外延衬底上，其源极沟槽下方有一区域，该区域内填满与外延反型的材料并借此扩散源扩散形成的P柱和外延来实现电荷平衡。MOSFET的源极沟槽下方区域为一深沟槽。
MOSFET源极沟槽下方的深沟槽中填充的材料为与外延反型的掺杂氧化物。MOSFET的外延材料为N型，其源极沟槽下方的深沟槽内填充物为P型氧化膜：硼硅玻璃BSG。所述MOSFET栅极、源极沟槽与其下方硼硅玻璃沟槽自对准。深沟槽的深度小于所述MOSFET所在外延的厚度。
本发明涉及的SGT MOSFET是通过在沟槽内填充BSG材料，再由炉管高温过程，使Boron扩散至沟槽***形成P柱，实现与N型外延的电荷平衡，增加除厚氧化层的额外的电荷耦合效应。采用本发明所述的工艺制造方法制作的SGT MOSFET可以在传统SGT MOSFET基础上实现较小的器件尺寸的同时，植入的硼硅玻璃BSG可以灵活调节P柱的宽度和浓度，有利于增加电荷平衡区域，降低外延电阻率，极大的降低芯片单位面积导通电阻，优化器件参数和性能，工艺可控性强。
本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。
Claims (9)
1.三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法，其特征在于：
所述方法通过CVD工艺在深沟槽内填充硼硅玻璃BSG材料，再经热过程使硼硅玻璃BSG材料中的Boron扩散至深沟槽***的Si材料中形成P柱，改变BSG浓度和退火温度从而调节P柱的高宽度及浓度，实现与N型外延层的电荷平衡；
所述方法具体包括以下步骤：
步骤一：在Si衬底片表面生长N型外延层；
步骤二：在外延层表面依次形成薄氧化层、薄氮化硅、厚氧化层，组成硬掩膜；
步骤三：利用沟槽光刻版进行光刻工艺，对沟槽位置曝光，再通过干法刻蚀，将曝光位置刻蚀出深沟槽；
步骤四：利用CVD工艺在深沟槽内填满硼硅玻璃BSG材料，并通过回流工艺使表面平坦化；
步骤五：利用干法腐蚀将深沟槽内硼硅玻璃BSG材料腐蚀至沟槽指定位置；
步骤六：利用高温氧化工艺形成热氧化层,同时使硼硅玻璃BSG材料中硼Boron扩散至深沟槽***的Si材料中，形成P柱；
步骤七：沟槽内回填多晶硅并回刻蚀至沟槽指定位置；
步骤八：使用高密度等离子体化学气相淀积HDP CVD回填氧化层；
步骤九：使用化学机械研磨将回填氧化层磨平至氮氧化物表面；
步骤十：使用湿法去除表层氮氧化物、薄氧化物，并将氧化层回刻蚀至沟槽指定位置；
步骤十一：使用热氧化工艺形成栅极氧化层；
步骤十二：回填多晶硅并回刻蚀至沟槽指定位置，形成器件的栅极。
2.根据权利要求1所述的三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法，其特征在于：
步骤一中，外延层厚度根据器件所需源漏耐压制定，范围从5微米至20微米。
3.根据权利要求2所述的三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法，其特征在于：
步骤三中，干法刻蚀形成的沟槽深度在3微米至20微米之间，宽度在0.3微米至2微米之间。
4.根据权利要求3所述的三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法，其特征在于：
步骤五中，利用干法腐蚀将沟槽内硼硅玻璃BSG材料腐蚀至Si表面以下2微米至17微米。
5.根据权利要求4所述的三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法，其特征在于：
步骤六中，硼硅玻璃BSG材料中硼Boron扩散与厚氧化层生长同步进行，温度、时间和通气条件一致；
氧化条件的温度低和时间短时，额外增加退火硼扩散工艺，高温退火的温度在800℃至1150℃之间，退火过程只通入氮气。
6.根据权利要求5所述的三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法，其特征在于：
步骤七中，沟槽内回填多晶硅并回刻蚀至1微米至1.5微米。
7.根据权利要求6所述的三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法，其特征在于：
步骤十中，回刻蚀HDP氧化物至沟槽 0.8微米至1.2微米。
8.根据权利要求7所述的三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法，其特征在于：
步骤十二中，回填栅极多晶硅并回刻蚀至沟槽0.1微米至0.2微米深度。
9.根据权利要求8所述的三段式氧化层屏蔽栅沟槽MOSFET结构的制造方法，其特征在于：
所述方法形成的MOSFET结构位于外延衬底上，其源极沟槽下方有一区域，该区域内填满与外延反型的材料并借此扩散源扩散形成的P柱和外延来实现电荷平衡，MOSFET栅极、源极沟槽与其下方硼硅玻璃沟槽自对准；
填充物为P型氧化膜，即硼硅玻璃BSG材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011020301.2A CN111933714A (zh) | 2020-09-25 | 2020-09-25 | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011020301.2A CN111933714A (zh) | 2020-09-25 | 2020-09-25 | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111933714A true CN111933714A (zh) | 2020-11-13 |
Family
ID=73334157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011020301.2A Pending CN111933714A (zh) | 2020-09-25 | 2020-09-25 | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111933714A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382572A (zh) * | 2021-01-15 | 2021-02-19 | 龙腾半导体股份有限公司 | Ono屏蔽栅的sgt结构及其制造方法 |
| CN113990930A (zh) * | 2021-10-28 | 2022-01-28 | 电子科技大学 | 击穿电压温度系数可调的sgt-mosfet器件及制备方法 |
| CN113990931A (zh) * | 2021-10-28 | 2022-01-28 | 电子科技大学 | 击穿电压温度系数可调的Trench MOSFET器件及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170077292A1 (en) * | 2015-09-10 | 2017-03-16 | Kabushiki Kaisha Toyota Jidoshokki | Trench-gate semiconductor device and manufacturing method thereof |
| CN110797412A (zh) * | 2019-10-22 | 2020-02-14 | 龙腾半导体有限公司 | Sgt mosfet结构及其工艺制造方法 |
| CN110808278A (zh) * | 2019-10-18 | 2020-02-18 | 龙腾半导体有限公司 | 超结mosfet结构及其工艺制造方法 |
| CN111509049A (zh) * | 2020-03-19 | 2020-08-07 | 娜美半导体有限公司 | 一种屏蔽栅沟槽式金属氧化物半导体场效应管 |
-
2020
- 2020-09-25 CN CN202011020301.2A patent/CN111933714A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170077292A1 (en) * | 2015-09-10 | 2017-03-16 | Kabushiki Kaisha Toyota Jidoshokki | Trench-gate semiconductor device and manufacturing method thereof |
| CN110808278A (zh) * | 2019-10-18 | 2020-02-18 | 龙腾半导体有限公司 | 超结mosfet结构及其工艺制造方法 |
| CN110797412A (zh) * | 2019-10-22 | 2020-02-14 | 龙腾半导体有限公司 | Sgt mosfet结构及其工艺制造方法 |
| CN111509049A (zh) * | 2020-03-19 | 2020-08-07 | 娜美半导体有限公司 | 一种屏蔽栅沟槽式金属氧化物半导体场效应管 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382572A (zh) * | 2021-01-15 | 2021-02-19 | 龙腾半导体股份有限公司 | Ono屏蔽栅的sgt结构及其制造方法 |
| CN112382572B (zh) * | 2021-01-15 | 2021-11-02 | 龙腾半导体股份有限公司 | Ono屏蔽栅的sgt结构及其制造方法 |
| CN113990930A (zh) * | 2021-10-28 | 2022-01-28 | 电子科技大学 | 击穿电压温度系数可调的sgt-mosfet器件及制备方法 |
| CN113990931A (zh) * | 2021-10-28 | 2022-01-28 | 电子科技大学 | 击穿电压温度系数可调的Trench MOSFET器件及制备方法 |
| CN113990931B (zh) * | 2021-10-28 | 2023-05-26 | 电子科技大学 | 击穿电压温度系数可调的Trench MOSFET器件及制备方法 |
| CN113990930B (zh) * | 2021-10-28 | 2023-05-26 | 电子科技大学 | 击穿电压温度系数可调的sgt-mosfet器件及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5089284B2 (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
| CN102569411B (zh) | 半导体器件及其制作方法 | |
| US6773995B2 (en) | Double diffused MOS transistor and method for manufacturing same | |
| CN111933714A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 | |
| JP2004342660A (ja) | 半導体装置及びその製造方法 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| CN110797412A (zh) | Sgt mosfet结构及其工艺制造方法 | |
| CN114784110A (zh) | 一种屏蔽栅沟槽mosfet及其制作方法 | |
| CN115799339A (zh) | 一种屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN113921607B (zh) | 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法 | |
| CN112382572B (zh) | Ono屏蔽栅的sgt结构及其制造方法 | |
| CN116779446A (zh) | 屏蔽栅mos器件及其制造方法 | |
| WO2024026904A1 (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN112133750A (zh) | 深沟槽功率器件及其制备方法 | |
| CN113990937B (zh) | 一种单阱ldmos结构及制备方法 | |
| CN112635331B (zh) | 一种超级结功率器件的制备方法 | |
| CN115458599A (zh) | 一种sgt-mosfet元胞及其制造方法和一种电子装置 | |
| CN214477470U (zh) | 分栅沟槽mosfet | |
| CN115332329A (zh) | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 | |
| CN113299753A (zh) | 屏蔽栅沟槽场效应晶体管结构及其制备方法 | |
| CN112349780A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构 | |
| KR100419024B1 (ko) | 트랜지스터의 제조 방법 | |
| CN110808278A (zh) | 超结mosfet结构及其工艺制造方法 | |
| CN215183977U (zh) | 屏蔽栅沟槽场效应晶体管结构 | |
| CN116387348B (zh) | 一种精确控制短沟道的平面型SiC MOSFET及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201113 |