CN114784110A - 一种屏蔽栅沟槽mosfet及其制作方法 - Google Patents

一种屏蔽栅沟槽mosfet及其制作方法 Download PDF

Info

Publication number
CN114784110A
CN114784110A CN202210505353.1A CN202210505353A CN114784110A CN 114784110 A CN114784110 A CN 114784110A CN 202210505353 A CN202210505353 A CN 202210505353A CN 114784110 A CN114784110 A CN 114784110A
Authority
CN
China
Prior art keywords
layer
epitaxial layer
trench
shielding
gate trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210505353.1A
Other languages
English (en)
Inventor
张伟
田甜
张小兵
廖光朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yuntong Technology Co ltd
Original Assignee
Shenzhen Yuntong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Yuntong Technology Co ltd filed Critical Shenzhen Yuntong Technology Co ltd
Priority to CN202210505353.1A priority Critical patent/CN114784110A/zh
Publication of CN114784110A publication Critical patent/CN114784110A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明实施例公开了一种屏蔽栅沟槽MOSFET及其制作方法。该屏蔽栅沟槽MOSFET，包括：N+衬底；设置于N+衬底一侧的N‑外延层；N‑外延层内设置有屏蔽沟槽和P型掺杂层，屏蔽沟槽内设置有第一氧化层以及屏蔽多晶硅；其中，P型掺杂层为位于屏蔽沟槽的底部和侧壁的N‑外延层掺杂后形成的膜层，第一氧化层设置于屏蔽沟槽和屏蔽多晶硅之间。进一步优化器件性能。本实施例的技术方案通过在屏蔽沟槽的底部和侧壁形成P型掺杂层，可以实现N‑外延层内部的电荷平衡，提高器件源漏的击穿电压，进而提升器件的性能。

Description

一种屏蔽栅沟槽MOSFET及其制作方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种屏蔽栅沟槽MOSFET及其制作方法。
背景技术
现有技术中，屏蔽栅沟槽金属氧化物半导体场效应晶体管(Split Gate TrenchMetal Oxide Semiconductor Field Effect Transistor，SGT MOSFET)是通过沟槽内形成屏蔽介质层(通常为氧化层)来实现电荷平衡，源漏击穿电压越高，需要的屏蔽介质层就越厚。然而，目前SGT器件的主流设计，为了获得更低的单位面积导通电阻，需要尽量缩小元胞尺寸，沟槽的宽度变得越来越小，从而在沟槽内很难形成厚的介质层，无法进一步提高源漏击穿电压，限制了SGT MOSFET器件性能的提升。
发明内容
本发明提供一种屏蔽栅沟槽MOSFET及其制作方法，以实现N-外延层内部的电荷平衡，提高器件源漏的击穿电压，进而提升器件的性能。
根据本发明的一方面，提供了一种屏蔽栅沟槽MOSFET，该屏蔽栅沟槽MOSFET包括：
N+衬底；
设置于所述N+衬底一侧的N-外延层；
所述N-外延层内设置有屏蔽沟槽和P型掺杂层，所述屏蔽沟槽内设置有第一氧化层以及屏蔽多晶硅；其中，所述P型掺杂层为位于所述屏蔽沟槽的底部和侧壁的N-外延层掺杂后形成的膜层，所述第一氧化层设置于所述屏蔽沟槽和所述屏蔽多晶硅之间。
可选地，屏蔽栅沟槽MOSFET还包括：
设置于N+衬底远离所述N-外延层一侧的漏极金属层；
设置于所述N-外延层远离所述N+衬底一侧的N+源区和P-阱区，所述N+源区设置于所述P-阱区远离所述N+衬底的一侧；所述P-阱区设置有栅沟槽，所述栅沟槽贯穿所述N+源区和P-阱区延伸至所述N-外延层中；所述栅沟槽内设置有第二氧化层和多晶硅栅极，所述第二氧化层设置于所述栅沟槽和所述多晶硅栅极之间；
设置于所述N-外延层远离所述P-阱区一侧的介质层，设置于所述介质层远离所述N-外延层一侧的源极金属层，所述源极金属层分别与所述P-阱区和所述N+源区连接。
可选地，所述栅沟槽宽度包括0.5～2.5um，所述屏蔽沟槽宽度包括0.4～2.4um，所述栅沟槽深度包括0.6～1.5um，所述屏蔽沟槽深度包括1um～6um，所述P型掺杂层的厚度包括0.1～0.5um。
可选地，所述P型掺杂层的掺杂材料包括硼或铝。
根据本发明的另一方面，提供了一种屏蔽栅沟槽MOSFET的制作方法，该制作方法包括：
提供一N+衬底；
在所述N+衬底一侧形成N-外延层；
在所述N-外延层内形成屏蔽沟槽，对位于所述屏蔽沟槽的底部和侧壁的N-外延层进行掺杂形成P型掺杂层；
在所述屏蔽沟槽内形成第一氧化层以及屏蔽多晶硅；其中，所述第一氧化层设置于所述屏蔽沟槽和所述屏蔽多晶硅栅极之间。
可选地，在所述N-外延层形成屏蔽沟槽和位于所述屏蔽沟槽内的P型掺杂层，包括：
在所述N-外延层形成屏蔽沟槽；
沿第一方向、第二方向和第三方向分别对所述屏蔽沟槽的侧壁和底部进行P型杂质的注入；其中，所述第一方向、所述第二方向和所述第三方向不同；
进行高温退火处理形成P型掺杂层。
可选地，所述第一方向和所述第二方向与所述N-外延层法线之间的夹角大于0°，且小于或等于30°，所述第三方向与所述N-外延层法线平行。
可选地，所述P型杂质包括硼或铝，注入剂量包括1012～1015个/cm2，注入能量包括10Kev～120Kev。
可选地，在所述N-外延层形成屏蔽沟槽之前还包括：
在所述N-外延层形成栅沟槽；
在所述栅沟槽表面形成第三氧化层，其中，所述第三氧化层覆盖所述栅沟槽的侧壁和所述N-外延层远离所述N+衬底的表面；
在所述N-外延层形成屏蔽沟槽，包括：
刻蚀所述栅沟槽的底部形成所述屏蔽沟槽；
进行高温退火处理形成P型掺杂层之后还包括：去除所述第三氧化层；
在所述屏蔽沟槽内形成第一氧化层以及屏蔽多晶硅之后还包括：
在所述栅沟槽内形成第二氧化层和多晶硅栅极，其中，所述第二氧化层设置于所述栅沟槽和所述多晶硅栅极之间；
对所述N-外延层远离所述衬底的一侧进行掺杂形成N+源区和P-阱区，所述N+源区设置于所述P-阱区远离所述N+衬底的一侧；
在所述N-外延层远离所述P-阱区的一侧形成介质层；
在所述介质层远离所述N-外延层的一侧形成源极金属层，所述源极金属层分别与所述P-阱区和所述N+源区连接；
在N+衬底远离所述N-外延层的一侧形成漏极金属层。
可选地，所述高温退火处理的温度包括800℃～1000℃。
本实施例的技术方案通过对屏蔽沟槽的底部和侧壁的N-外延层20进行掺杂形成P型掺杂层，解决了现有技术中因沟槽尺寸减小，沟槽内介质层厚度增加困难使得源漏击穿电压的提升受到限制的问题，不受沟槽尺寸缩小及沟槽内介质层厚度的限制，能够极大的提高器件源漏的击穿电压，从而在相同的击穿电压水平下达到提高N-外延层的掺杂浓度，减小单位面积导通电阻，实现N-外延层内部的电荷平衡，进而提升器件的性能。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例提供的一种屏蔽栅沟槽MOSFET的结构示意图；
图2是根据本发明实施例提供的一种屏蔽栅沟槽MOSFET的制作方法的流程图；
图3是根据本发明实施例提供的一种屏蔽栅沟槽MOSFET的制备方法中步骤S120对应的结构剖面图；
图4是根据本发明实施例提供的一种屏蔽栅沟槽MOSFET的制备方法中步骤S130对应的结构剖面图；
图5是根据本发明实施例提供的沿第一方向对屏蔽沟槽的侧壁和底部进行P型杂质注入对应的结构剖面图；
图6是根据本发明实施例提供的沿第二方向对屏蔽沟槽的侧壁和底部进行P型杂质注入对应的结构剖面图；
图7是根据本发明实施例提供的沿第三方向对屏蔽沟槽的侧壁和底部进行P型杂质注入对应的结构剖面图；
图8是根据本发明实施例提供的在N-外延层形成栅沟槽对应的结构剖面图；
图9是根据本发明实施例提供的在栅沟槽表面形成第三氧化层对应的结构剖面图；
图10是根据本发明实施例提供的刻蚀栅沟槽的底部形成屏蔽沟槽对应的结构剖面图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
SGT MOSFET因其优异的性能表现，在中低压功率器件领域得到了广泛的应用。相比于常规的MOSFET，SGT结构具有电荷耦合效应，在垂直耗尽的基础上引入了水平耗尽，因此，采用相同掺杂浓度的外延规格，SGT MOSFET相比普通的MOS器件能够获得更高的源漏击穿电压，即同样的击穿电压水平下，SGT器件可以采用掺杂浓度更高的外延，这有利于减小器件单位面积的导通电阻。
本发明实施例提供了一种屏蔽栅沟槽MOSFET，图1是根据本发明实施例提供的一种屏蔽栅沟槽MOSFET的结构示意图，参考图1，该屏蔽栅沟槽MOSFET包括：N+衬底10；设置于N+衬底10一侧的N-外延层20；N-外延层20内设置有屏蔽沟槽30和P型掺杂层203，屏蔽沟槽30内设置有第一氧化层31以及屏蔽多晶硅32；其中，P型掺杂层203为位于屏蔽沟槽30的底部和侧壁的N-外延层20掺杂后形成的膜层，第一氧化层31设置于屏蔽沟槽30和屏蔽多晶硅32之间。
其中，屏蔽多晶硅32可以作为场板来优化N-外延层20内的电场，从而提高N-外延层20内的掺杂浓度以降低其电阻，在相同击穿电压下获得比普通MOSFET更低导通电阻；第一氧化层31以及屏蔽多晶硅32构成屏蔽栅结构，屏蔽栅结构可以有效降低控制栅极和漏极的正对面积，有效减小米勒电容，具有更高的输入电容/反向传输电容值，提高了器件栅极抗漏极电压振荡能力。
目前，现有技术为了获得更低的单位面积导通电阻，元胞尺寸、沟槽的宽度变得越来越小，从而沟槽内很难形成厚的介质层，无法进一步提高源漏击穿电压，限制了SGTMOSFET器件性能的提升。本发明实施例中在屏蔽栅沟槽MOSFET的N-外延层20中形成屏蔽沟槽30，通过对屏蔽沟槽30的底部和侧壁的N-外延层20采用离子注入工艺进行掺杂形成P型掺杂层203。P型掺杂层203具有电荷平衡的能力，可以改变N-外延层20内的电场分布，不受沟槽尺寸缩小及沟槽内介质层厚度的限制，可以降低导通损耗，可以获得更低的单位面积导通电阻，提高源漏击穿电压以及器件的性能。
需要说明的是图1仅示例性的示出了N-外延层20设置3个屏蔽沟槽30的情况，但本领域技术人员可知，并不限于3个屏蔽沟槽30，可以根据实际需要进行设置。
本实施例的技术方案通过对屏蔽沟槽的底部和侧壁的N-外延层20进行掺杂形成P型掺杂层，解决了现有技术中因沟槽尺寸减小，沟槽内介质层厚度增加困难使得源漏击穿电压的提升受到限制的问题，本实施例中的P型掺杂层不受沟槽尺寸缩小及沟槽内介质层厚度的限制，能够极大的提高器件源漏的击穿电压，从而在相同的击穿电压水平下达到提高N-外延层的掺杂浓度，减小单位面积导通电阻，实现N-外延层内部的电荷平衡，进而提升器件的性能。
继续参考图1，可选地，屏蔽栅沟槽MOSFET还包括：设置于N+衬底10远离N-外延层20一侧的漏极金属层40；设置于N-外延层20远离N+衬底10一侧的N+源区201和P-阱区202，N+源区201设置于P-阱区202远离N+衬底10的一侧；P-阱区202设置有栅沟槽50，栅沟槽50贯穿N+源区201和P-阱区202延伸至N-外延层20中；栅沟槽50内设置有第二氧化层501和多晶硅栅极502，第二氧化层501设置于栅沟槽50和多晶硅栅极502之间；设置于N-外延层20远离P-阱区202一侧的介质层60，设置于介质层60远离N-外延层20一侧的源极金属层70，源极金属层70分别与P-阱区202和N+源区201连接。继续参考图1，可选地，栅沟槽50宽度包括0.5～2.5um，屏蔽沟槽30宽度包括0.4～2.4um，栅沟槽50深度包括0.6～1.5um，屏蔽沟槽30深度包括1um～6um，P型掺杂层203的厚度包括0.1～0.5um。
其中，栅沟槽50与屏蔽沟槽30的相对位置可分为上下结构和左右结构两种，为了降低器件制作工艺难度，本发明实施例主要采用上下结构。
具体的，栅沟槽50宽度可以为0.5～2.5um，深度可以为0.6～1.5um；屏蔽沟槽30宽度可以为0.4～2.4um，屏蔽沟槽30深度可以为1um～6um；采用上述宽度和深度范围时，既能降低工艺难度，简化器件制作流程，还可以使沟槽中的氧化层做到合适的厚度，减小元胞尺寸，减小器件体积。P型掺杂层203的厚度可以为0.1～0.5um，使得屏蔽沟槽30的尺寸范围较小，能够极大的提高器件的击穿电压。
当P型掺杂层203的厚度小于0.1um时，工艺复杂难以实现且平衡N-外延层内部的电荷能力较差；当P型掺杂层203的厚度大于0.5um时，影响屏蔽沟槽30内第一氧化层31的厚度、屏蔽沟槽30以及元胞尺寸。因此，P型掺杂层203的厚度为0.1～0.5um时，可降低工艺难度，具有较强平衡N-外延层内部电荷的能力，不会影响第一氧化层31的厚度，也不会增大屏蔽沟槽30的尺寸，使得元胞具有较小的尺寸。
继续参考图1，可选地，P型掺杂层203的掺杂材料包括硼或铝。
其中，N-外延层20轻度掺杂的离子为五价元素(磷或砷)，P型掺杂层203注入的离子可以为三价元素(硼或氟化硼)，还可以为铝。当P型掺杂层203的掺杂材料为硼或者铝时，形成P型掺杂层203的掺杂更加均匀，从而实现N-外延层20的电荷平衡，从而提高器件的源漏击穿电压。
本发明实施例提供了一种屏蔽栅沟槽MOSFET的制作方法，图2是根据本发明实施例提供的一种屏蔽栅沟槽MOSFET的制作方法的流程图，参考图2，该制作方法包括：
S110、提供一N+衬底。
其中，N+衬底的材料可以包括硅，主要通过直拉法或区熔法工艺制造。
S120、在N+衬底一侧形成N-外延层。
图3是根据本发明实施例提供的一种屏蔽栅沟槽MOSFET的制备方法中步骤S120对应的结构剖面图，参考图3，在采用硅材料重掺形成的N+衬底10表面生长N-外延层20，N-外延层20的厚度根据器件所需源漏耐压制定，例如，厚度范围可以从5微米至20微米。
S130、在N-外延层内形成屏蔽沟槽，对位于屏蔽沟槽的底部和侧壁的N-外延层进行掺杂形成P型掺杂层。
图4是根据本发明实施例提供的一种屏蔽栅沟槽MOSFET的制备方法中步骤S130对应的结构剖面图，参考图4，在N-外延层20中进行光刻、干法刻蚀，形成屏蔽沟槽30，然后对屏蔽沟槽30的底部和侧壁的N-外延层20进行P型杂质的注入用于形成P型掺杂层203。
S140、在屏蔽沟槽内形成第一氧化层以及屏蔽多晶硅；其中，第一氧化层设置于屏蔽沟槽和屏蔽多晶硅栅极之间。
其中，第一氧化层的生长采用方法有高密度等离子体化学气相淀积法和热氧化法或者交错使用。
由于屏蔽栅沟槽MOSFET的制作方法用于制作本发明任意实施例提供的屏蔽栅沟槽MOSFET，通过对屏蔽沟槽的底部和侧壁的N-外延层进行掺杂形成P型掺杂层，不会影响屏蔽沟槽内的第一氧化层以及屏蔽多晶硅的空间，解决了现有技术中因沟槽尺寸减小，沟槽内介质层厚度增加困难使得源漏击穿电压的提升受到限制的问题，不受沟槽尺寸缩小及沟槽内介质层厚度的限制，能够极大的提高器件源漏的击穿电压，从而在相同的击穿电压水平下达到提高N-外延层的掺杂浓度，减小单位面积导通电阻，实现N-外延层内部的电荷平衡，进而提升器件的性能。
图5是根据本发明实施例提供的沿第一方向对屏蔽沟槽的侧壁和底部进行P型杂质注入对应的结构剖面图，图6是根据本发明实施例提供的沿第二方向对屏蔽沟槽的侧壁和底部进行P型杂质注入对应的结构剖面图，图7是根据本发明实施例提供的沿第三方向对屏蔽沟槽的侧壁和底部进行P型杂质注入对应的结构剖面图，参考图5-7，可选地，在N-外延层20形成屏蔽沟槽和位于屏蔽沟槽内的P型掺杂层，包括：
在N-外延层20形成屏蔽沟槽30；
沿第一方向1、第二方向2和第三方向3分别对屏蔽沟槽30的侧壁和底部进行P型杂质的注入；其中，第一方向1、第二方向2和第三方向3不同；
进行高温退火处理形成P型掺杂层。
其中，沿第一方向1、第二方向2和第三方向3分别对屏蔽沟槽30的侧壁和底部的N-外延层20进行P型杂质的注入，但注入会比较浅，初步形成的P型掺杂层会很窄，需要后续高温退火工艺进行推结，使得P型掺杂层更厚，使其具有更强的电荷平衡能力，并形成最终的屏蔽沟槽。
继续参考图5-7，可选地，第一方向1和第二方向2与N-外延层20法线之间的夹角大于0°，且小于或等于30°，第三方向3与N-外延层20法线平行。
具体的，第一方向1和第二方向2分别为左倾角、右倾角注入，第三方向3为正面垂直注入，通过采用正面和斜角的方式对屏蔽沟槽30的底部和侧壁的N-外延层20进行三次P型杂质注入形成P型掺杂层，有利于改善注入离子的分布均匀性，形成P型掺杂层的掺杂更加均匀，从而实现N-外延层20的电荷平衡，从而提高器件的源漏击穿电压。
因此，本发明实施例中的第一方向1和第二方向2注入P型杂质的角度是关键，可以使形成的P型掺杂层掺杂更加均匀。可以根据屏蔽沟槽30的深度、宽度及氧化层的厚度进行合理的调整，注入角度不同，可以调节屏蔽沟槽30周围的P型掺杂层的厚度，从而提升器件的源漏击穿电压。
可选地，P型杂质包括硼或铝，注入剂量包括1012～1015个/cm2，注入能量包括10Kev～120Kev。
其中，当P型杂质为硼或者铝时，当注入剂量为1012～1015个/cm2，注入能量为10Kev～120Kev时，形成的P型掺杂层的掺杂均匀性以及厚度最佳，不受沟槽尺寸缩小及沟槽内介质层厚度的限制，能够极大的提高器件源漏的击穿电压，进而提升器件的性能。
图8是根据本发明实施例提供的在N-外延层形成栅沟槽对应的结构剖面图，图9是根据本发明实施例提供的在栅沟槽表面形成第三氧化层对应的结构剖面图，图10是根据本发明实施例提供的刻蚀栅沟槽的底部形成屏蔽沟槽对应的结构剖面图，参考图8-10，可选地，在N-外延层形成屏蔽沟槽之前还包括：
在N-外延层20形成栅沟槽50；
在栅沟槽50表面形成第三氧化层503，其中，第三氧化层503覆盖栅沟槽50的侧壁和N-外延层20远离N+衬底10的表面；
在N-外延层20形成屏蔽沟槽30，包括：
刻蚀栅沟槽50的底部形成屏蔽沟槽30；
进行高温退火处理形成P型掺杂层之后还包括：去除第三氧化层503；
在屏蔽沟槽内形成第一氧化层以及屏蔽多晶硅之后还包括：
在栅沟槽内形成第二氧化层和多晶硅栅极，其中，第二氧化层设置于栅沟槽和多晶硅栅极之间；
对N-外延层远离衬底的一侧进行掺杂形成N+源区和P-阱区，N+源区设置于P-阱区远离N+衬底的一侧；
在N-外延层远离P-阱区的一侧形成介质层；
在介质层远离N-外延层的一侧形成源极金属层，源极金属层分别与P-阱区和N+源区连接；
在N+衬底远离N-外延层的一侧形成漏极金属层。
具体的，参考图8，在N-外延层20中进行光刻、干法刻蚀，形成栅沟槽50；参考图9，在栅沟槽50表面热生长形成第三氧化层503，进行光刻、干法刻蚀，去除栅沟槽50底部的第三氧化层503，保留栅沟槽50的侧壁和顶部的第三氧化层503，第三氧化层503的厚度可以为
Figure BDA0003635735200000111
参考图10，在N-外延层20中，对栅沟槽50的底部进行光刻、干法刻蚀，形成屏蔽沟槽30，对屏蔽沟槽30的底部和侧壁的N-外延层20进行离子注入形成较薄的P型掺杂层，进行高温退火处理形成厚度适宜的P型掺杂层；最后去除栅沟槽50的侧壁和顶部的第三氧化层503，去除的方法可以是湿法刻蚀。
后续工艺步骤与常规的SGT MOSFET器件相同，最终形成本发明实施例提供的完整器件结构。其中，第二氧化层的生长采用方法有高密度等离子体化学气相淀积法和热氧化法或者交错使用，多晶硅栅极的材料可以是多晶硅，其形成方法可以是化学气相沉积等。形成多晶硅栅极的过程为沉积多晶硅层，对沉积的多晶硅层进行平坦化和图形化处理，去除表面上多余的多晶硅层形成多晶硅栅极。采用离子注入工艺对N-外延层远离衬底的一侧进行掺杂形成N+源区和P-阱区。其中，N+源区为重掺杂，P-阱区为轻掺杂。
可选地，高温退火处理的温度包括800℃～1000℃。
其中，退火处理主要是指将材料曝露于高温一段很长时间后，然后再慢慢冷却的热处理制程。主要目的是释放应力、增加材料延展性和韧性、产生特殊显微结构等。当高温退火处理的温度为800℃～1000℃时，形成的P型掺杂层厚度最佳，具有较强的电荷平衡能力。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种屏蔽栅沟槽MOSFET，其特征在于，包括：
N+衬底；
设置于所述N+衬底一侧的N-外延层；
所述N-外延层内设置有屏蔽沟槽和P型掺杂层，所述屏蔽沟槽内设置有第一氧化层以及屏蔽多晶硅；其中，所述P型掺杂层为位于所述屏蔽沟槽的底部和侧壁的N-外延层掺杂后形成的膜层，所述第一氧化层设置于所述屏蔽沟槽和所述屏蔽多晶硅之间。
2.根据权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于，还包括：
设置于N+衬底远离所述N-外延层一侧的漏极金属层；
设置于所述N-外延层远离所述N+衬底一侧的N+源区和P-阱区，所述N+源区设置于所述P-阱区远离所述N+衬底的一侧；所述P-阱区设置有栅沟槽，所述栅沟槽贯穿所述N+源区和P-阱区延伸至所述N-外延层中；所述栅沟槽内设置有第二氧化层和多晶硅栅极，所述第二氧化层设置于所述栅沟槽和所述多晶硅栅极之间；
设置于所述N-外延层远离所述P-阱区一侧的介质层，设置于所述介质层远离所述N-外延层一侧的源极金属层，所述源极金属层分别与所述P-阱区和所述N+源区连接。
3.根据权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于，所述栅沟槽宽度包括0.5～2.5um，所述屏蔽沟槽宽度包括0.4～2.4um，所述栅沟槽深度包括0.6～1.5um，所述屏蔽沟槽深度包括1um～6um，所述P型掺杂层的厚度包括0.1～0.5um。
4.根据权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于，所述P型掺杂层的掺杂材料包括硼或铝。
5.一种屏蔽栅沟槽MOSFET的制作方法，其特征在于，包括：
提供一N+衬底；
在所述N+衬底一侧形成N-外延层；
在所述N-外延层内形成屏蔽沟槽，对位于所述屏蔽沟槽的底部和侧壁的N-外延层进行掺杂形成P型掺杂层；
在所述屏蔽沟槽内形成第一氧化层以及屏蔽多晶硅；其中，所述第一氧化层设置于所述屏蔽沟槽和所述屏蔽多晶硅栅极之间。
6.根据权利要求5所述的制作方法，其特征在于，在所述N-外延层形成屏蔽沟槽和位于所述屏蔽沟槽内的P型掺杂层，包括：
在所述N-外延层形成屏蔽沟槽；
沿第一方向、第二方向和第三方向分别对所述屏蔽沟槽的侧壁和底部进行P型杂质的注入；其中，所述第一方向、所述第二方向和所述第三方向不同；
进行高温退火处理形成P型掺杂层。
7.根据权利要求6所述的制作方法，其特征在于，所述第一方向和所述第二方向与所述N-外延层法线之间的夹角大于0°，且小于或等于30°，所述第三方向与所述N-外延层法线平行。
8.根据权利要求6所述的制作方法，其特征在于，所述P型杂质包括硼或铝，注入剂量包括1012～1015个/cm2，注入能量包括10Kev～120Kev。
9.根据权利要求6所述的制作方法，其特征在于，在所述N-外延层形成屏蔽沟槽之前还包括：
在所述N-外延层形成栅沟槽；
在所述栅沟槽表面形成第三氧化层，其中，所述第三氧化层覆盖所述栅沟槽的侧壁和所述N-外延层远离所述N+衬底的表面；
在所述N-外延层形成屏蔽沟槽，包括：
刻蚀所述栅沟槽的底部形成所述屏蔽沟槽；
进行高温退火处理形成P型掺杂层之后还包括：去除所述第三氧化层；
在所述屏蔽沟槽内形成第一氧化层以及屏蔽多晶硅之后还包括：
在所述栅沟槽内形成第二氧化层和多晶硅栅极，其中，所述第二氧化层设置于所述栅沟槽和所述多晶硅栅极之间；
对所述N-外延层远离所述衬底的一侧进行掺杂形成N+源区和P-阱区，所述N+源区设置于所述P-阱区远离所述N+衬底的一侧；
在所述N-外延层远离所述P-阱区的一侧形成介质层；
在所述介质层远离所述N-外延层的一侧形成源极金属层，所述源极金属层分别与所述P-阱区和所述N+源区连接；
在N+衬底远离所述N-外延层的一侧形成漏极金属层。
10.根据权利要求6所述的制作方法，其特征在于，所述高温退火处理的温度包括800℃～1000℃。
CN202210505353.1A 2022-05-10 2022-05-10 一种屏蔽栅沟槽mosfet及其制作方法 Pending CN114784110A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210505353.1A CN114784110A (zh) 2022-05-10 2022-05-10 一种屏蔽栅沟槽mosfet及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210505353.1A CN114784110A (zh) 2022-05-10 2022-05-10 一种屏蔽栅沟槽mosfet及其制作方法

Publications (1)

Publication Number Publication Date
CN114784110A true CN114784110A (zh) 2022-07-22

Family

ID=82436108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210505353.1A Pending CN114784110A (zh) 2022-05-10 2022-05-10 一种屏蔽栅沟槽mosfet及其制作方法

Country Status (1)

Country Link
CN (1) CN114784110A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863398A (zh) * 2023-02-06 2023-03-28 苏州锴威特半导体股份有限公司 一种碳化硅mosfet及其制造方法
CN116110944A (zh) * 2023-04-12 2023-05-12 江苏应能微电子股份有限公司 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法
CN116799070A (zh) * 2023-08-28 2023-09-22 江苏应能微电子股份有限公司 具有三重resurf结构的分离栅沟槽MOS器件及工艺
CN117334579A (zh) * 2023-10-25 2024-01-02 中晶新源(上海)半导体有限公司 一种屏蔽栅功率半导体器件及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863398A (zh) * 2023-02-06 2023-03-28 苏州锴威特半导体股份有限公司 一种碳化硅mosfet及其制造方法
CN116110944A (zh) * 2023-04-12 2023-05-12 江苏应能微电子股份有限公司 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法
CN116799070A (zh) * 2023-08-28 2023-09-22 江苏应能微电子股份有限公司 具有三重resurf结构的分离栅沟槽MOS器件及工艺
CN116799070B (zh) * 2023-08-28 2023-11-17 江苏应能微电子股份有限公司 具有三重resurf结构的分离栅沟槽MOS器件及工艺
CN117334579A (zh) * 2023-10-25 2024-01-02 中晶新源(上海)半导体有限公司 一种屏蔽栅功率半导体器件及其制作方法

Similar Documents

Publication Publication Date Title
US10763351B2 (en) Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
KR100759937B1 (ko) 트렌치 ｍｏｓｆｅｔ 디바이스, 및 이러한 트렌치 ｍｏｓｆｅｔ 디바이스를 형성하는 방법
CN114784110A (zh) 一种屏蔽栅沟槽mosfet及其制作方法
KR101876573B1 (ko) 반도체 소자 및 그 제조 방법
JP2018186270A (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
EP1269530B1 (en) Method of making a trench gate dmos transistor
CN109166922B (zh) 一种沟槽型超结功率终端结构及其制备方法
CN113035931B (zh) 沟槽式金属氧化物半导体场效应管器件及其制造方法
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
CN114464670B (zh) 一种超低比导的超结mosfet及其制备方法
CN111933714A (zh) 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法
CN114068680A (zh) 一种***栅mos器件及其制备方法
CN107134492B (zh) 超级结功率器件及其制造方法
CN116779446A (zh) 屏蔽栅mos器件及其制造方法
CN113314592B (zh) 一种集成sbr的低损耗高压超结器件及其制备方法
CN104916686A (zh) 一种vdmos器件及其制造方法
KR102062050B1 (ko) 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체
CN112909075A (zh) 一种具有电荷平衡结构的沟槽mosfet及其制作方法
CN102222619B (zh) 半导体装置的制造方法
CN117672865B (zh) 一种碳化硅沟槽型mosfet器件及其制备工艺
CN112687735A (zh) 一种屏蔽栅功率器件及其制备方法
US20240047570A1 (en) Power semiconductor device and manufacturing method thereof
CN219303671U (zh) 半导体结构
CN216389378U (zh) 一种沟槽型功率器件
CN112531026B (zh) 横向扩散金属氧化物半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 608, 6th Floor, No. 39 Yonghe Road, Yuzui Town, Jiangbei District, Chongqing 400020

Applicant after: Chongqing Yuntong Technology Co.,Ltd.

Address before: 518000 Room 401, building 1, xiehechang District B, No. 5, Baodong Road, xiuxin community, Kengzi street, Pingshan District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen Yuntong Technology Co.,Ltd.

CB02 Change of applicant information