CN116666222A - 一种Trench MOS器件及其制备方法 - Google Patents

一种Trench MOS器件及其制备方法 Download PDF

Info

Publication number
CN116666222A
CN116666222A CN202310934313.3A CN202310934313A CN116666222A CN 116666222 A CN116666222 A CN 116666222A CN 202310934313 A CN202310934313 A CN 202310934313A CN 116666222 A CN116666222 A CN 116666222A
Authority
CN
China
Prior art keywords
type
groove
mos device
epitaxial substrate
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310934313.3A
Other languages
English (en)
Inventor
丁振峰
骆建辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Sarui Semiconductor Technology Co ltd
Original Assignee
Jiangxi Sarui Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Sarui Semiconductor Technology Co ltd filed Critical Jiangxi Sarui Semiconductor Technology Co ltd
Priority to CN202310934313.3A priority Critical patent/CN116666222A/zh
Publication of CN116666222A publication Critical patent/CN116666222A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种Trench MOS器件及其制备方法，涉及半导体电子器件技术领域，制备方法包括提供一P型外延衬底；在P型外延衬底的表面进行刻蚀，形成沟槽，并沉积第一氧化层；在沟槽的底部进行离子注入，形成N型注入区；去除第一氧化层，生长第二氧化层；在第二氧化层生长多晶硅，以将沟槽填满，并进行磨平回刻；在P型外延衬底内分别进行N型和P型掺杂，得到阱区和源极；在P型外延衬底上沉积第三氧化层，刻蚀成凹槽；对第三氧化层进行P型掺杂，并在凹槽内沉积金属，本发明能够解决Trench MOS器件的击穿点设置在沟槽的底部区域，电场集中于沟槽的底部，分布不均匀，降低击穿电压和栅氧耐压性能的可靠性的技术问题。

Description

一种Trench MOS器件及其制备方法
技术领域
本发明涉及半导体电子器件技术领域，具体涉及一种Trench MOS器件及其制备方法。
背景技术
Trench MOS器件是一种新型垂直结构器件，是在VDMOS(垂直双扩散金属氧化物半导体场效应晶体管)的基础上发展起来的，和VDMOS相比，Trench MOS具有更低的导通电阻和栅漏电荷密度，因此具有更低的导通和开关损耗和更快的开关速度。同时由于TrenchMOS器件的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。
目前比较常见的Trench MOS器件的击穿点一般位于阱区与衬底的PN结处，或者是在沟槽底部，但是为了Trench MOS器件的稳定性，将Trench MOS器件的击穿点调制到沟槽的底部区域，电场集中于沟槽底部，分布不均匀，对提升BV(击穿电压）和栅氧耐压性能的可靠性带来了比较大的挑战。若需要提升BV(击穿电压）和栅氧耐压性能的可靠性，则需要改变尺寸，例如增厚外延衬底及其改变浓度等，增加Trench MOS器件的成本，耗时耗力。
发明内容
针对现有技术的不足，本发明的目的在于提供一种Trench MOS器件及其制备方法，旨在解决Trench MOS器件的击穿点设置在沟槽的底部区域，电场集中于沟槽的底部，分布不均匀，降低击穿电压和栅氧耐压性能的可靠性的技术问题。
本发明的一方面在于提供一种Trench MOS器件的制备方法，所述Trench MOS器件的制备方法包括：
提供一P型外延衬底；
在所述P型外延衬底的表面进行刻蚀，形成沟槽，并在所述P型外延衬底的表面和所述沟槽上沉积第一预设厚度的第一氧化层；
在所述沟槽的底部进行预设次数的离子注入，形成N型注入区，所述预设次数为2-4，所述N型注入区的掺杂离子为砷离子；
去除所述第一氧化层，以预设温度生长第二预设厚度的第二氧化层；
在所述第二氧化层生长多晶硅，以将沟槽填满，并将多晶硅进行磨平回刻；
在所述P型外延衬底内分别进行N型掺杂和P型掺杂，得到阱区和源极；
在所述P型外延衬底的表面沉积第三氧化层，于靠近所述沟槽的一侧刻蚀所述第三氧化层至所述P型外延衬底，形成凹槽；
在所述凹槽内进行N型掺杂，再在所述凹槽内沉积金属。
与现有技术相比，本发明的有益效果在于：通过本发明提供的一种Trench MOS器件的制备方法，能有效地提高Trench MOS器件的击穿电压和栅氧耐压性能的可靠性，具体为，通过在沟槽的底部进行预设次数的离子注入，形成N型注入区，N型注入区与P型外延衬底之间形成PN结，增强沟槽下方水平方向的耗尽，将Trench MOS器件的击穿点转移到此柱形的N型注入区周围，使得等势线从沟槽底部开始往下基本呈均匀分布，电场强度变化平缓，抗压部分在柱形的N型注入区均匀分布，降低了沟槽底部的电场强度，优化了击穿点的位置，提高了Trench MOS器件的击穿电压，使得沟槽底部的电场更加均匀，栅氧附近的电场强度降低，提高栅氧耐压性能的可靠性，从而解决了Trench MOS器件的击穿点设置在沟槽的底部区域，电场集中于沟槽的底部，分布不均匀，降低击穿电压和栅氧耐压性能的可靠性的技术问题。
根据上述技术方案的一方面，在所述预设次数下，所述砷离子的注入浓度相等，注入浓度为1×1011cm-3-1×1014cm-3。
根据上述技术方案的一方面，在所述预设次数下，所述砷离子的注入能量依次递增。
根据上述技术方案的一方面，所述预设温度为800℃-1100℃。
根据上述技术方案的一方面，所述第一预设厚度为300Å-500Å，所述第二预设厚度为400Å-700Å。
根据上述技术方案的一方面，在所述P型外延衬底内分别进行N型掺杂和P型掺杂，得到阱区和源极的步骤，具体包括：
对所述P型外延衬底进行N型掺杂，N型掺杂离子为磷，掺杂温度为700℃-1000℃，得到阱区；
对所述P型外延衬底进行P型掺杂，P型掺杂离子为硼，掺杂温度为800℃-1100℃，得到源极。
根据上述技术方案的一方面，所述N型掺杂离子的浓度为1×1010cm-3-1×1014cm-3，所述P型掺杂离子的浓度为1×1013cm-3-1×1017cm-3。
根据上述技术方案的一方面，所述凹槽内的N型掺杂的离子为砷，掺杂温度为700℃-1100℃，掺杂浓度为1×1013cm-3-1×1016cm-3。
本发明的另一方面在于提供一种Trench MOS器件，所述Trench MOS器件由上述任一项所述的Trench MOS器件的制备方法制备得到，所述Trench MOS器件包括：
P型外延衬底；
所述P型外延衬底设有沟槽，所述沟槽的底部设有N型注入区；
所述沟槽内依次设有第二氧化层和多晶硅，在所述沟槽和所述P型外延衬底上设有第三氧化层，所述第三氧化层上开设有凹槽，所述凹槽内沉积有金属；
所述沟槽和所述凹槽之间设有源极和阱区，所述源极设于所述阱区于远离所述N型注入区的一侧。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明的Trench MOS器件的制备方法的流程图；
图2为本发明的Trench MOS器件的制备方法的原理图；
附图元器件符号说明：
P型外延衬底10，第一氧化层20，第二氧化层21，第三氧化层22，N型注入区30，多晶硅40，阱区50，源极60，金属70。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造与操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定与限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的与所有的组合。
请参阅图1-图2，所示为本发明提供的一种Trench MOS器件的制备方法，所述Trench MOS器件的制备方法包括步骤S10-S17：
步骤S10，提供一P型外延衬底；
步骤S11，在所述P型外延衬底的表面进行刻蚀，形成沟槽，并在所述P型外延衬底的表面和所述沟槽上沉积第一预设厚度的第一氧化层；
其中，沟槽的深度为1μm-1.5μm，第一氧化层20的第一预设厚度为300Å-500Å。
步骤S12，在所述沟槽的底部进行预设次数的离子注入，形成N型注入区，所述预设次数为2-4，所述N型注入区的掺杂离子为砷离子；
其中，N型注入区30的掺杂离子为砷离子，通过离子注入的方法将砷离子注入N型注入区30，由于磷离子的扩散能力强于砷离子，不易控制掺杂区域，为了提升沟槽底部的击穿电压，避免N型注入区30扩散至其他区域，影响Trench MOS器件的性能，因此引入砷离子掺杂N型注入区30。
通过砷离子掺杂N型注入区30，在沟槽底部形成趋于柱形的N型掺杂区域，柱形的N型注入区30与P型外延衬底10之间形成PN结，增强沟槽下方水平方向的耗尽，将Trench MOS器件的击穿点转移到此柱形的N型注入区30周围，使得等势线从沟槽底部开始往下基本呈均匀分布，电场强度变化平缓，抗压部分在柱形的N型注入区30均匀分布，降低了沟槽底部的电场强度，优化了击穿点的位置，提高了Trench MOS器件的击穿电压，使得沟槽底部的电场更加均匀，栅氧附近的电场强度降低，提高栅氧耐压性能的可靠性。需要说明的是，当Trench MOS器件的击穿点在沟槽的底部区域时，电场集中在沟槽底部，等势线从沟槽底部开始往下由密变疏，电场分布不均匀，BV(击穿电压）和栅氧耐压性能的可靠性降低。
另外，预设次数为2-4，通过多次离子注入，以形成趋于柱形的N型注入区30，避免一次注入能量太高，造成砷离子扩散至其他区域，影响Trench MOS器件的性能。需要说明的是，当柱形的N型注入区30太短时，提升有限，等势线分布不均匀，电场分布不均匀，造成BV和栅氧耐压性能的可靠性提升有限；当柱形的N型注入区30太长时，在N型注入区30不超过P型外延衬底10的情况下，不会影响Trench MOS器件的性能，但是所需的能量过高，增加工艺难度，提高成本。
此外，预设次数下，砷离子的注入浓度相等，注入浓度为1×1011cm-3-1×1014cm-3，掺杂浓度相同，提高掺杂均匀性，避免掺杂浓度不同，造成电场的变化，等势线分布不均匀，电场分布不均匀，BV和栅氧耐压性能的可靠性降低。
进一步地，预设次数下，砷离子的注入能量依次递增，注入能量依次递增，以使得掺杂均匀，在多次不同注入能量的调配下，形成均匀掺杂的柱形的N型注入区30。
步骤S13，去除所述第一氧化层，以预设温度生长第二预设厚度的第二氧化层；
其中，预设温度为800℃-1100℃，第二预设厚度为400Å-700Å。预设温度的高温设置将会提高第二氧化层21的致密性以及平整度，第二氧化层21作为栅氧化层，用于隔离衬底。当第二预设厚度太薄时，无法有效地隔离衬底与栅极，造成短路。
步骤S14，在所述第二氧化层生长多晶硅，以将沟槽填满，并将多晶硅进行磨平回刻；
其中，多晶硅40磨平回刻后，形成栅极，避免多晶硅40残留于P型外延衬底10的表面造成短路。
步骤S15，在所述P型外延衬底内分别进行N型掺杂和P型掺杂，得到阱区和源极；
其中，源极60设于阱区50于远离N型注入区30的一侧。
具体为，对P型外延衬底10进行N型掺杂，N型掺杂离子为磷，掺杂温度为700℃-1000℃，得到阱区50；其中，N型掺杂离子的浓度为1×1010cm-3-1×1014cm-3。
对P型外延衬底10进行P型掺杂，P型掺杂离子为硼，掺杂温度为800℃-1100℃，得到源极60。其中，P型掺杂离子的浓度为1×1013cm-3-1×1017cm-3。
步骤S16，在所述P型外延衬底的表面沉积第三氧化层，于靠近所述沟槽的一侧刻蚀所述第三氧化层至所述P型外延衬底，形成凹槽；
其中，在P型外延衬底10的表面沉积第三氧化层22，并刻蚀形成凹槽，以便于沉积金属70，导通源极60，将源极60接出。
步骤S17，在所述凹槽内进行N型掺杂，再在所述凹槽内沉积金属。
其中，N型掺杂的离子为砷，掺杂温度为700℃-1100℃，掺杂浓度为1×1013cm-3-1×1016cm-3。
另外，本发明还提供一种Trench MOS器件，所述Trench MOS器件由上述所述的Trench MOS器件的制备方法制备得到，所述Trench MOS器件包括：
P型外延衬底；
所述P型外延衬底设有沟槽，所述沟槽的底部设有N型注入区；
其中，沟槽的深度为1μm-1.5μm。其中，N型注入区的掺杂离子为砷离子，通过离子注入的方法将砷离子注入N型注入区，通过预设次数的离子注入，以形成趋于柱形的N型注入区，预设次数的离子注入中，砷离子的注入浓度相等，注入浓度为1×1011cm-3-1×1014cm-3，掺杂浓度相同，提高掺杂均匀性，砷离子的注入能量依次递增，以提高掺杂的均匀性。
所述沟槽内依次设有第二氧化层和多晶硅，在所述沟槽和所述P型外延衬底上设有第三氧化层，所述第三氧化层上开设有凹槽，所述凹槽内沉积有金属；
其中，第二氧化层作为栅氧化层，用于隔离衬底，多晶硅形成栅极。
另外，凹槽的设置用于沉积金属，导通源极，将源极接出。
所述沟槽和所述凹槽之间设有源极和阱区，所述源极设于所述阱区于远离所述N型注入区的一侧。
其中，P型外延衬底进行N型掺杂得到阱区，P型外延衬底进行P型掺杂得到源极。
下面以具体实施例进一步说明本发明：
实施例1
本发明的第一实施例提供了一种Trench MOS器件的制备方法，所述Trench MOS器件的制备方法包括步骤S10-S17：
步骤S10，提供一P型外延衬底；
步骤S11，在所述P型外延衬底的表面进行刻蚀，形成沟槽，并在所述P型外延衬底的表面和所述沟槽上沉积第一预设厚度的第一氧化层；
其中，沟槽的深度为1μm-1.5μm，第一预设厚度为300Å-500Å。
步骤S12，在所述沟槽的底部进行预设次数的离子注入，形成N型注入区，所述预设次数为2-4，所述N型注入区的掺杂离子为砷离子；
其中，N型注入区的掺杂离子为砷离子。另外，预设次数为3。
此外，预设次数下，砷离子的注入浓度相等，注入浓度为5×1012cm-3。
进一步地，预设次数下，砷离子的注入能量依次递增，分别为30Kev-80Kev、400Kev-600Kev、900Kev-1100Kev。
在本实施例中，砷离子的注入能量分别为55Kev、500Kev、1000Kev，注入能量依次递增。
步骤S13，去除所述第一氧化层，以预设温度生长第二预设厚度的第二氧化层；
其中，预设温度为800℃-1100℃，第二预设厚度为400Å-700Å。第二氧化层作为栅氧化层，用于隔离衬底。
步骤S14，在所述第二氧化层生长多晶硅，以将沟槽填满，并将多晶硅进行磨平回刻；
其中，多晶硅磨平回刻后，形成栅极。
步骤S15，在所述P型外延衬底内分别进行N型掺杂和P型掺杂，得到阱区和源极；
其中，源极设于阱区于远离N型注入区的一侧。
具体为，对所述P型外延衬底进行N型掺杂，N型掺杂离子为磷，掺杂温度为700℃-1000℃，得到阱区；其中，N型掺杂离子的浓度为1×1010cm-3-1×1014cm-3。
对所述P型外延衬底进行P型掺杂，P型掺杂离子为硼，掺杂温度为800℃-1100℃，得到源极。其中，P型掺杂离子的浓度为1×1013cm-3-1×1017cm-3。
步骤S16，在所述P型外延衬底的表面沉积第三氧化层，于靠近所述沟槽的一侧刻蚀所述第三氧化层至所述P型外延衬底，形成凹槽；
其中，形成凹槽，以便于沉积金属，导通源极，将源极接出。
步骤S17，在所述凹槽内进行N型掺杂，再在所述凹槽内沉积金属。
其中，N型掺杂的离子为砷，掺杂温度为700℃-1100℃，掺杂浓度为1×1013cm-3-1×1016cm-3。
实施例2
本发明第二实施例提供的一种Trench MOS器件的制备方法，本实施例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
预设次数下，砷离子的注入浓度相等，注入浓度为1×1011cm-3。
实施例3
本发明第三实施例提供的一种Trench MOS器件的制备方法，本实施例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
预设次数下，砷离子的注入浓度相等，注入浓度为1×1014cm-3。
实施例4
本发明第四实施例提供的一种Trench MOS器件的制备方法，本实施例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
预设次数下，砷离子的注入能量分别为40Kev、400Kev、900Kev。
实施例5
本发明第五实施例提供的一种Trench MOS器件的制备方法，本实施例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
预设次数下，砷离子的注入能量分别为70Kev、550Kev、1050Kev。
实施例6
本发明第六实施例提供的一种Trench MOS器件的制备方法，本实施例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
预设次数下，砷离子的注入能量分别为80Kev、600Kev、1100Kev。
实施例7
本发明第七实施例提供的一种Trench MOS器件的制备方法，本实施例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
预设次数为2次。
实施例8
本发明第八实施例提供的一种Trench MOS器件的制备方法，本实施例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
预设次数为4次。
对比例1
本发明第一对比例提供的一种Trench MOS器件的制备方法，本对比例中的TrenchMOS器件的制备方法与第一实施例中的Trench MOS器件的制备方法的不同之处在于：
没有N型注入区。
请参阅下表1，所示为不同实施例和对比例下制备的Trench MOS器件的制备方法的各项性能测试结果。
表1
结合实施例1至实施例8以及对比例1的数据可知，通过设置N型注入区，能有效地提高Trench MOS器件的击穿电压和栅氧耐压性能的可靠性。
结合实施例1至实施例3的数据可知，当注入浓度过高时，影响Trench MOS器件的栅极、源极、阱区的电场电势走向，影响Trench MOS器件的性能；当注入浓度过低时，柱形的N型注入区与P型外延衬底之间形成PN结，增强沟槽下方水平方向的耗尽有限，电场分布不均匀，BV(击穿电压）和栅氧耐压性能的可靠性提升有限。
结合实施例1、实施例4至实施例6的数据可知，注入能量的调配影响N型注入区掺杂的均匀性，当注入能量的调配变化时，N型注入区掺杂的均匀性将会降低，等势线分布不均匀，电场分布不均匀，降低BV和栅氧耐压性能的可靠性。
结合实施例1、实施例7、实施例8的数据可知，当预设次数过多时，不会影响TrenchMOS器件的性能，但是增加工艺难度，提高成本；当预设次数过短时，将会水平方向扩散，提升有限，等势线分布不均匀，电场分布不均匀，造成BV和栅氧耐压性能的可靠性提升有限。
综上，通过设置N型注入区，能有效地提高Trench MOS器件的击穿电压和栅氧耐压性能的可靠性。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体与详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形与改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种Trench MOS器件的制备方法，其特征在于，所述Trench MOS器件的制备方法包括：
提供一P型外延衬底；
在所述P型外延衬底的表面进行刻蚀，形成沟槽，并在所述P型外延衬底的表面和所述沟槽上沉积第一预设厚度的第一氧化层；
在所述沟槽的底部进行预设次数的离子注入，形成N型注入区，所述预设次数为2-4，所述N型注入区的掺杂离子为砷离子；
去除所述第一氧化层，以预设温度生长第二预设厚度的第二氧化层；
在所述第二氧化层生长多晶硅，以将沟槽填满，并将多晶硅进行磨平回刻；
在所述P型外延衬底内分别进行N型掺杂和P型掺杂，得到阱区和源极；
在所述P型外延衬底的表面沉积第三氧化层，于靠近所述沟槽的一侧刻蚀所述第三氧化层至所述P型外延衬底，形成凹槽；
在所述凹槽内进行N型掺杂，再在所述凹槽内沉积金属。
2.根据权利要求1所述的Trench MOS器件的制备方法，其特征在于，在所述预设次数下，所述砷离子的注入浓度相等，注入浓度为1×1011cm-3-1×1014cm-3。
3.根据权利要求1所述的Trench MOS器件的制备方法，其特征在于，在所述预设次数下，所述砷离子的注入能量依次递增。
4.根据权利要求1所述的Trench MOS器件的制备方法，其特征在于，所述预设温度为800℃-1100℃。
5.根据权利要求1所述的Trench MOS器件的制备方法，其特征在于，所述第一预设厚度为300Å-500Å，所述第二预设厚度为400Å-700Å。
6.根据权利要求1所述的Trench MOS器件的制备方法，其特征在于，在所述P型外延衬底内分别进行N型掺杂和P型掺杂，得到阱区和源极的步骤，具体包括：
对所述P型外延衬底进行N型掺杂，N型掺杂离子为磷，掺杂温度为700℃-1000℃，得到阱区；
对所述P型外延衬底进行P型掺杂，P型掺杂离子为硼，掺杂温度为800℃-1100℃，得到源极。
7.根据权利要求6所述的Trench MOS器件的制备方法，其特征在于，所述N型掺杂离子的浓度为1×1010cm-3-1×1014cm-3，所述P型掺杂离子的浓度为1×1013cm-3-1×1017cm-3。
8.根据权利要求1所述的Trench MOS器件的制备方法，其特征在于，所述凹槽内的N型掺杂的离子为砷，掺杂温度为700℃-1100℃，掺杂浓度为1×1013cm-3-1×1016cm-3。
9.一种Trench MOS器件，其特征在于，所述Trench MOS器件由权利要求1-8任一项所述的Trench MOS器件的制备方法制备得到，所述Trench MOS器件包括：
P型外延衬底；
所述P型外延衬底设有沟槽，所述沟槽的底部设有N型注入区；
所述沟槽内依次设有第二氧化层和多晶硅，在所述沟槽和所述P型外延衬底上设有第三氧化层，所述第三氧化层上开设有凹槽，所述凹槽内沉积有金属；
所述沟槽和所述凹槽之间设有源极和阱区，所述源极设于所述阱区于远离所述N型注入区的一侧。
CN202310934313.3A 2023-07-28 2023-07-28 一种Trench MOS器件及其制备方法 Pending CN116666222A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310934313.3A CN116666222A (zh) 2023-07-28 2023-07-28 一种Trench MOS器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310934313.3A CN116666222A (zh) 2023-07-28 2023-07-28 一种Trench MOS器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116666222A true CN116666222A (zh) 2023-08-29

Family

ID=87717442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310934313.3A Pending CN116666222A (zh) 2023-07-28 2023-07-28 一种Trench MOS器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116666222A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465843B1 (en) * 1999-03-24 2002-10-15 Infineon Technologies Ag MOS-transistor structure with a trench-gate-electrode and a limited specific turn-on resistance and method for producing an MOS-transistor structure
CN102148163A (zh) * 2011-03-04 2011-08-10 电子科技大学 超结结构和超结半导体器件的制造方法
CN105632931A (zh) * 2014-11-04 2016-06-01 台湾积体电路制造股份有限公司 半导体器件的制造方法及半导体器件
CN109994550A (zh) * 2017-12-30 2019-07-09 贵州恒芯微电子科技有限公司 一种低压槽栅超结mos器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465843B1 (en) * 1999-03-24 2002-10-15 Infineon Technologies Ag MOS-transistor structure with a trench-gate-electrode and a limited specific turn-on resistance and method for producing an MOS-transistor structure
CN102148163A (zh) * 2011-03-04 2011-08-10 电子科技大学 超结结构和超结半导体器件的制造方法
CN105632931A (zh) * 2014-11-04 2016-06-01 台湾积体电路制造股份有限公司 半导体器件的制造方法及半导体器件
CN109994550A (zh) * 2017-12-30 2019-07-09 贵州恒芯微电子科技有限公司 一种低压槽栅超结mos器件

Similar Documents

Publication Publication Date Title
TWI676288B (zh) Lv/mv超接面溝槽功率mosfet元件及其製備方法
CN100565919C (zh) 电荷补偿半导体器件及相关制造工艺
US6509240B2 (en) Angle implant process for cellular deep trench sidewall doping
US7960783B2 (en) Devices containing permanent charge
JP3413250B2 (ja) 半導体装置及びその製造方法
US4931408A (en) Method of fabricating a short-channel low voltage DMOS transistor
CN104637821B (zh) 超级结器件的制造方法
CN103050532B (zh) Rf ldmos器件及制造方法
US9000516B2 (en) Super-junction device and method of forming the same
CN107425046B (zh) 一种ldmos器件及其制作方法
CN101958283A (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
CN111989778B (zh) 小间距超结mosfet结构和方法
CN109037310B (zh) 一种超结功率器件终端结构及其制备方法
CN111933714A (zh) 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法
CN103035678B (zh) Rf ldmos器件及制造方法
CN103839990B (zh) 一种igbt的缓冲层结构及其制作方法
CN116666222A (zh) 一种Trench MOS器件及其制备方法
JP2006140250A (ja) 半導体装置及びその製造方法
CN116682734B (zh) 一种Trench MOS器件及其制备方法
CN116666223B (zh) 一种改善sgt阈值电压稳定性的工艺方法及sgt器件
CN116387348B (zh) 一种精确控制短沟道的平面型SiC MOSFET及其制造方法
KR100378179B1 (ko) 높은 전류 수송 능력을 갖는 바이폴라 접합 트랜지스터의 제조 방법
CN216054715U (zh) 平面型vdmos器件
CN214203693U (zh) 一种功率半导体、晶体管及电子器件
CN112531026B (zh) 横向扩散金属氧化物半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230829