CN116094527A - 消除游走杂散的积分差分调制器 - Google Patents
消除游走杂散的积分差分调制器 Download PDFInfo
- Publication number
- CN116094527A CN116094527A CN202310366364.0A CN202310366364A CN116094527A CN 116094527 A CN116094527 A CN 116094527A CN 202310366364 A CN202310366364 A CN 202310366364A CN 116094527 A CN116094527 A CN 116094527A
- Authority
- CN
- China
- Prior art keywords
- output
- accumulator
- signal
- mash1
- walk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/37—Compensation or reduction of delay or phase error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明提供了一种消除游走杂散的积分差分调制器,包括:多级MASH 1‑1‑1结构,被配置为构成MASH 1‑1‑1结构调制器;以及多个抖动模块,被配置为分别向各级MASH 1‑1‑1结构提供抖动信号;其中每个抖动信号幅度相异,以减小小数分频比的时钟输出时的游走杂散。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种消除游走杂散的积分差分调制器。
背景技术
在无线通信***和电子测量测试***中,都需要高速振荡的射频信号来实现调制解调。随着通信***的愈加复杂和越来越多的无线电磁谱干扰,***对信号源的指标提出了更高的要求。信号源的稳定度、相位噪声以及变频时间都会直接影响***的性能。例如在雷达***中,频率源相位噪声的恶化将会直接导致目标的分辨率下降。同时,雷达不间断的快速扫描又需要频率源能提供很高的切换速度。如何在通信***中提供高质量的信号源,便成了频率合成领域研究的重点。
锁相环式频率合成器是当前频率合成应用最广泛的技术。在锁相式频率合成技术中,如果采用整数分频锁相环,则输出频率步进为参考频率值。如果需要比较小的频率步进,就必须减小参考频率。然而,这种做法是以牺牲带内相位噪声的指标为代价的。同样的,如果增大参考频率值,带内相位噪声会得到改善,但是却无法得到较小的频率步进。因此,小步进和低相噪在整数锁相式频率合成器设计中是相互制约的两个指标。
小数分频频率合成技术正是为了解决上述问题而被提出的,它采用不断变化的分频比来实现小数分频。这样,频率合成器的输出频率可以按输入参考频率的分数倍变化,即使采取比较大的参考频率,也可以实现比参考频率更小的步进。1993年,Δ-Σ(Delta-sigma)调制技术运用到小数分频领域当中。随着大规模集成电路的发展,基于Δ-Σ调制技术的小数分频器被广泛应用。
由于受到集成电路容量的限制,现有的商用小数分频芯片中Δ-Σ调制器的位数无法做到很高,理论上位数越高,频率精度越高。在相同位数的情况下,如能更好地抑制频率合成器的输出杂散,减低噪声干扰,就能提高输出频谱纯度,从而提高频率精度。其中整数边缘杂散是小数分频频率合成器输出杂散中的一种。而整数边缘杂散产生的主要原因是参考时钟的高次谐波跟VCO(压控振荡器)输出频率的交调。
去除边缘杂散主要采用MASH1-1-1,其作用包括:1.瞬时分频比更加随机化,也可以认为是周期更大,当趋向于无穷大时,即为非周期信号;2.多级Sigma-Delta 调制器,噪声整形传递函数效果更好。
如图1所示为现有技术的MASH 1-1-1 结构SDM(调制器),其在第一级加小幅度的dither0,该现有技术的MASH 1-1-1 结构在第一级加小幅度的dither0,在输出小数分频比的时钟时会产生游走杂散。如图2所示为高阶单环路结构的SDM,但其具有设计比较复杂、稳定性差的问题,适用范围有限。
发明内容
本发明的目的在于提供一种消除游走杂散的积分差分调制器,以解决现有的MASH1-1-1 结构SDM在输出小数分频比的时钟时会产生游走杂散的问题。
为解决上述技术问题,本发明提供一种消除游走杂散的积分差分调制器,包括:
多级MASH 1-1-1 结构,被配置为构成MASH 1-1-1 结构调制器;以及
多个抖动模块,被配置为分别向各级MASH 1-1-1 结构提供抖动信号;其中每个抖动信号幅度相异,以减小小数分频比的时钟输出时的游走杂散。
可选的,在所述的消除游走杂散的积分差分调制器中,第一级MASH 1-1-1 结构包括:
第一输入信号,被提供至第一累加器;
第一累加器,被配置为输出提供至第一积分器;
第一积分器,被配置为输出提供至第一量化器和第三累加器;
第一量化器,被配置为输出提供至第二累加器、第三累加器和第一延迟器;
第一延迟器,被配置为输出提供至第一累加器;
第二累加器,被配置为输出第一输出信号;
第三累加器,被配置为输出提供至第二级MASH 1-1-1 结构。
可选的,在所述的消除游走杂散的积分差分调制器中,第二级MASH 1-1-1 结构包括:
第四累加器,被配置为输出提供至第二积分器;
第二积分器,被配置为输出提供至第二量化器和第六累加器;
第二量化器,被配置为输出提供至第五累加器、第六累加器和第二延迟器;
第二延迟器,被配置为输出提供至第四累加器;
第五累加器,被配置为输出提供至第一反相积分器;
第一反相积分器,被配置为输出提供至第二累加器;
第六累加器,被配置为输出提供至第三级MASH 1-1-1 结构;
其中第一抖动信号和第三累加器的输出提供至第四累加器的输入端。
可选的,在所述的消除游走杂散的积分差分调制器中,第三级MASH 1-1-1 结构包括:
第七累加器,被配置为输出提供至第三积分器;
第三积分器,被配置为输出提供至第三量化器和第八累加器;
第三量化器,被配置为输出提供至第八累加器、第二反相积分器和第三延迟器;
第三延迟器,被配置为输出提供至第七累加器;
第二反相积分器,被配置为输出提供至第五累加器;
第八累加器,被配置为输出第二输出信号;
其中第二抖动信号和第六累加器的输出提供至第七累加器的输入端。
可选的,在所述的消除游走杂散的积分差分调制器中,若第一级MASH 1-1-1 结构施加抖动信号,则y的输出为:
。
可选的,在所述的消除游走杂散的积分差分调制器中,还包括高阶单环路结构的SDM;
高阶单环路结构的SDM包括:
第九累加器,被配置为输入第一输入信号和第一输出信号,其输出提供至第十累加器;
第十累加器,被配置为输出提供至第四延迟器;
第四延迟器,被配置为输出提供至第十累加器、第一放大器和第十一累加器;
第一放大器,被配置为将输入信号呈第一倍数分频,其输出提供至第十三累加器;
第十一累加器,被配置为输出提供至第二放大器、第五延迟器和第十二累加器;
第二放大器,被配置为将输入信号呈第二倍数分频,其输出提供至第十三累加器;
第五延迟器,被配置为输出提供至第十一累加器;
第十二累加器,被配置为输出提供至第三放大器和第六延迟器;
第三放大器,被配置为将输入信号呈第三倍数分频,其输出提供至第十三累加器;
第六延迟器,被配置为输出提供至第十二累加器;
第十三累加器,被配置为输入第一输入信号、第一分频信号、第二分频信号和第三分频信号,其输出提供至第四量化器,使得第四量化器输出第一输出信号。
可选的,在所述的消除游走杂散的积分差分调制器中,对于高阶单环路结构的SDM,y的输出为:
通过滤波器设计软件优化第一倍数a、第二倍数b和第三倍数c从而得到优化后的
。
可选的,在所述的消除游走杂散的积分差分调制器中,多级加抖动信号的MASH 1-1-1 结构的SDM,y的输出:
当第一抖动信号dither1和第二抖动信号dither2 足够大且符合一定规律的时候就可以有效的消除输出小数分频比的时钟的游走杂散,同时不引入额外的噪声。
可选的,在所述的消除游走杂散的积分差分调制器中,以第二抖动信号dither2为例,当第二抖动信号dither2的幅度达到第一输入信号的满幅度的一半时,可以起到减小游走杂散的目的。
可选的,在所述的消除游走杂散的积分差分调制器中,以第二抖动信号dither2为例,当第二抖动信号dither2符合的时候,(其中D0(z)是小幅度的伪随机码序列)就可以起到减小游走杂散的目的。
在本发明提供的消除游走杂散的积分差分调制器中,通过多个抖动模块分别向各级MASH 1-1-1 结构提供抖动信号,其中每个抖动信号幅度相异,消除了MASH 1-1-1 结构的SDM输出时钟的游走杂散,提高电路小数分频比时的性能,方便应用在各种小数分频的锁相环里,消除游走杂散的同时不明显增加环路噪声。
附图说明
图1是现有的MASH 1-1-1 结构SDM示意图。
图2是现有的高阶单环路结构的SDM示意图。
图3是本发明一实施例消除游走杂散的积分差分调制器示意图。
图4是本发明一实施例消除游走杂散的积分差分调制器示意图。
图5是本发明一实施例消除游走杂散的积分差分调制器的频率响应曲线示意图。
图6是本发明一实施例消除游走杂散的积分差分调制器的光谱响应曲线示意图。
具体实施方式
下面结合具体实施方式参考附图进一步阐述本发明。
应当指出,各附图中的各组件可能为了图解说明而被夸大地示出,而不一定是比例正确的。在各附图中,给相同或功能相同的组件配备了相同的附图标记。
在本发明中,除非特别指出,“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外,“布置在…上或上方”仅仅表示两个部件之间的相对位置关系,而在一定情况下、如在颠倒产品方向后,也可以转换为“布置在…下或下方”,反之亦然。
在本发明中,各实施例仅仅旨在说明本发明的方案,而不应被理解为限制性的。
在本发明中,除非特别指出,量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出,在本发明的实施例中,为清楚、简单起见,可能示出了仅仅一部分部件或组件,但是本领域的普通技术人员能够理解,在本发明的教导下,可根据具体场景需要添加所需的部件或组件。另外,除非另行说明,本发明的不同实施例中的特征可以相互组合。例如,可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征,所得到的实施例同样落入本申请的公开范围或记载范围。
在此还应当指出,在本发明的范围内,“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等,而是允许一定的合理误差,也就是说,所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推,在本发明中,表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。
另外,本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出,各方法步骤可以以不同顺序执行。
以下结合附图和具体实施例对本发明提出的消除游走杂散的积分差分调制器作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的目的在于提供一种消除游走杂散的积分差分调制器,以解决现有的MASH1-1-1 结构SDM在输出小数分频比的时钟时会产生游走杂散的问题。
为实现上述目的,本发明提供了一种消除游走杂散的积分差分调制器,包括:多级MASH 1-1-1 结构,被配置为构成MASH 1-1-1 结构调制器;以及多个抖动模块,被配置为分别向各级MASH 1-1-1 结构提供抖动信号;其中每个抖动信号幅度相异,以减小小数分频比的时钟输出时的游走杂散。
图3-6提供了本发明的实施例,如图3所示,本发明提供一种消除游走杂散的积分差分调制器,包括:多级MASH 1-1-1 结构,被配置为构成MASH 1-1-1 结构调制器;以及多个抖动模块,被配置为分别向各级MASH 1-1-1 结构提供抖动信号;其中每个抖动信号幅度相异,以减小小数分频比的时钟输出时的游走杂散。
如图3所示,在所述的消除游走杂散的积分差分调制器中,第一级MASH 1-1-1 结构包括:第一输入信号x,被提供至第一累加器1;第一累加器1,被配置为输出提供至第一积分器2;第一积分器2,被配置为输出提供至第一量化器3和第三累加器6;第一量化器3,被配置为输出提供至第二累加器5、第三累加器6和第一延迟器4;第一延迟器4,被配置为输出提供至第一累加器1;第二累加器5,被配置为输出第一输出信号y;第三累加器6,被配置为输出提供至第二级MASH 1-1-1 结构。
进一步的,在所述的消除游走杂散的积分差分调制器中,第二级MASH 1-1-1 结构包括:第四累加器7,被配置为输出提供至第二积分器8;第二积分器8,被配置为输出提供至第二量化器9和第六累加器13;第二量化器9,被配置为输出提供至第五累加器11、第六累加器13和第二延迟器10;第二延迟器10,被配置为输出提供至第四累加器7;第五累加器11,被配置为输出提供至第一反相积分器12;第一反相积分器12,被配置为输出提供至第二累加器5;第六累加器13,被配置为输出提供至第三级MASH 1-1-1 结构;其中第一抖动信号dither1和第三累加器的输出-e1提供至第四累加器7的输入端。
更进一步的,在所述的消除游走杂散的积分差分调制器中,第三级MASH 1-1-1 结构包括:第七累加器14,被配置为输出提供至第三积分器15;第三积分器15,被配置为输出提供至第三量化器16和第八累加器19;第三量化器16,被配置为输出提供至第八累加器19、第二反相积分器18和第三延迟器17;第三延迟器17,被配置为输出提供至第七累加器14;第二反相积分器18,被配置为输出提供至第五累加器11;第八累加器19,被配置为输出第二输出信号-e3;其中第二抖动信号dither2和第六累加器13的输出-e2提供至第七累加器14的输入端。
另外,在所述的消除游走杂散的积分差分调制器中,若第一级MASH 1-1-1 结构施加抖动信号,则y的输出为:
。
如图4所示,在所述的消除游走杂散的积分差分调制器中,还包括高阶单环路结构的SDM;高阶单环路结构的SDM包括:第九累加器21,被配置为输入第一输入信号x和第一输出信号y,其输出提供至第十累加器22;第十累加器22,被配置为输出提供至第四延迟器23;第四延迟器23,被配置为输出提供至第十累加器22、第一放大器24和第十一累加器27;第一放大器24,被配置为将输入信号呈第一倍数分频,其输出提供至第十三累加器31;第十一累加器27,被配置为输出提供至第二放大器25、第五延迟器28和第十二累加器29;第二放大器25,被配置为将输入信号呈第二倍数分频,其输出提供至第十三累加器31;第五延迟器28,被配置为输出提供至第十一累加器27;第十二累加器29,被配置为输出提供至第三放大器26和第六延迟器30;第三放大器,被配置为将输入信号呈第三倍数分频,其输出提供至第十三累加器;第六延迟器30,被配置为输出提供至第十二累加器29;第十三累加器31,被配置为输入第一输入信号x、第一分频信号、第二分频信号和第三分频信号,其输出提供至第四量化器32,使得第四量化器32输出第一输出信号y。
SDM 的频率响应曲线如图5所示,从SDM 的频率响应曲线可以看出本文的结构没有恶化SDM的相位噪声。SDM 的光谱响应曲线如图6所示,从SDM 的光谱响应曲线可以看出左边的图示有明显的两条光带,这就对应了游走杂散,右边的改进结构就没有了明显的光带,从而改善了游走杂散。
具体的,在所述的消除游走杂散的积分差分调制器中,对于高阶单环路结构的SDM,y的输出为:通过滤波器设计软件优化第一倍数a、第二倍数b和第三倍数c从而得到优化后的
。
进一步的,在所述的消除游走杂散的积分差分调制器中,多级加抖动信号的MASH1-1-1 结构的SDM,y的输出:
当第一抖动信号dither1和第二抖动信号dither2 足够大且符合一定规律的时候就可以有效的消除输出小数分频比的时钟的游走杂散,同时不引入额外的噪声。在所述的消除游走杂散的积分差分调制器中,以第二抖动信号dither2为例,当第二抖动信号dither2的幅度达到第一输入信号的满幅度的一半时,可以起到减小游走杂散的目的。
可选的,在所述的消除游走杂散的积分差分调制器中,以第二抖动信号dither2为例,当第二抖动信号dither2符合的时候,(其中 D0(z)是小幅度的伪随机码序列)就可以起到减小游走杂散的目的。
在本发明提供的消除游走杂散的积分差分调制器中,通过多个抖动模块分别向各级MASH 1-1-1 结构提供抖动信号,其中每个抖动信号幅度相异,消除了MASH 1-1-1 结构的SDM输出时钟的游走杂散,提高电路小数分频比时的性能,方便应用在各种小数分频的锁相环里,消除游走杂散的同时不明显增加环路噪声。
综上,上述实施例对消除游走杂散的积分差分调制器的不同构型进行了详细说明,当然,本发明包括但不局限于上述实施中所列举的构型,任何在上述实施例提供的构型基础上进行变换的内容,均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的***而言,由于与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (9)
1.一种消除游走杂散的积分差分调制器,其特征在于,包括:
多级MASH 1-1-1 结构,被配置为构成MASH 1-1-1 结构调制器;以及
多个抖动模块,被配置为分别向各级MASH 1-1-1 结构提供抖动信号;其中每个抖动信号幅度相异,以减小小数分频比的时钟输出时的游走杂散。
2.如权利要求1所述的消除游走杂散的积分差分调制器,其特征在于,第一级MASH 1-1-1 结构包括:
第一输入信号,被提供至第一累加器;
第一累加器,被配置为输出提供至第一积分器;
第一积分器,被配置为输出提供至第一量化器和第三累加器;
第一量化器,被配置为输出提供至第二累加器、第三累加器和第一延迟器;
第一延迟器,被配置为输出提供至第一累加器;
第二累加器,被配置为输出第一输出信号;
第三累加器,被配置为输出提供至第二级MASH 1-1-1 结构。
3.如权利要求2所述的消除游走杂散的积分差分调制器,其特征在于,第二级MASH 1-1-1 结构包括:
第四累加器,被配置为输出提供至第二积分器;
第二积分器,被配置为输出提供至第二量化器和第六累加器;
第二量化器,被配置为输出提供至第五累加器、第六累加器和第二延迟器;
第二延迟器,被配置为输出提供至第四累加器;
第五累加器,被配置为输出提供至第一反相积分器;
第一反相积分器,被配置为输出提供至第二累加器;
第六累加器,被配置为输出提供至第三级MASH 1-1-1 结构;
其中第一抖动信号和第三累加器的输出提供至第四累加器的输入端。
4.如权利要求3所述的消除游走杂散的积分差分调制器,其特征在于,第三级MASH 1-1-1 结构包括:
第七累加器,被配置为输出提供至第三积分器;
第三积分器,被配置为输出提供至第三量化器和第八累加器;
第三量化器,被配置为输出提供至第八累加器、第二反相积分器和第三延迟器;
第三延迟器,被配置为输出提供至第七累加器;
第二反相积分器,被配置为输出提供至第五累加器;
第八累加器,被配置为输出第二输出信号;
其中第二抖动信号和第六累加器的输出提供至第七累加器的输入端。
5.如权利要求3所述的消除游走杂散的积分差分调制器,其特征在于,若第一级MASH1-1-1 结构施加抖动信号,则y的输出为:
其中 D0(z)为第一级输入的抖动信号,E3(z)为第二输出信号。
6.如权利要求3所述的消除游走杂散的积分差分调制器,其特征在于,还包括高阶单环路结构的SDM;
高阶单环路结构的SDM包括:
第九累加器,被配置为输入第一输入信号和第一输出信号,其输出提供至第十累加器;
第十累加器,被配置为输出提供至第四延迟器;
第四延迟器,被配置为输出提供至第十累加器、第一放大器和第十一累加器;
第一放大器,被配置为将输入信号呈第一倍数分频,其输出提供至第十三累加器;
第十一累加器,被配置为输出提供至第二放大器、第五延迟器和第十二累加器;
第二放大器,被配置为将输入信号呈第二倍数分频,其输出提供至第十三累加器;
第五延迟器,被配置为输出提供至第十一累加器;
第十二累加器,被配置为输出提供至第三放大器和第六延迟器;
第三放大器,被配置为将输入信号呈第三倍数分频,其输出提供至第十三累加器;
第六延迟器,被配置为输出提供至第十二累加器;
第十三累加器,被配置为输入第一输入信号、第一分频信号、第二分频信号和第三分频信号,其输出提供至第四量化器,使得第四量化器输出第一输出信号。
7.如权利要求3所述的消除游走杂散的积分差分调制器,其特征在于,对于高阶单环路结构的SDM,y的输出为:
通过滤波器设计软件优化第一倍数a、第二倍数b和第三倍数c从而得到优化后的
。
8.如权利要求3所述的消除游走杂散的积分差分调制器,其特征在于,多级加抖动信号的MASH 1-1-1 结构的SDM,y的输出:
其中 D1(z)为第一抖动信号,D2(z)为第二抖动信号。
9.如权利要求3所述的消除游走杂散的积分差分调制器,其特征在于,第二抖动信号符合,其中 D0(z)是小幅度的伪随机码序列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310366364.0A CN116094527B (zh) | 2023-04-07 | 2023-04-07 | 消除游走杂散的积分差分调制器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310366364.0A CN116094527B (zh) | 2023-04-07 | 2023-04-07 | 消除游走杂散的积分差分调制器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116094527A true CN116094527A (zh) | 2023-05-09 |
CN116094527B CN116094527B (zh) | 2023-07-25 |
Family
ID=86204835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310366364.0A Active CN116094527B (zh) | 2023-04-07 | 2023-04-07 | 消除游走杂散的积分差分调制器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116094527B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002135120A (ja) * | 2000-10-26 | 2002-05-10 | Nec Corp | Δς変調器 |
CN1470105A (zh) * | 2000-09-18 | 2004-01-21 | �����ɷ� | 多采样sigma-delta模/数变换器 |
JP2007318290A (ja) * | 2006-05-24 | 2007-12-06 | Renesas Technology Corp | 通信用半導体集積回路 |
JP2014230113A (ja) * | 2013-05-23 | 2014-12-08 | 日本無線株式会社 | シグマデルタ変調器 |
CN106849946A (zh) * | 2016-12-13 | 2017-06-13 | 航天恒星科技有限公司 | 一种小数分频频率综合器及小数分频方法 |
US20190089368A1 (en) * | 2017-07-24 | 2019-03-21 | University College Cork - National University Of Ireland, Cork | Apparatus for reducing wandering spurs in a fractional-n frequency synthesizer |
CN111224664A (zh) * | 2020-01-17 | 2020-06-02 | 核芯互联科技(青岛)有限公司 | SoC内置高精度高速振荡器的数字校准方法及装置 |
CN112953531A (zh) * | 2021-02-18 | 2021-06-11 | 华南理工大学 | 一种基于新型delta-sigma调制器的锁相环小数分频方法 |
US20210399734A1 (en) * | 2020-06-17 | 2021-12-23 | University College Dublin | Apparatus for mitigating wandering spurs in a fractional-n frequency synthesizer |
CN115276646A (zh) * | 2022-08-04 | 2022-11-01 | 成都通量科技有限公司 | 一种低噪声级联小数锁相环 |
-
2023
- 2023-04-07 CN CN202310366364.0A patent/CN116094527B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1470105A (zh) * | 2000-09-18 | 2004-01-21 | �����ɷ� | 多采样sigma-delta模/数变换器 |
JP2002135120A (ja) * | 2000-10-26 | 2002-05-10 | Nec Corp | Δς変調器 |
JP2007318290A (ja) * | 2006-05-24 | 2007-12-06 | Renesas Technology Corp | 通信用半導体集積回路 |
JP2014230113A (ja) * | 2013-05-23 | 2014-12-08 | 日本無線株式会社 | シグマデルタ変調器 |
CN106849946A (zh) * | 2016-12-13 | 2017-06-13 | 航天恒星科技有限公司 | 一种小数分频频率综合器及小数分频方法 |
US20190089368A1 (en) * | 2017-07-24 | 2019-03-21 | University College Cork - National University Of Ireland, Cork | Apparatus for reducing wandering spurs in a fractional-n frequency synthesizer |
CN111224664A (zh) * | 2020-01-17 | 2020-06-02 | 核芯互联科技(青岛)有限公司 | SoC内置高精度高速振荡器的数字校准方法及装置 |
US20210399734A1 (en) * | 2020-06-17 | 2021-12-23 | University College Dublin | Apparatus for mitigating wandering spurs in a fractional-n frequency synthesizer |
CN112953531A (zh) * | 2021-02-18 | 2021-06-11 | 华南理工大学 | 一种基于新型delta-sigma调制器的锁相环小数分频方法 |
CN115276646A (zh) * | 2022-08-04 | 2022-11-01 | 成都通量科技有限公司 | 一种低噪声级联小数锁相环 |
Non-Patent Citations (4)
Title |
---|
HONGJIA MO: "Masked Dithering of MASH Digital Delta-Sigma Modulators With Constant Inputs Using Multiple Linear Feedback Shift Registers", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》 * |
施隆照: "HK-MASH调制器在小数N频率合成器的应用", 《电子技术》 * |
杨毅;黄海生;李鑫;董明月;: "应用于GNSS射频芯片的小数分频电路设计", 导航定位学报, no. 01 * |
袁陈博;许雯婷;魏国梁;郭鹏飞;: "一种面向高精度锁相环的小数分频器设计", 甘肃科技纵横, no. 12 * |
Also Published As
Publication number | Publication date |
---|---|
CN116094527B (zh) | 2023-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101515737B1 (ko) | 2 포인트 변조 디지털 위상 고정 루프 | |
US6707855B2 (en) | Digital delta sigma modulator in a fractional-N frequency synthesizer | |
US10396808B2 (en) | Fractional-N phase lock loop apparatus and method using multi-element fractional dividers | |
US8373467B2 (en) | Method using digital phase-locked loop circuit including a phase delay quantizer | |
US20140055181A1 (en) | Clock generating circuit | |
US7541880B2 (en) | Circuit and method for glitch correction | |
EP1609243A1 (en) | Method and system of jitter compensation | |
EP2591554A1 (en) | Delta- sigma fractional - n frequency synthesizer with binary-weighted digital -to -analog differentiators for canceling quantization noise | |
WO2022007782A1 (en) | System and method for low jitter phase-lock loop based frequency synthesizer | |
US7176821B1 (en) | Reduced area digital sigma-delta modulator | |
CN112953515B (zh) | 一种分数锁相环 | |
US6700945B2 (en) | Phase lock loop circuit | |
CN116094527B (zh) | 消除游走杂散的积分差分调制器 | |
CN112953531B (zh) | 一种基于delta-sigma调制器的锁相环小数分频方法 | |
US7649428B2 (en) | Method and system for generating noise in a frequency synthesizer | |
CA2370254A1 (en) | Improvements relating to frequency synthesisers | |
JP4037212B2 (ja) | 半導体装置 | |
Goldberg | Analog and Digital Fractional-n PLL Frequency Synthesis: A Survey and Update | |
Pamarti | Digital techniques for integrated frequency synthesizers: A tutorial | |
CN114826257B (zh) | 小数-n分频锁相环及*** | |
Sadatnoori | A Fourth-order MASH DDSM for Accurate Fractional Frequency Synthesizers | |
Reddy | Noise shaping with sigma delta modulators in fractional-N synthesizers | |
Luong et al. | A Spur-Free Low-Complexity Hybrid Nested Bus-Splitting/SP-MASH Digital Delta-Sigma Modulator | |
CN107769776B (zh) | 一种可降低小数分频频率综合器中高频噪声影响的调制器电路 | |
CN113872604A (zh) | 一种可降低分数杂散和高频量化噪声的σ-δ调制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |