JP2002135120A - Δς変調器 - Google Patents
Δς変調器Info
- Publication number
- JP2002135120A JP2002135120A JP2000326772A JP2000326772A JP2002135120A JP 2002135120 A JP2002135120 A JP 2002135120A JP 2000326772 A JP2000326772 A JP 2000326772A JP 2000326772 A JP2000326772 A JP 2000326772A JP 2002135120 A JP2002135120 A JP 2002135120A
- Authority
- JP
- Japan
- Prior art keywords
- modulator
- signal
- initial value
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
するスプリアスを除去し、かつノイズシェイピング効果
による信号帯域内のS/N向上を図る手段を提供する。 【解決手段】 初期値設定回路25は、入力信号21の
DCもしくは変調動作の開始を指示するスタートトリガ
23を検出する回路24によってコントロールされてお
り、ΔΣ変調開始時に累積加算器に初期値を与え、定常
動作時には、ΔΣ変調器20に何ら影響を与えない構造
となっている。累積加算器に初期値を与えることによ
り、量子化ノイズのランダム化が図れ、スペクトルのト
ーン性が除去される。
Description
等の分野において幅広く利用されているΔΣ変調器に関
し、特に、信号帯域内S/Nの改善を図る技術に関す
る。
例を示すように、入力信号X(Z)とフィードバック信
号の減算を行う減算器2と、減算器2の出力を1サンプ
リングクロック毎に累積加算(積分)する累積加算器
(積分器)3と、累積加算器3の出力が、≧スレッショ
ールドレベルであれば+Δ、<スレッショールドレベル
であれば−Δの2値量子化された出力信号Y(Z)を生
成するコンパレータ5と、出力信号Y(Z)を1サンプ
リングクロック遅らせた信号を前記フィードバック信号
として減算器2にフィードバックする遅延器8により構
成されている。
換して得られるZ関数で記述しており、Z−1は入力を
1サンプリングクロック遅らせる遅延要素を表現してい
る。
たフィードバックシステムであり、2つの遅延器4、8
へのサンプリングクロック9に同期して、ダイナミック
レンジ−Δ〜+Δの入力信号1を、2値量子化出力信号
(+Δ、−Δ)7へと変換する変調器である。
原理説明図である。1次ΔΣ変調器における出力信号Y
(Z)は、 Y(Z)=X(Z)+(1−Z−1)Q(Z)・・・式1 となり、入力信号X(Z)とノイズ成分(1−Z−1)
Q(Z)の和となる。また、出力信号のスペクトルY
(f)は、 Y(f)=X(f)+(1−e−2πfTs)Q(f)・・・式2 となり、同様に、入力信号スペクトルX(f)とノイズ
成分(1−e−jωTs)Q(f)の和となる。
Δ〜+Δの範囲内で変化する入力信号10を、+Δ、−
Δの2値量子化信号13に変調する際に発生する量子化
ノイズQ(Z)6のスペクトルQ(f)に、ハイパス特
性(1−e−jωTs)を乗じたものになっている。
(f)は、入力信号10の振幅が十分に大きければ、D
Cからナイキスト周波数17まで均一に分布するホワイ
トノイズとみなすことができるため、出力信号スペクト
ルY(f)14中に含まれるノイズ成分16は、ナイキ
スト周波数17をピークに高域に分散する。この効果
は、ノイズシェイピング効果と呼ばれΔΣ変調器の大き
な特徴の一つである。
上限をカットオフ周波数としたローパスフィルタ19を
用いて、高域に分散したノイズ成分16と分離すればよ
い。復調後、信号帯域18内に残るノイズ成分16は、
ノイズシェイピング効果により低減されているため、信
号帯域18においては高いS/Nが確保でき、入力信号
を忠実に復調できる。
場合、入力信号10の振幅が十分に大きければホワイト
ノイズとみなせる量子化ノイズQ(Z)6のスペクトル
Q(f)が、トーン成分を持つようになる。このトーン
成分は、ΔΣ変調器のハイパス特性(1−
e−jωTs)によっても抑圧しきれず、出力信号Y
(f)14中にスプリアスとして現れることになり、信
号帯域18におけるS/Nを劣化させる要因となる。
X(Z)1にDCを加えた場合に、出力信号Y(Z)7
にスプリアスが発生するメカニズムを、図6により説明
する。
C入力x(n)=+Δ/2を加えると、累積加算器3の
出力は、図6(b)のように周期性のランプ波形とな
り、コンパレータ5はスレッショールドレベル0を判定
点として、図6(c)のように+Δ、−Δの2値量子化
された出力信号y(n)7を生成する。
答y(n)は、量子化ステップとDC入力の比に応じた
デューティー比で、+Δ、−Δを繰り返す周期信号とな
る。
(−Δ)=2Δ、DC入力は(+Δ/2)であるから、 (+Δ/2)/(2Δ)=1/4 となり、出力信号7の時間応答y(n)は、(−Δ、+
Δ、+Δ、+Δ)のデューティー比1:4の繰り返し周
期信号となり、図6(e)に示すように、出力信号7の
スペクトルY(f)には、{(サンプリング周波数/
2)/4}の整数倍の周波数ポイントにスプリアスが発
生することになる。
値量子化する際に生ずる量子化ノイズ6にある。DC入
力時の量子化ノイズ6の時間応答q(n)は、図6
(d)に示すような周期信号となり、そのスペクトルQ
(f)は、図6(f)に示すようなトーン性を持つ。こ
のトーン成分は、ΔΣ変調器のハイパス特性でも抑圧し
きれないため、出力信号7にスプリアスが発生すること
になる。
カスケードに接続し、それぞれの1次ΔΣ変調器の出力
信号を加算することで、最終的な出力信号を得る従来の
3次MASH方式ΔΣ変調器の例を示すブロック図であ
る。
器27は、1次ΔΣ変調器30〜32を3段カスケード
に接続し、それぞれの1次ΔΣ変調器30〜32の出力
信号Y1(Z)、Y2(Z)、Y3(Z)を加算するこ
とで、最終的な出力信号Y(Z)29を得る。この方式
を採用すると高次かつ安定なΔΣ変調器が構成できる
が、出力信号Y(Z)29は多値化する。3次MASH
方式ΔΣ変調器27の出力信号Y(Z)29は、 Y(Z)=X(Z)+(1−Z−1)3Q3(Z)・・・式3 で与えられる。ここで、Q3(Z)は3段目のΔΣ変調
器32で発生する量子化ノイズである。
は、 Y(f)=X(f)+(1−e−2πfTs)3Q3(f)・・・式4 で与えられる。
SH方式ΔΣ変調器27にて、DC入力時に発生するス
プリアスを除去するためには、3段目の1次ΔΣ変調器
32にて発生する量子化ノイズQ3(Z)をランダム化
し、スペクトルのトーン性を除去することがポイントに
なる。
器27の入力信号X(Z)28に100Hzの正弦波を
与えた時のシミュレーション結果を示す。量子化ステッ
プΔ=1、サンプリング周波数fs=1kHz、サンプ
ル総数90の条件にてシミュレーションを行った。
にて発生する量子化ノイズの時間応答q3(n)、図8
(b)は出力信号29の時間応答y(n)、図8(c)
は3段目の1次ΔΣ変調器32にて発生する量子化ノイ
ズのスペクトルQ3(f)、図8(d)は出力信号29
のスペクトルY(f)である。
(n)は十分にランダム化されており(図8(a))、
そのスペクトルQ3(f)はほぼホワイトとみなせる
(図8(c))。式4より、出力信号29のスペクトル
Y(f)は、入力信号28のスペクトルX(f)と変調
器の3次ハイパス特性によりノイズシェイピングされた
量子化ノイズのスペクトル(1−e−2πfTs)3Q
3(f)の和であるから、このケースのように、量子化
ノイズQ3(f)がホワイト化されていれば、出力信号
29に含まれるノイズ成分は高域にノイズシェイピング
し、信号付近でのS/N比は改善される(図8
(d))。
器27の入力信号X(Z)28にDC(x(n)=0)
を与えた時のシミュレーション結果を示す。シミュレー
ションの条件は、正弦波入力の場合と同様である。
にて発生する量子化ノイズの時間応答q3(n)、図9
(b)は出力信号29の時間応答y(n)、図9(c)
は3段目の1次ΔΣ変調器32にて発生する量子化ノイ
ズのスペクトルQ3(f)、図9(d)は出力信号29
のスペクトルY(f)である。
(3、−3、1、−1)の4サンプル周期、その平均は
DC入力と同じ0となっており、ローパスフィルタを通
すことにより、入力信号X(Z)28を再生できる(図
9(b))。量子化ノイズq3(n)は、(0、1、
1、1)の繰り返しとなり、4サンプルの周期信号とな
る(図9(a))。
周波数/4周期=1kHz/4=250Hzの整数倍の
周波数にトーン性の量子化ノイズQ3(f)が発生する
(図9(c))。このトーン性の量子化ノイズは、変調
器の3次ハイパス特性を通しても抑圧しきれず、出力信
号29のスペクトルY(f)にスプリアスとして現れ、
帯域内S/Nを劣化させる要因となる(図9(d))。
めには、何らかの方法を用いて量子化ノイズ6のランダ
ム化を図り、そのスペクトルをホワイト化する必要があ
る。従来、このDC入力時の出力信号のスプリアスを除
去するために、以下の3つの方法が提案されている。
ム波形のディザを加算することにより、DC入力時でも
量子化ノイズ6をランダム化し、出力信号7のスプリア
スを除去する方法。
することで、量子化ステップを小さくし、量子化ノイズ
6を減少させ、出力信号7のスプリアスを除去する方
法。
ットを加え、量子化ノイズ6のランダム化を図り、出力
信号7のスプリアスを除去する方法(特開平7−143
006号公報、特開2000−174627号公報
等)。
来の方法にはそれぞれ以下のような欠点がある。
ダム波形を加算するということは、ノイズを加算するの
と同じことであるので、S/Nが劣化するという欠点が
ある。
ルドレベルを持つ多値コンパレータが必要となる。多値
コンパレータのスレッショールドレベルを等間隔に保つ
のは、素子のばらつきなどの観点から、非常に困難であ
るため、完全に線形な多値量子化を行うのは難しい。こ
の多値コンパレータの非線形性は、出力信号7の歪みを
招くという欠点がある。
プリアス除去を図れる方法ではあるが、出力信号7に生
ずるDCオフセットの影響を、キャリブレーション等で
あらかじめ除去しなければならないという欠点がある。
また、入力信号1がディジタルの場合、DCオフセット
入力用に最低1ビット必要となり、ダイナミックレンジ
が劣化するという欠点もある。
イナミックレンジ等の特性劣化を生ずることなく、ΔΣ
変調器にDC信号を入力した場合に発生するスプリアス
を除去し、かつノイズシェイピング効果による信号帯域
内のS/N向上を図る手段を提供することにある。
時に、ΔΣ変調器内の累積加算器に初期値を与えること
により、出力信号を量子化する際に発生する量子化ノイ
ズのランダム化を図り、量子化ノイズのトーン性を除去
(ホワイト化を図る)し、DC入力時に出力信号に現れ
るスプリアスを抑制することを特徴とする。
信号のスプリアスを除去でき、ノイズシェイピングによ
るS/N向上を実現するΔΣ変調器が実現できる。
の実施の形態を示すブロック図である。
え、ΔΣ変調器20内の累積加算器に初期値を与える初
期値設定回路25が追加されている。初期値設定回路2
5は、入力信号21のDC検出回路24、もしくは、変
調動作の開始を指示するスタートトリガ23を検出する
回路24によってコントロールされており、入力信号に
直流成分が検出されたとき、もしくはΔΣ変調開始時に
累積加算器に初期値を与え、定常動作時には、ΔΣ変調
器20に何ら影響を与えない構成となっている。
算器に初期値を与えることにより、量子化ノイズのラン
ダム化が図れ、スペクトルのトーン性が除去できる。初
期値の選定は、シミュレーション等により検討する必要
があるが、経験的には次のことが言える。 初期値としては、量子化ステップの1/2の整数倍
よりも1/4の整数倍、1/4の整数倍よりも1/8の
整数倍を選択する。すなわち、 累積加算器の初期値={量子化ステップ(2Δ)/
2n}×整数 (n→大) の指標により、初期値を選定する。ディジタルで初期値
を設定する場合には、LSB=1として初期値を与える
のが効果的である。 本手法は、高次のΔΣ変調器ほど効果がある。
挙げ、本発明の実施例を説明する。
変調器のブロック図であり、従来の3次MASH方式Δ
Σ変調器に加え、1段目の1次ΔΣ変調器37内の累積
加算器に初期値kを与える回路41を追加してある。
は、変調動作の開始を指示するスタートトリガ42を検
知したときのみ初期値保持回路43に接続されて初期値
kを1段目の1次ΔΣ変調器37内の累積加算器に加
え、変調動作が開始された後は出力値0を与える定常値
保持回路44に接続されるようにコントロールされ、定
常動作時には1次ΔΣ変調器37に影響を及ぼさないよ
うに制御される。
変調器34の入力信号X(Z)35に、DC(x(n)
=0)を与えた時のシミュレーション結果を示す。累積
加算器の初期値kとして、量子化ステップ/27を与
え、シミュレーションを行った。
にて発生する量子化ノイズの時間応答q3(n)、図3
(b)は出力信号36の時間応答y(n)、図3(c)
は3段目の1次ΔΣ変調器39にて発生する量子化ノイ
ズのスペクトルQ3(f)、図3(d)は出力信号36
のスペクトルY(f)をそれぞれ示している。
り、出力信号36の時間応答y(n)は、(6、−3、
1、1、… )の128サンプル周期となり、従来の方
法を用いた場合と比べランダム化されているが、その平
均はDC入力と同じ0である(図3(b))。量子化ノ
イズq3(n)も、128サンプル周期とランダム化さ
れており(図3(a))、そのスペクトルQ3(f)か
らトーン性は除去され、ホワイトノイズとみなせる(図
3(c))。
号36のスペクトルY(f)に含まれるノイズ成分は、
ΔΣ変調器のハイパス特性により、ノイズシェイピング
し、帯域内のS/Nは改善されている(図3(d))。
を加えた場合に発生するスプリアスを除去できるため、
DC入力を加えた場合でもノイズシェイピング効果によ
る信号帯域内のS/N向上が図れる。
に入力信号に疑似ランダム雑音を混入しなくてもよいた
め、信号帯域内のS/N劣化を招くこともない。また、
多値コンパレータを用いる必要もないので、歪率の劣化
を招くこともない。さらに、入力にDCオフセットを加
える必要もないので、キャリブレーションを行う必要も
なく、ダイナミックレンジの劣化を招くこともない。
周波数カウンタ切り替えにΔΣ変調器を用いて、カウン
タ切り替え時に発生するスプリアスを除去し、高域にノ
イズシェイピングさせるΔΣ PLLが注目されている
が、本発明を利用すれば、入力にDCオフセットを加え
る必要もないので、PLLの周波数設定ダイナミックレ
ンジ(入力信号のダイナミックレンジ)を劣化させるこ
ともなく、広範な周波数設定ダイナミックレンジを確保
することができる。
初期値を与えることにより、DC入力時に周期的となる
量子化ノイズをランダム化させ、スペクトルのトーン性
を除去するためである。
ロック図である。
ロック図である。
入力した場合のシミュレーション結果である。
である。
各部動作を説明する図である。
図である。
入力した場合のシミュレーション結果である。
力した場合のシミュレーション結果である。
2) 19 ローパスフィルタ 20 ΔΣ変調器 23,42 スタートトリガ 24 DC検出回路/スタートトリガ検出回路 25 累積加算器(積分器)初期値設定回路 27,34 3次MASH方式ΔΣ変調器 30、31,32,37,38,39 1次ΔΣ変調器 33,40 出力信号加算器 41 累積加算器に初期値kを与える回路 43 初期値保持回路 44 0値保持回路
Claims (4)
- 【請求項1】 入力信号とフィードバック信号の減算を
行う減算器と、該減算器の出力を1サンプリングクロッ
ク毎に累積加算する累積加算器と、該累積加算器の出力
を2値量子化して出力信号を生成するコンパレータと、
該出力信号を1サンプリングクロック遅らせた信号を生
成し、前記減算器に前記フィードバック信号として出力
する遅延器により構成されるΔΣ変調器おいて、 入力信号にDC成分を検出したときまたはΔΣ変調開始
時にのみ前記累積加算器に初期値を与える初期値設定手
段を設けたことを特徴とするΔΣ変調器。 - 【請求項2】 前記初期値設定手段は、DC検出回路/
スタートトリガ検出回路及び累積加算器初期値設定回路
を備えており、前記DC検出回路/スタートトリガ検出
回路により、入力信号のDC成分が検出されたとき、ま
たはΔΣ変調動作の開始を指示するスタートトリガが検
出されたときのみ、前記累積加算器初期値設定回路から
前記累積加算器に対して初期値を与えることを特徴とす
る請求項1記載のΔΣ変調器。 - 【請求項3】 前記初期値は、「(量子化ステップ/2
n)×整数」(nは整数)に選定されることを特徴とす
る請求項1または2記載のΔΣ変調器。 - 【請求項4】 前記ΔΣ変調器は、入力信号とフィード
バック信号の減算を行う減算器と、該減算器の出力を1
サンプリングクロック毎に累積加算する累積加算器と、
該累積加算器の出力を2値量子化して出力信号を生成す
るコンパレータと、該出力信号を1サンプリングクロッ
ク遅らせた信号を生成し、前記減算器に前記フィードバ
ック信号として出力する遅延器により構成される1次Δ
Σ変調器がN段(Nは複数)カスケードに接続されたN
次MASH方式ΔΣ変調器によって構成され、前記初期
値設定手段は、1段目の1次ΔΣ変調器内の累積加算器
に対して初期値を与えるように構成されていることを特
徴とする請求項1〜3のいずれかに記載のΔΣ変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326772A JP3483000B2 (ja) | 2000-10-26 | 2000-10-26 | Δς変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326772A JP3483000B2 (ja) | 2000-10-26 | 2000-10-26 | Δς変調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002135120A true JP2002135120A (ja) | 2002-05-10 |
JP3483000B2 JP3483000B2 (ja) | 2004-01-06 |
Family
ID=18803907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000326772A Expired - Fee Related JP3483000B2 (ja) | 2000-10-26 | 2000-10-26 | Δς変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3483000B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014230113A (ja) * | 2013-05-23 | 2014-12-08 | 日本無線株式会社 | シグマデルタ変調器 |
CN116094527A (zh) * | 2023-04-07 | 2023-05-09 | 核芯互联科技(青岛)有限公司 | 消除游走杂散的积分差分调制器 |
-
2000
- 2000-10-26 JP JP2000326772A patent/JP3483000B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014230113A (ja) * | 2013-05-23 | 2014-12-08 | 日本無線株式会社 | シグマデルタ変調器 |
CN116094527A (zh) * | 2023-04-07 | 2023-05-09 | 核芯互联科技(青岛)有限公司 | 消除游走杂散的积分差分调制器 |
Also Published As
Publication number | Publication date |
---|---|
JP3483000B2 (ja) | 2004-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100558481B1 (ko) | 양자화 잡음을 감소시킬 수 있는 델타 시그마 변조기 | |
US6384761B1 (en) | Second and higher order dynamic element matching in multibit digital to analog and analog to digital data converters | |
EP0756384A2 (en) | A method of improving the stability of a sigma-delta modulator employing dither | |
JP2005510110A (ja) | シグマデルタ変調 | |
US20040036636A1 (en) | Tone-free dithering methods for sigma-delta DAC | |
US6437719B1 (en) | Delta-sigma modulator for power amplification of audio signals | |
US6825784B1 (en) | Dithering method for sigma-delta analog-to-digital converters | |
JP4649777B2 (ja) | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 | |
US10659074B2 (en) | Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator | |
EP2381578A1 (en) | A sigma delta converter | |
JP4952239B2 (ja) | D級増幅器 | |
JP3483000B2 (ja) | Δς変調器 | |
JP4214850B2 (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
EP1738468B1 (en) | Method of reducing inter-symbol interference, a sigma-delta converter for performing this method and a storage medium conveying information generated by this method | |
JPH073953B2 (ja) | コード変換器 | |
US7649481B2 (en) | Blue-noise-modulated sigma-delta analog-to-digital converter | |
Macgrath et al. | Digital-domain dithering of sigma-delta modulators using bit flipping | |
JP2005079908A (ja) | D/a変換装置 | |
JP2001127638A (ja) | D/a変換システムとd/a変換方法 | |
Motamed et al. | Spectral characteristics of the double loop/spl Sigma//spl Delta/modulator | |
Dutoit et al. | How are bits played back from an audio CD? | |
KR20010087045A (ko) | 펄스밀도변조 신호 발생 장치 | |
Magrath et al. | A use of sigma‐delta modulation in power digital‐to‐analogue conversion | |
JP2005159808A (ja) | アナログデジタル変換器 | |
Angus | A New Method of Applying High Levels of Dither to Delta-Sigma Modulators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20091017 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20091017 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20101017 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |