JP4037212B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4037212B2 JP4037212B2 JP2002238138A JP2002238138A JP4037212B2 JP 4037212 B2 JP4037212 B2 JP 4037212B2 JP 2002238138 A JP2002238138 A JP 2002238138A JP 2002238138 A JP2002238138 A JP 2002238138A JP 4037212 B2 JP4037212 B2 JP 4037212B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- division ratio
- frequency divider
- circuit
- fractional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の属する技術分野】
この発明は、ΣΔ変調器を使用したPLL回路に関するものである。
近年、携帯電話等の移動体通信機器に使用されるPLL回路は、高集積化、定消費電力化とともに、チャネル切替え速度の向上及びC/N特性の向上が必要となっている。このような要請を満足させるために、ΣΔ変調器を使用したPLL回路が実用化されている。そして、ΣΔ変調器を使用したPLL回路において、出力信号の周波数を所要の周波数に正確に一致させることが必要となっている。
【0002】
【従来の技術】
PLL回路のループ特性の重要な特性として、チャネル切替え時間とC/N特性がある。すなわち、任意のロックアップ周波数から別のロックアップ周波数に切替えるために要する時間を短縮し、かつ出力信号周波数に含まれる位相ノイズを低減する必要がある。
【0003】
このような要求を満足するために、近年PLLループを構成する比較分周器の分周比を分数としたFractional-NPLL周波数シンセサイザが実用化されている。このような分数分周型のPLL回路では、基準信号の周波数を高くすることができるので、チャネル切替え時間とC/N特性の改善に有利であることが知られている。
【0004】
ところが、分数分周比は整数分周値を時間的に変化させることで、等価的及び平均的に分数値を得ている。すなわち、固定分周値Nに対し周期的にN+1分周を行うことにより、等価的に分数分周比を得ている。例えば、1/8分周であれば、8回の分周動作について、7回のN分周と1回のN+1分周とを繰り返し、3/8分周であれば、8回の分周動作について、5回のN分周と3回のN+1分周とを繰り返す。
【0005】
しかし、このような分数分周動作により分周された比較信号と基準信号とを位相比較器で比較すると、N分周とN+1分周とを周期的に繰り返すため、周期的な位相誤差が発生し、この結果電圧制御発振器の出力信号にスプリアスノイズが発生する。
【0006】
そこで、分数分周にともなうスプリアスノイズの発生を防止するための一手段として、図5に示すΣΔ変調器を備えたΣΔFractional-NPLL周波数シンセサイザが提案されている。
【0007】
図5において、発振器1は水晶振動子の発振に基づく固有周波数の基準クロック信号を基準分周器2に出力する。基準分周器2はカウンタ回路で構成され、あらかじめ設定された分周比に基づいて、前記基準クロック信号を分周した基準信号frを位相比較器3に出力する。
【0008】
前記位相比較器3には、比較分周器4から比較信号fpが入力される。そして、位相比較器3は前記基準信号frと比較信号fpとの周波数差及び位相差に応じたパルス信号をチャージポンプ5に出力する。
【0009】
前記チャージポンプ5は、前記位相比較器3から出力されるパルス信号に基づいて、出力信号をLPF(ローパスフィルタ)6に出力する。
この出力信号は、直流成分にパルス成分が含まれたものであり、その直流成分はパルス信号の周波数変動にともなって変化し、パルス成分はパルス信号の位相差に基づいて変化する。
【0010】
前記LPF6は、チャージポンプ5の出力信号を平滑して高周波成分を除去した出力信号をVCO(電圧制御発振器)7に制御電圧として出力する。
前記VCO7は、前記制御電圧に応じた周波数の出力信号fvcoを外部回路に出力するとともに、前記比較分周器4に出力する。
【0011】
前記比較分周器4の分周比は、ΣΔ変調器8により任意に変化するように設定される。分母値(モジュロ値)Qは、ΣΔ変調器8のビット数2nとして設定されており、分子値Fは、分母値Qの累乗数nに対し、n−1ビットのデジタル信号D1〜D(n-1)として外部から設定される。
【0012】
また、ΣΔ変調器8には比較信号fpが入力される。そして、ΣΔ変調器8は比較信号fpをクロック信号として動作して、例えば図6に示す擬似的乱数のBit Streamを出力信号prsとして加算器9に出力する。同図に示すように、出力信号prsは、例えば+3〜−3の間で任意に変化する擬似的な乱数となる。
【0013】
また、加算器9には固定分周比Nが入力される。そして、加算器9はΣΔ変調器8の出力信号prsと固定分周比Nとを加算して、比較分周器4に出力する。
従って、比較分周器4ではN+3〜N−3の間で任意に変化する分周比で分周動作が行われ、等価的及び平均的な分周比はN+F/2nとなる。
【0014】
このような動作により、比較分周器4での分周比が周期的に変化することが防止されるため、位相比較器3に入力される基準信号frと比較信号fpとの間での周期的な位相誤差の発生を防止して、VCO7の出力信号fvcoでのスプリアスノイズの発生を抑制している。
【0015】
【発明が解決しようとする課題】
上記のようなΣΔ変調器8を備えたPLL回路では、特定の分子値Fを設定したとき、すなわちΣΔ変調器8において2nで設定される分母値に対し、分子値Fが2n-m(n>m)となったとき等、出力信号fvcoにスプリアスノイズが発生する。
【0016】
図7は、分母値Q=210=1024、分子値F=26=64とした場合のBit Streamを示す。同図に示すように、Bit Streamに規則性が表れると、出力信号fvcoにスプリアスノイズが発生する。
【0017】
図6は、分母値Q=210=1024、分子値F=100とした場合のBit Streamを示す。この場合には、分子値Fが2n-mとなっていないので、Bit Streamに規則性が表れず、出力信号fvcoでのスプリアスノイズの発生は抑制される。
【0018】
図9(a)〜(f)は、出力信号fvcoの周波数スペクトラムを示す。いずれも分母値Q=218とした場合である。
図9(a)は、分子値F=0とした場合であり、スプリアスノイズは発生しない。図9(b)は、F=210=1024とした場合であり、図9(c)はF=211=2048とした場合であり、図9(d)はF=212=4096とした場合であり、図9(e)はF=213=8192とした場合であり、それぞれスプリアスノイズが発生している。
【0019】
図9(f)は、F=213+214+215+216+217=253952とした場合であり、同様にスプリアスノイズが発生している。このように、分母値Qが分子値Fの整数倍となるとき等、出力信号fvcoでスプリアスノイズが発生する。
【0020】
そこで、このようなスプリアスノイズの発生を防止するために、ΣΔ変調器8に設定する分子値Fに「1」を加算して出力信号prsを生成する。図8は、分母値Q=210=1024、分子値F=26+1=64+1=65とした場合のBit Streamを示す。
【0021】
同図に示すように、Bit Streamに規則性はなくなるので、出力信号fvcoでのスプリアスノイズの発生は抑制される。
ところが、分子値Fに「1」を加算するため、ΣΔ変調器8の出力信号prsが変化し、比較分周器4での分周比も変化するため、PLL回路の出力信号fvcoのロックアップ周波数と、所望の周波数との間にずれが生じるという問題点がある。
【0022】
特開2002-152044号公報には、分子値をF+1とF−1に周期的に変化させる構成が開示されているが、その回路構成は煩雑である。
この発明の目的は、ΣΔ変調器から出力されるBit Streamの規則性を回避して、スプリアスノイズの発生を抑制しながら、PLL回路の出力信号周波数のずれを抑制し得る半導体装置を提供することにある。
【0023】
【課題を解決するための手段】
PLL回路を構成する比較分周器の分数分周比を設定する分子値に、1未満の値を加算する制御回路を設ける。この制御回路は、前記比較分周器の分数分周比の分子値を設定する複数ビットのデジタル信号の最下位ビットが0であるときに、該最下位ビットを、前記ΣΔ変調器の動作クロックの複数回に1回の割合で1とすることにより、該比較分周器の分数分周比の分子値に等価的に1未満の値を加算する。これにより、ΣΔ変調器から出力されるBit Streamに規則性がなくなり、設定される分子値との誤差が小さくなる。
【0024】
【発明の実施の形態】
図1は、本発明を具体化したΣΔFractional-NPLL周波数シンセサイザの一実施の形態を示す。
【0025】
この実施の形態は、図5に示す前記従来例に対し、制御回路10を付加したものであり、ΣΔ変調器8の分子値Fを設定するためのn−1ビットのデジタル信号D1〜Dn-1のうち、最下位ビットのデジタル信号D1が制御回路10に入力される。
【0026】
前記制御回路10には、ΣΔ変調器8の動作クロックである前記比較信号fpが入力され、制御回路10の出力信号がΣΔ変調器8に最下位ビットのデジタル信号D1xとして入力される。その他の構成は前記従来例と同様である。
【0027】
前記制御回路10の具体的構成を図2に従って説明する。比較信号fpは初段のフリップフロップ回路11aにクロック信号CKとして入力され、そのフリップフロップ回路11aの出力信号Q1が次段のフリップフロップ回路11bにクロック信号CKとして入力されるとともに、AND回路(論理積回路)12に入力される。
【0028】
前記フリップフロップ回路11aの出力信号Q1の反転信号XQ1は、フリップフロップ回路11aにデータDとして入力される。
前記フリップフロップ回路11bの出力信号Q2は前記AND回路12に入力され、出力信号Q2の反転信号XQ2は、フリップフロップ回路11bにデータDとして入力される。
【0029】
前記AND回路12の出力信号AはOR回路(論理和回路)13に入力され、そのOR回路13には、分子値Fを設定するための最下位ビットのデジタル信号D1が入力される。そして、OR回路13の出力信号がΣΔ変調器8に最下位ビットのデジタル信号D1xとして出力される。
【0030】
上記のように構成された制御回路10では、図3に示すように、比較信号fpの入力に基づいて、フリップフロップ回路11aは比較信号fpを2分周した出力信号Q1を出力する。
【0031】
フリップフロップ回路11bは、出力信号Q1の入力に基づいて、その出力信号Q1を2分周した出力信号Q2を出力する。
AND回路12は、出力信号Q1,Q2のAND論理である出力信号Aを出力し、その出力信号Aは比較信号fpの4周期のうち1周期がHレベルとなる信号となる。
【0032】
そして、OR回路13に入力されるデジタル信号D1がLレベルであるとき、AND回路12の出力信号AがOR回路13からデジタル信号D1xとして出力される。また、OR回路13に入力されるデジタル信号D1がHレベルであるとき、AND回路12の出力信号Aに関わらず、デジタル信号D1がOR回路13からデジタル信号D1xとして出力される。
【0033】
上記のような制御回路10の動作により、ΣΔ変調器8に入力されるデジタル信号D1〜D(n-1)は、最下位ビットのデジタル信号D1がLレベルすなわち「0」であるとき、入力されるデジタル信号D1xは比較信号fpの4周期に1回「1」となる。
【0034】
従って、分子値Fはデジタル信号D1〜D(n-1)で設定される分子値に対し、平均して0.25を加算した値となる。
図4は、前記制御回路10を備えたΣΔ変調器8から出力されるBit Streamを示す。デジタル信号D(n-1)〜D1で設定される分子値は213=8192であり、制御回路10の動作によりΣΔ変調器8に入力される分子値Fは、213+0.25すなわち8192+0.25となる。分母値Qは218=262144である。
【0035】
このような分子値Fの設定により、ΣΔ変調器8から+3〜−3の範囲で任意に変化する規則性のないBit Streamが出力信号prsとして加算器9に出力される。
【0036】
加算器9では、ΣΔ変調器8の出力信号prsとあらかじめ設定されている分周比Nとの加算が行われ、その加算結果が比較分周器4に出力される。従って、比較分周器4はN+3〜N−3の範囲で任意に変化する分周比で分周動作を行い、等価的及び平均的な分周比はN+F/2nとなる。
【0037】
上記のように構成されたPLL回路では、比較分周器4から出力される比較信号fpが位相比較器3に入力され、位相比較器3では基準信号frと比較信号fpとを比較し、その比較結果に基づいてVCO7から出力信号fvcoが出力される。また、出力信号fvcoが比較分周器4に入力される。
【0038】
このようなPLL回路により、出力信号fvcoは分周比N+F/2nで設定される所要の周波数にロックアップされる。
上記のように構成されたPLL回路では、次に示す作用効果を得ることができる。
(1)ΣΔ変調器8の出力信号prsに基づいて、比較分周器4で分数分周動作を行うことができる。従って、基準信号frを高周波数化することができるので、チャネル切替え速度すなわち出力信号fvcoのロックアップ速度の高速化及びC/N特性の向上を図ることができる。
(2)ΣΔ変調器8の出力信号prsに基づいて、比較分周器4の分周比を例えばN+3〜N−3の範囲で任意に変化させることができる。従って、分周比の周期的な変化に基づく、出力信号fvcoでのスプリアスノイズの発生を防止することができる。
(3)制御回路10の動作により、ΣΔ変調器8のビット数すなわち分数分周器の分母値Q=2nに対し、分子値Fが2n-m等となることを防止することができる。従って、ΣΔ変調器8の出力信号prsのBit Streamでの規則性の発生を防止することができるので、出力信号fvcoでのスプリアスノイズの発生を防止することができる。
(4)制御回路10の動作により、デジタル信号D1〜D(n-1)で外部から設定される分子値に対し、平均して1未満となる値を加算した分子値FをΣΔ変調器8に入力して、分母値Q=2nに対し、分子値Fが2n-m等となることを防止することができる。従って、外部から設定される分子値とΣΔ変調器8に実際に入力される分子値Fとの誤差を小さくすることができるので、比較分周器4の等価的及び平均的な分周比N+F/2nに対する影響を小さくすることができる。この結果、出力信号fvcoのロックアップ周波数と目標周波数とのずれを小さくすることができる。
(5)制御回路10の動作により、外部から設定されるデジタル信号D1〜D(n-1)の最下位ビットが「0」となるときに限り、すなわち分母値Q=2nに対し、分子値Fが2n-m等となる可能性がある場合に限り、平均して1未満となる値を加算した分子値FをΣΔ変調器8に入力することができる。従って、出力信号fvcoのロックアップ周波数と目標周波数とのずれを小さくすることができる。
(6)制御回路10は、フリップフロップ回路11a,11bとAND回路12及びOR回路13とから構成されるので、極めて簡易な構成で実現することができる。
【0039】
上記実施の形態は、次に示すように変更することもできる。
・制御回路10を構成するフリップフロップ回路をさらに多数段とすることにより、比較分周器の分数分周比の分子値に加算される値をさらに小さくしてもよい。分子値への加算値をさらに小さくすることにより、ロックアップ周波数と目的周波数との誤差をさらに小さくすることができる。
・比較分周器の分数分周比の分子値に1を加算するタイミングは、擬似的な乱数に基づいて、任意のタイミングで行ってもよい。
・比較分周器の分数分周比の分子値として外部から設定される値からあらかじめ1を減算し、さらに1未満の値を加算するようにしてもよい。このような構成により、分子値から1未満の値を実質的に減算して、ロックアップ周波数と目的周波数との誤差が小さくなるように分子値を設定するようにしてもよい。
(付記1)PLL回路を構成する比較分周器の分数分周比を設定するΣΔ変調器を備えた半導体装置であって、
前記比較分周器の分数分周比の分子値に1未満の値を加算若しくは減算する制御回路を設けたことを特徴とする半導体装置。
(付記2)前記制御回路は、前記比較分周器の分数分周比の分子値を設定する複数ビットのデジタル信号の最下位ビットを、該ΣΔ変調器の動作クロックの複数回に1回の割合で1とすることにより、該比較分周器の分数分周比の分子値に等価的に1未満の値を加算することを特徴とする付記1記載の半導体装置。
(付記3)前記制御回路は、直列に複数段接続されたフリップフロップ回路の初段に前記比較分周器の出力信号を入力し、前記各フリップフロップ回路の出力信号を論理積回路に入力し、前記論理積回路の出力信号を前記比較分周器の分数分周比の分子値を設定する複数ビットのデジタル信号の最下位ビットの信号として該ΣΔ変調器に出力することにより、該比較分周器の分数分周比の分子値に等価的に1未満の値を加算することを特徴とする付記2記載の半導体装置。
(付記4)前記制御回路は、前記比較分周器の分数分周比の分子値を設定する複数ビットのデジタル信号の最下位ビットが0であるとき、該比較分周器の分数分周比の分子値に等価的に1未満の値を加算することを特徴とする付記2または3記載の半導体装置。
(付記5)前記論理積回路の出力信号と、前記比較分周器の分数分周比の分子値を設定する複数ビットのデジタル信号の最下位ビットの信号とを論理和回路に入力し、該論理和回路の出力信号を前記ΣΔ変調器に入力することを特徴とする付記3記載の半導体装置。
(付記6)前記制御回路は、前記比較分周器の分数分周比の分子値を設定する複数ビットのデジタル信号の最下位ビットを、該ΣΔ変調器の動作クロックに同期する任意のタイミングで1とすることにより、該比較分周器の分数分周比の分子値に等価的に1未満の値を加算することを特徴とする請求項1記載の半導体装置。
(付記7)前記制御回路は、前記比較分周器の分数分周比の分子値を設定する複数ビットのデジタル信号から1を減算し、該比較分周器の分数分周比の分子値に等価的に1未満の値を加算することを特徴とする付記1乃至6の少なくともいずれかに記載の半導体装置。
(付記8)付記1乃至7に記載の半導体装置に搭載された該ΣΔ変調器の出力信号に基づいて、比較分周器の分数分周比を設定することを特徴とするPLL回路。
【0040】
【発明の効果】
以上詳述したように、この発明はΣΔ変調器から出力されるBit Streamの規則性を回避して、スプリアスノイズの発生を抑制しながら、PLL回路の出力信号周波数のずれを抑制し得る半導体装置を提供することができる。
【図面の簡単な説明】
【図1】 本発明を具体化したPLL回路の一実施の形態を示すブロック図である。
【図2】 制御回路を示す回路図である。
【図3】 制御回路の動作を示すタイミング波形図である。
【図4】 一実施の形態のΣΔ変調器から出力されるBit Streamを示す説明図である。
【図5】 従来例を示すブロック図である。
【図6】 従来例のΣΔ変調器から出力されるBit Streamを示す説明図である。
【図7】 従来例のΣΔ変調器から出力されるBit Streamを示す説明図である。
【図8】 従来例のΣΔ変調器から出力されるBit Streamを示す説明図である。
【図9】 従来例のPLL回路の出力信号の周波数スペクトラムを示す説明図である。
【符号の説明】
4 比較分周器
8 ΣΔ変調器
10 制御回路
F 分子値
Claims (3)
- PLL回路を構成する比較分周器の分数分周比を設定するΣΔ変調器を備えた半導体装置であって、
前記比較分周器の分数分周比の分子値に1未満の値を加算する制御回路を備え、
前記制御回路は、前記比較分周器の分数分周比の分子値を設定する複数ビットのデジタル信号の最下位ビットが0であるときに、該最下位ビットを、前記ΣΔ変調器の動作クロックの複数回に1回の割合で1とすることにより、該比較分周器の分数分周比の分子値に等価的に1未満の値を加算することを特徴とする半導体装置。 - 前記制御回路は、
直列に複数段接続されたフリップフロップ回路の初段に、前記比較分周器の出力信号をクロック信号として入力し、
前記各フリップフロップ回路の出力信号を、論理積回路に入力するとともに、次段のフリップフロップ回路にクロック信号として入力し、
前記各フリップフロップ回路の出力信号の反転信号をデータとして自フリップフロップ回路に入力し、
前記論理積回路の出力信号と、前記比較分周器の分数分周比の分子値を設定する複数ビットのデジタル信号の最下位ビットの信号とを論理和回路に入力し、
前記論理和回路の出力信号を前記最下位ビットの信号として前記ΣΔ変調器に入力することにより、前記比較分周器の分数分周比の分子値に等価的に1未満の値を加算することを特徴とする請求項1記載の半導体装置。 - PLL回路を構成する比較分周器の分数分周比を設定するΣΔ変調器を備えた半導体装置であって、
前記比較分周器の分数分周比の分子値に1未満の値を減算する制御回路を備え、
前記制御回路は、前記比較分周器の分数分周比の分子値として設定される値から予め1を減算するとともに、前記比較分周器の分数分周比の分子値を設定する複数ビットのデジタル信号の最下位ビットが0であるときに、該最下位ビットを、前記ΣΔ変調器の動作クロックの複数回に1回の割合で1として、前記比較分周器の分数分周比の分子値に等価的に1未満の値を加算することにより、該比較分周器の分数分周比の分子値に等価的に1未満の値を減算することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238138A JP4037212B2 (ja) | 2002-08-19 | 2002-08-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238138A JP4037212B2 (ja) | 2002-08-19 | 2002-08-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004080404A JP2004080404A (ja) | 2004-03-11 |
JP4037212B2 true JP4037212B2 (ja) | 2008-01-23 |
Family
ID=32021640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002238138A Expired - Lifetime JP4037212B2 (ja) | 2002-08-19 | 2002-08-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4037212B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100666479B1 (ko) * | 2004-08-30 | 2007-01-09 | 삼성전자주식회사 | 시그마 델타 변조기를 공유하는 수신 및 송신 채널 분수분주 위상 고정 루프를 포함한 주파수 합성기 및 그 동작방법 |
KR100684053B1 (ko) * | 2005-02-14 | 2007-02-16 | 삼성전자주식회사 | 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법 |
JP2006295399A (ja) * | 2005-04-07 | 2006-10-26 | Kyocera Corp | 無線装置 |
JP4827764B2 (ja) | 2007-02-20 | 2011-11-30 | 富士通セミコンダクター株式会社 | 分数分周pll装置、およびその制御方法 |
-
2002
- 2002-08-19 JP JP2002238138A patent/JP4037212B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004080404A (ja) | 2004-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4064338B2 (ja) | デルタシグマ型分数分周pllシンセサイザ | |
US6707855B2 (en) | Digital delta sigma modulator in a fractional-N frequency synthesizer | |
US7605665B2 (en) | Fractional-N phase locked loop | |
JP4493887B2 (ja) | フラクショナルn周波数シンセサイザ及びその動作方法 | |
US8008955B2 (en) | Semiconductor device | |
JP3319677B2 (ja) | 周波数シンセサイザ | |
US7279990B2 (en) | Sigma-delta modulator for PLL circuits | |
JP4275502B2 (ja) | フラクショナルn周波数シンセサイザ及びフラクショナルn周波数シンセサイズ方法 | |
US6873213B2 (en) | Fractional N frequency synthesizer | |
US5305362A (en) | Spur reduction for multiple modulator based synthesis | |
KR100939289B1 (ko) | 분수-n 합성기를 위한 프리스케일러 | |
JP4900753B2 (ja) | 周波数シンセサイザおよび低雑音周波数合成方法 | |
Chen et al. | A spread spectrum clock generator for SATA-II | |
US10148275B1 (en) | Low power digital-to-analog converter (DAC)-based frequency synthesizer | |
JP4037212B2 (ja) | 半導体装置 | |
Riley et al. | A hybrid/spl Delta//spl Sigma/fractional-N frequency synthesizer | |
JP3548557B2 (ja) | フラクショナルn周波数シンセサイザ | |
JP3792706B2 (ja) | Pll回路のσδ変調器 | |
Zarkeshvari et al. | PLL-based fractional-N frequency synthesizers | |
Vo et al. | Analysis of fractional-n bang-bang digital PLLs using phase switching technique | |
Reddy | Noise shaping with sigma delta modulators in fractional-N synthesizers | |
US11909409B1 (en) | Low jitter PLL | |
JP3797791B2 (ja) | Pllシンセサイザ発振器 | |
JP2005033581A (ja) | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ | |
Sadatnoori | A Fourth-order MASH DDSM for Accurate Fractional Frequency Synthesizers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4037212 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |