CN1160787C - 用于电子部件的封装 - Google Patents

用于电子部件的封装 Download PDF

Info

Publication number
CN1160787C
CN1160787C CNB001086510A CN00108651A CN1160787C CN 1160787 C CN1160787 C CN 1160787C CN B001086510 A CNB001086510 A CN B001086510A CN 00108651 A CN00108651 A CN 00108651A CN 1160787 C CN1160787 C CN 1160787C
Authority
CN
China
Prior art keywords
recess
substrate
sidewall
encapsulation
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB001086510A
Other languages
English (en)
Other versions
CN1273457A (zh
Inventor
下江一伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14925418&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1160787(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1273457A publication Critical patent/CN1273457A/zh
Application granted granted Critical
Publication of CN1160787C publication Critical patent/CN1160787C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供了一种用于电子部件的封装，包含其侧表面上具有至少一个凹部的基片，所述基片的上表面和底表面上具有电极，还具有设置在所述凹部内的导电图案，从而上表面上的电极通过所述导电图案电气连接到底表面上的电极。封装的侧壁具有确定了一个适合于接纳电子元件的空间的通孔。侧壁的侧表面上具有至少一个凹部，并如此地设置在所述基片上，从而所述侧壁的凹部连接到基片凹部，以确定一个连通的凹部。在沿大致上垂直于所述基片的方向，所述基片的凹部具有大于所述侧壁的凹部的横截面积。

Description

用于电子部件的封装
技术领域
本发明涉及一种用于电子部件的封装，还涉及包含这种封装的电子部件。本发明尤其涉及一种用于表面安装型电子部件的陶瓷封装，以及使用这种陶瓷封装的电子部件。
背景技术
用于电子部件的传统的封装包含设置在基片的侧表面上的凹部内的布线层(城堡状结构)，以及沿基片的厚度方向设置的通孔，这种通孔便于将位于基片的上表面上的电极电气连接到基片的底表面上的电极。
图19到21示出传统的陶瓷封装的一般结构，该封装的基片的侧表面上设置有凹部。图19和20分别示出传统的封装的俯视的分解透视图和仰视的透视图，而图21示出图20中的封装的部分放大的透视图。封装21由基片22和侧壁23构成。基片22和侧壁23包含一层或多层由例如Al2O3制成的陶瓷绝缘基片。将用于将器件元件(图中未示)电气连接到封装21的电极24(由图19中的虚线围绕的区域)设置在元件安装表面上，用于安装器件单元，或者设置在基片22的上表面上。用于将封装21电气连接到安装表面的外部电极端子25形成在基片22的底表面上。将与基片22的底表面连通的凹部26和30设置在侧壁23和基片22的侧表面上，并将布线层27设置在基片22上的凹部26的侧表面上。凹部26和30具有相同的截面形状。电极24通过引线图案28(由图19中的虚线围绕的区域外面的区域)电气连接到外部电极端子25，该引线图案28与电极邻接，并朝外延伸，并且，将布线层27设置在凹部26内。在基片22和侧壁23的角上设置削角31和31，以防止它们被切削。
下面将描述这种封装的制造方法。在用于形成基片22而提供的由陶瓷生片制成的母片上形成确定了凹部26和削角31的通孔，然后沉积一层金属薄膜，用于在凹部26内以及电极24、28和25上形成布线层27。然后，对由侧壁23围绕的区域进行打孔，从而通过用于形成侧壁23的陶瓷生片的母片，形成确定凹部30和削角31的通孔。这些用于形成基片和侧壁的陶瓷生片在下一步中层叠、压接并烧制。然后，对电极24和25的表面，以及布线层27的表面进行电镀。最后，沿通过确定了凹部和削角的通孔的中心的线，切割层叠的生片，从而分成了许多基片，由此完成了封装21。
图22是截面图，示出当将一包含封装21(其中容纳了一个电子器件元件)的电子部件35安装到基片上时的配置。图22中的封装21对应于图20中在Y表面上的截面。诸如弹性表面波元件或半导体元件之类的电子器件元件32安装在封装21的元件安装表面上，如图所示，并且通过由例如金属之类的材料制成的罩子29气密地密封封装21。使用用于安装的焊剂，将如上所述形成的电子部件安装在印刷电路板34的表面上。在电子部件的安装中，使用焊膏，通过回流法形成焊剂填角33。设置焊剂填角33，用于将电子部件35电气和机械连接到印刷电路板。
但是，传统的用于电子部件的封装21遇到下面的问题。当封装的侧壁23的厚度W由于使电子部件小型化而减小时，为了使用罩子29对封装气密密封，作为密封宽度的侧壁23的厚度 W应该确保达到某一个程度。由于侧壁23的厚度 W在形成凹部26和30的部分最小，故为了提供最小的必须密封宽度，凹部26和30需要尽可能的小。
另一方面，当焊剂填角33和布线层27之间的接触面积更宽大时，外部电极端子25和元件安装表面上的电极24之间可以形成更厚的电气连续通路，由此电极之间的例如电阻之类的阻抗Z减小。另外，当焊剂填角33和布线层27之间的接触面积宽大时，诸如结合强度以及抗弯曲强度之类的机械强度可以增强。相应地，凹部26和30应该形成得尽可能大，以增加焊剂填角33和布线层27之间的接触面积，或者确保元件和印刷电路板之间的良好的电气和机械连续性。
发明内容
为了克服上述问题，本发明的较佳实施例提供了一种用于电子部件的封装，它与印刷电路板具有极好的电气和机械的连续性，并高度气密，还提供了一种电子部件，它使用与表面安装型电子部件相同的部件，其中电子器件容纳在该封装中。
根据本发明的较佳实施例，提供了一种用于电子部件的封装，包含基片和侧壁，其中在基片和侧壁上设置有与基片底表面连通的凹部，并且基片的底表面上的电极通过设置在凹部的一部分上的布线层，电气连接到确定了基片的上表面的元件安装表面上的电极，其中凹部设置在基片上，以具有比设置在侧壁上的凹部更加宽大的横截面积。
当在基片上和侧壁上的凹部中，基片上的凹部具有比基片上延伸的侧壁上的凹部更加宽大的横截面积时，或者当侧壁上的凹部较小，而基片上的凹部较大时，确定密封宽度的封装的侧壁的厚度即使在在其最窄的部分，也保证达到某一个程度，此外，保持布线层和焊剂填角之间的足够的接触面积，以便确保基片的底表面上的电极与元件安装表面上的电极之间的电气连续性。结果，在保持封装气密时，在电子部件和印刷电路板之间达到极好的电气和机械连续性。
凹部还可以设置在封装的角上。可以将布线层设置在基片上的凹部的侧表面上，还有凹部的上部，或者设置在构成侧壁的材料的底部。当如上所述宽大布线层的面积时，可以保证布线层和焊剂填角之间更加宽大的面积，进一步改善封装和基片之间电气和机械连续性。
根据这种独特的结构，基片上的凹部最好具有比在基片上延伸的侧壁上的凹部更大的横截面积。相应地，作为罩子的密封宽度的侧壁的厚度即使在最窄的部分也可以保证达到某一个程度，同时充分确保布线层和焊剂填角之间的接触面积，以将基片的底表面上的电极电气连接到元件安装表面上的电极。结果，确保了电子部件和印刷电路板之间极好的电气和机械连续性，同时保证封装气密，以防止电子器件的电特性恶化。
附图说明
为了描述本发明，在附图中示出几种目前较好的形式，但是应该知道，本发明不限于附图中所示的精细的安排和手段。
图1示出根据本发明的较佳实施例的用于电子部件的封装的俯视的分解透视图。
图2示出根据本发明的较佳实施例的用于电子部件的封装的仰视的透视图。
图3示出根据本发明的较佳实施例的用于电子部件的封装的部分放大的透视图。
图4示出在本发明的一个较佳实施例中的用于电子部件的封装的截面图，其中，容纳在封装内的电子器件安装在电路板上，并且图4中的用于电子部件的封装由图2所示的封装内表面X上的截面示出。
图5示出在本发明的另一个较佳实施例中的用于电子部件的封装的仰视的透视图。
图6示出在本发明的另一个较佳实施例中的用于电子部件的封装的部分放大的透视图。
图7A到7C示出当将电子器件设置在根据本发明的较佳实施例的用于电子部件的封装中时的电路图。
图8示出根据本发明的较佳实施例的电子部件的电特性。
图9示出根据本发明的较佳实施例的电子部件的电特性。
图10示出在本发明的修改的较佳实施例中的用于电子部件的封装的部分放大的透视图。
图11示出在本发明的另一个修改的较佳实施例中的用于电子部件的封装的部分放大的透视图。
图12示出在本发明的另一个修改的较佳实施例中的用于电子部件的封装的部分放大的透视图。
图13示出在本发明的另一个修改的较佳实施例中的用于电子部件的封装的部分放大的透视图。
图14示出在本发明的另一个修改的较佳实施例中的用于电子部件的封装的部分放大的透视图。
图15示出在本发明的另一个修改的较佳实施例中的用于电子部件的封装的部分放大的透视图。
图16示出在本发明的另一个修改的较佳实施例中的用于电子部件的封装的部分放大的透视图。
图17示出在本发明的另一个修改的较佳实施例中的用于电子部件的封装的部分放大的透视图。
图18示出在本发明的另一个修改的较佳实施例中的用于电子部件的封装的部分放大的透视图。
图19示出根据传统装置的用于电子部件的封装的俯视的分解图。
图20示出根据传统装置的用于电子部件的封装的仰视的透视图。
图21示出在传统实施例中用于电子部件的封装的部分放大的透视图。
图22示出在本发明的一个实施例中的用于电子部件的封装的截面图，其中，封装中所容纳的电子器件安装在电路板上。图22中用于电子部件的封装由图20中所示的封装中的X面的截面示出。
具体实施方式
下面，参照附图，详细解释本发明的较佳实施例。
下面，将参照图1到4，描述本发明的一个较佳实施例。图1、2和3分别示出根据本发明的较佳实施例的俯视的分解透视图、仰视的透视图以及部分放大的透视图。图4示出一种电子部件，其中将一个电子器件设置在根据本发明的较佳实施例的封装内，同时该电子器件安装在电路板上。图4示出图2所示的封装的截面X的截面。
根据本发明的较佳实施例的封装1最好包含基片2和侧壁3。侧壁3最好具有一个通孔，该通孔提供了一空间，用于容纳诸如声表面波元件之类的电子元件。侧壁3设置在基片2的上表面上。电极4(由图1中的虚线围绕的区域)设置在元件的安装表面上，即，上表面上，并且外部电极5设置在基片2的底表面上。凹部6设置在基片2上，并且布线层(或导电图案)7设置在基片2的凹部6的侧表面上。凹部9设置在侧壁3对应于设置在基片2上的凹部6的部分上，由此，凹部6与凹部9相互连接，确定了一个连通的凹部。引线图案8设置在基片2的上表面上，以便电气连接到电极4，并且通过引线图案8和布线层7，将电极4电气连接到外部电极5。
本发明的较佳实施例的一个独特的特征是，封装1的侧表面处所设置的凹部的形状不同于传统封装中的凹部的形状。在沿基本上垂直于基片2的方向，基片2上的凹部6具有比基片上延伸的侧壁上的凹部9更大的横截面积。换句话说，在基片上的凹部6和侧壁上的凹部9之间设置了阶级。如上所述地放大凹部的形状时，布线层7的接触面积足够保证基片2的底表面上的电极5与元件安装表面上的电极4之间的电气连续性。
封装的制造方法和传统的封装方法是相同的。例如，将弹性表面波元件12安装在如图4所示的封装1的元件安装表面上，并且封装由诸如金属板之类的罩子10气密。任何包含小片焊接法、引线焊接法和倒装焊接法都可以用于安装元件12。如上所述形成的电子部件17最好通过使用焊膏的回流焊接法，焊剂填角13形成在凹部6中。设置在凹部6内的布线层的面积可以通过增大凹部6的横截面积而增加，允许这部分的阻抗(特别是电阻)减小。
当用于输入一输出电极的外部电极端子如本较佳实施例所述地配置时，如图7A所示，在电路中串联地加入了阻抗Z(或电阻)。但是，由于该阻抗Z小，由于将声表面波元件设置在封装内而引起的弹性声表面波元件的介入损耗减小，由此可以防止电特性的恶化。图8示出了传统封装和根据本发明的较佳实施例的封装的电特性的比较。虚线示出使用传统封装的弹性表面波元件的电特性，实线示出使用根据本发明较佳实施例的封装的弹性声表面波元件的电特性。如该曲线图中所示，通带中的损耗减小。
当用于确定封装的接地电极的外部电极端子如在该较佳实施例中所示地配置时，如图7B和7C所示，在电路中加入了阻抗(或者电阻)。但是，介入损耗可以减小，并且通带外侧的衰减可以增加，这是由于在减小要连接到封装的弹性表面波元件的接地电极与印刷电路板的地电势之间的电势差时，阻抗Z减小的缘故。图9示出传统封装和根据本发明的较佳实施例的封装中电特性的比较。虚线和实线分别对应于当使用传统的封装和根据本发明的较佳实施例的封装时的电特性。可见，当通带外面的衰减增加时，通带内的损耗减小。
通过如图4所示扩展凹部6中设置的布线层7的面积，以增加布线层7和填角13之间的接触面积，大大改进了将电子部件安装到印刷电路板上后，电子部件和印刷电路板之间的机械强度。
另外，侧壁3上的凹部9最好具有比基片2上的凹部6的横截面积更小的横截面积。相应地，作为罩子10的密封厚度的侧壁3的厚度 W即使是在最窄的部分 Wmin处也确保达到某一个程度，以允许使封装气密。
本发明可以应用于这样的封装，其中，如图5和6所示，将外部电极端子设置在封装的角上。另外，布线层可以设置在凹部6的上表面部分147处，或者在构成侧壁3的部件的底表面处。由此，不仅将布线层设置在基片2上的凹部6的侧表面部分47处。通过允许布线层的面积非常宽，并且具有增加的面积，由此允许封装和电路板之间的电强度和机械连续性大大增加，进一步增大了布线层47和焊剂填角之间的接触面积。凹部的形状不限于如图4和6所示的同心圆，而可以是图11到18所示的各种形状。
更具体地说，图1-3所示的凹部6的截面为扇形或大致上是半圆形，但是，图11所示的凹部56和图15所示的凹部56大致上为矩形。设置在基片的侧壁的角上的凹部大致上是如图12或16所示的凹部66那样的V形配置。可以有一个或更多如图13或图17所示的凹部76那样的大致上为矩形的角。如图14所示的凹部86设置在基片1的角上，并且沿基片的一个侧壁延伸。在这些凹部中，可以将布线层设置在如图15或图16所示的上表面部分157处，或设置在如图17所示的上表面部分177处。
虽然已经描述了本发明的较佳实施例，但是在下面的权利要求范围内，可以有实施这里所解释的原理的各种模式。由此知道，本发明的范围只由所附权利要求限定。

Claims (19)

1.一种用于电子部件的封装，其特征在于包含：
其侧表面上具有至少一个凹部的基片，所述基片的上表面和底表面上具有电极，还具有设置在所述凹部内的导电图案，从而所述上表面上的电极通过所述导电图案电气连接到所述底表面上的电极；和
侧壁，所述侧壁具有确定一个适于接纳电子元件的空间的通孔，侧壁的侧表面上具有至少一个凹部，并如此地设置在所述基片上，从而所述侧壁的凹部连接到基片凹部，以确定一个连通的凹部；
其中，在沿垂直于所述基片的方向，所述基片的凹部具有大于所述侧壁的凹部的横截面积。
2.如权利要求1所述的用于电子部件的封装，其特征在于基片的凹部和侧壁的凹部分别设置在所述基片的角上以及所述侧壁的角上。
3.如权利要求1所述的用于电子部件的封装，其特征在于基片的凹部使侧壁的底表面的一部分暴露，并且在所述侧壁的底表面的暴露部分上设置另外的导电图案。
4.如权利要求1所述的用于电子部件的封装，其特征在于还包含设置在基片的上表面上，以便电气连接到所述上表面上的电极的引线图案。
5.如权利要求1所述的电子元件的封装，其特征在于密封所述封装以使其气密。
6.如权利要求1所述的用于电子部件的封装，其特征在于还包含设置在所述封装的角上的外部电极端子。
7.如权利要求1所述的用于电子部件的封装，其特征在于导电图案包含设置在基片的凹部的上表面部分的布线层。
8.如权利要求1所述的用于电子部件的封装，其特征在于导电图案包含设置在侧壁的底表面处的布线层。
9.如权利要求1所述的用于电子部件的封装，其特征在于侧壁的凹部和基片的凹部各具有同心圆、扇形、半圆形、矩形和V形配置中的一种形状。
10.一种电子部件，其特征在于包含：
封装，所述封装包含：
其侧表面上具有至少一个凹部的基片，所述基片的上表面和底表面上具有电极，还具有设置在所述凹部内的导电图案，从而上述上表面上的电极通过所述导电图案电气连接到所述底表面上的电极；和
侧壁，所述侧壁具有确定一个适于接纳电子元件的空间的通孔，侧壁的侧表面上具有至少一个凹部，并如此地设置在所述基片上，从而所述侧壁的凹部连接到基片凹部，以确定一个连通的凹部，
其中，在沿垂直于所述基片的方向，所述基片的凹部具有大于所述侧壁的凹部的横截面积；以及
设置在所述封装内的电子元件。
11.如权利要求10所述的电子部件，其特征在于电子元件是弹性表面波元件。
12.如权利要求10所述的电子部件，其特征在于基片的凹部和侧壁的凹部分别设置在所述基片和所述侧壁的角上。
13.如权利要求10所述的电子部件，其特征在于基片的凹部使侧壁的底表面的一部分暴露，并且在所述侧壁的底表面的暴露部分上设置另外的导电图案。
14.如权利要求10所述的电子部件，其特征在于还包含设置在基片的上表面上，以便电气连接到所述上表面上的电极的引线图案。
15.如权利要求10所述的电子部件，其特征在于密封所述封装，使其气密。
16.如权利要求10所述的电子部件，其特征在于还包含设置在所述封装的角上的外部电极端子。
17.如权利要求10所述的电子部件，其特征在于导电图案包含设置在基片的凹部的上表面部分的布线层。
18.如权利要求10所述的电子部件，其特征在于导电图案包含设置在侧壁的底表面上的布线层。
19.如权利要求10所述的电子部件，其特征在于侧壁的凹部和基片的凹部各具有同心圆、扇形、半圆形、矩形和V形配置中的一种形状。
CNB001086510A 1999-05-06 2000-05-08 用于电子部件的封装 Expired - Lifetime CN1160787C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP126050/1999 1999-05-06
JP12605099A JP3286917B2 (ja) 1999-05-06 1999-05-06 電子部品用パッケージおよび電子部品

Publications (2)

Publication Number Publication Date
CN1273457A CN1273457A (zh) 2000-11-15
CN1160787C true CN1160787C (zh) 2004-08-04

Family

ID=14925418

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001086510A Expired - Lifetime CN1160787C (zh) 1999-05-06 2000-05-08 用于电子部件的封装

Country Status (5)

Country Link
US (1) US6372985B1 (zh)
EP (1) EP1050906A1 (zh)
JP (1) JP3286917B2 (zh)
KR (1) KR100372042B1 (zh)
CN (1) CN1160787C (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0021596D0 (en) * 2000-09-02 2000-10-18 Vlsi Vision Ltd Mounting electronic components
JP2002094204A (ja) * 2000-09-19 2002-03-29 Matsushita Electric Ind Co Ltd 高周波モジュールとその製造方法
US7506438B1 (en) * 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
JP4862220B2 (ja) * 2001-03-08 2012-01-25 セイコーエプソン株式会社 表面実装用電子部品のパッケージ
KR20020091785A (ko) * 2001-05-31 2002-12-06 니혼도꾸슈도교 가부시키가이샤 전자부품 및 이것을 사용한 이동체 통신장치
EP1296453B1 (en) * 2001-09-25 2008-11-12 TDK Corporation Package substrate for integrated circuit device
JP2003133454A (ja) * 2001-10-26 2003-05-09 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2003218265A (ja) * 2002-01-21 2003-07-31 Tokyo Denpa Co Ltd 電子部品容器
JP3872399B2 (ja) * 2002-08-12 2007-01-24 京セラ株式会社 配線基板
JP4199019B2 (ja) * 2003-02-17 2008-12-17 アルプス電気株式会社 表面実装型回路モジュール
JP2004357094A (ja) * 2003-05-30 2004-12-16 Fujitsu Media Device Kk 電子部品及びパッケージ
US7948069B2 (en) 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
US7507914B2 (en) * 2004-06-30 2009-03-24 Honeywell International Inc. Micro-castellated interposer
JP2006197554A (ja) * 2004-12-17 2006-07-27 Seiko Epson Corp 弾性表面波デバイス及びその製造方法、ｉｃカード、携帯用電子機器
JP2006270170A (ja) * 2005-03-22 2006-10-05 Seiko Epson Corp 弾性表面波素子及び弾性表面波素子の製造方法
JP4338666B2 (ja) * 2005-03-31 2009-10-07 三洋電機株式会社 電子部品搭載用パッケージ及びパッケージ集合基板
JP4940669B2 (ja) * 2006-01-25 2012-05-30 日亜化学工業株式会社 半導体素子搭載用の支持体
JP5137425B2 (ja) * 2006-04-24 2013-02-06 パナソニック株式会社 光学デバイス用パッケージとその製造方法
KR100826393B1 (ko) * 2007-05-22 2008-05-02 삼성전기주식회사 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
JP4827808B2 (ja) * 2007-08-15 2011-11-30 パナソニック株式会社 半導体デバイス
US20120091572A1 (en) * 2009-06-22 2012-04-19 Mitsubishi Electric Corporation Semiconductor package and implementation structure of semiconductor package
JP5409236B2 (ja) * 2009-09-28 2014-02-05 京セラ株式会社 配線基板
JP5791283B2 (ja) * 2011-01-28 2015-10-07 京セラ株式会社 電子部品収納用パッケージ、およびそれを備えた電子装置
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
JP2015211361A (ja) * 2014-04-28 2015-11-24 日本電波工業株式会社 圧電デバイス
JP6325346B2 (ja) * 2014-05-28 2018-05-16 京セラ株式会社 配線基板、電子装置および電子モジュール
US10157753B2 (en) * 2014-09-26 2018-12-18 Kyocera Corporation Wiring board, electronic device, and electronic module
JP2016157880A (ja) * 2015-02-26 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6495701B2 (ja) * 2015-03-17 2019-04-03 京セラ株式会社 電子部品収納用パッケージおよびその製造方法
KR102241227B1 (ko) * 2019-03-12 2021-04-16 (주)파트론 센서칩 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2949184A1 (de) * 1979-12-06 1981-07-23 Siemens AG, 1000 Berlin und 8000 München Elektrische leiterplatte
JPS57115850A (en) * 1981-01-10 1982-07-19 Nec Corp Chip carrier for semiconductor ic
JPS5857742A (ja) * 1981-10-01 1983-04-06 Nec Corp チツプキヤリア
JPS60258938A (ja) * 1984-06-05 1985-12-20 Nec Kyushu Ltd 半導体装置用セラミツクパツケ−ジ
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
US5369551A (en) * 1993-11-08 1994-11-29 Sawtek, Inc. Surface mount stress relief interface system and method
US5864092A (en) * 1996-05-16 1999-01-26 Sawtek Inc. Leadless ceramic chip carrier crosstalk suppression apparatus
JPH10284935A (ja) * 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法

Also Published As

Publication number Publication date
EP1050906A1 (en) 2000-11-08
JP3286917B2 (ja) 2002-05-27
KR20010049326A (ko) 2001-06-15
JP2000323601A (ja) 2000-11-24
KR100372042B1 (ko) 2003-02-14
CN1273457A (zh) 2000-11-15
US6372985B1 (en) 2002-04-16

Similar Documents

Publication Publication Date Title
CN1160787C (zh) 用于电子部件的封装
CN1295951C (zh) 电磁屏蔽电路设备及其屏蔽方法
CN1306601C (zh) 半导体封装及其制造方法
CN1284230C (zh) 高频模块
CN1237861C (zh) 密封电子元件的电子器件及其制造方法和宜用于该电子器件的印刷线路板
CN1158757C (zh) 封装的表面声波部件及其制造方法
CN1261457A (zh) 表面安装的多层电容器
US6639311B2 (en) Multilayer ceramic electronic component, electronic component aggregate, and method for producing multilayer ceramic electronic component
CN1133498A (zh) 电路元件安装
CN1765162A (zh) 多层陶瓷基板
CN1324698C (zh) 陶瓷多层衬底及其制造方法
CN101038817A (zh) 叠层陶瓷电容器
CN1320648C (zh) 电子组件
CN1577839A (zh) 混合集成电路
CN1388538A (zh) 复合电子元件和生产该元件的方法
JP2000312060A (ja) 電子部品搭載用基板
CN1706233A (zh) 易受电磁干扰的电子元件和/或电子装置的电路的屏蔽装置
CN1521841A (zh) 半导体器件
CN1530981A (zh) 用于测试电子元件的装置和方法
CN1151602C (zh) 电子部件
CN1574301A (zh) 陶瓷封装及其制造方法
WO2018110381A1 (ja) 電子モジュール
CN1175567C (zh) 电子设备
JP3910423B2 (ja) Ｓａｗデバイスのパッケージ構造
JPH0766313A (ja) 複合電子部品

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040804

CX01 Expiry of patent term