JP4827808B2 - 半導体デバイス - Google Patents
半導体デバイス Download PDFInfo
- Publication number
- JP4827808B2 JP4827808B2 JP2007211610A JP2007211610A JP4827808B2 JP 4827808 B2 JP4827808 B2 JP 4827808B2 JP 2007211610 A JP2007211610 A JP 2007211610A JP 2007211610 A JP2007211610 A JP 2007211610A JP 4827808 B2 JP4827808 B2 JP 4827808B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- corner
- semiconductor device
- terminal
- side terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
また、前記パッケージがセラミックを積層して凹状に形成されており、前記チップの上面に透明部材が直接固着され、前記チップが前記パッケージに収納され、前記チップと前記透明部材の周辺に樹脂を充填して封止されて形成されても良い。
また、前記コーナーの側面端子を、4つのコーナーの内、対角線上に対向する2箇所のコーナーに設けても良い。
(第1の実施形態)
以下、図1(a)〜(g)、図4(a)〜(d)を参照して、本発明の第1の実施形態に係る光学デバイスの構成について説明する。図1は第1の実施形態における半導体デバイスの構成を説明する図であり、図1(a)は、本実施形態の光学デバイス100の構成を示す平面図である。また、図1(b)は側面図であり、図1(c)は、図1(a)のA−A’断面図を示し、図1(d)は下面図を示す。また、図1(e)は光学デバイス100を実装基板9に実装した構成を示し、図1(f)は図1(e)に示すB−B’断面図を示し、図1(g)は、光学デバイス100を実装基板9に実装した際の側面図を示す。さらに、図4は本発明の半導体デバイスにおける切欠きの形状を説明する図である。
また、コーナーの側面端子3とコーナーの裏面端子5は、信号又はGND端子として、電気的に接続されていてもよいし、接続されてなくてもよい。
(第2の実施形態)
以下、図2(a)〜(d)、図4(a)〜(e)を参照して、本発明の第2の実施形態に係る光学デバイス200の構成について説明する。図2は第2の実施形態における半導体デバイスの構成を説明する図であり、図2(a)は、本実施形態の光学デバイス200の構成を示す平面図である。また、図2(b)は側面図であり、図2(c)は、図2(a)のC−C’断面図を示し、図2(d)は下面図を示す。
また、コーナーの側面端子3とコーナーの裏面端子5は、信号又はGND端子として、電気的に接続されていてもよいし、接続されてなくてもよい。
(第3の実施形態)
以下、図3(a)〜(d)、図4(a)〜(e)を参照して、本発明の第3の実施形態に係る半導体デバイス300の構成について説明する。図3は第3の実施形態における半導体デバイスの構成を説明する図であり、図3(a)は、本実施形態の半導体デバイス300の構成を示す上面図である。また、図3(b)は側面図であり、図3(c)は下面図を示す。また、図3(d)は透明部材2上のパッケージ上部を開口した半導体デバイスを示す上面図である。
パッケージ301は、リードフレームや基板にモールド成形したものや、基板に樹脂を印刷したものや、ポッティングしたもの等があり、この限りではない。
また、コーナーの側面端子3とコーナーの裏面端子5は、信号又はGND端子として、電気的に接続されていてもよいし、接続されてなくてもよい。
3 コーナーの側面端子
4 各辺の側面端子
5 コーナーの裏面端子
6 各辺の裏面端子
7 コーナーの切欠き
8 チップ
9 実装基板
10 端子
11 半田フィレット
12 樹脂
13 キャスタレーション
100 光学デバイス
101 パッケージ
200 光学デバイス
201 パッケージ
300 半導体デバイス
301 パッケージ
Claims (8)
- チップをパッケージ内に封止してなる半導体デバイスであって、
前記パッケージ側面の各辺に設けられて外部端子となる複数の辺の側面端子と、
前記パッケージ側面の、1または複数のコーナーに設けられて外部端子となる前記辺の側面端子の高さよりも高さの高いコーナーの側面端子と
を有することを特徴とする半導体デバイス。 - 前記辺の側面端子が、前記パッケージ側面に設けられたキャスタレーションに形成されることを特徴とする請求項1記載の半導体デバイス。
- 前記コーナーの側面端子が、前記パッケージ側面のコーナーに設けられた切欠きに形成されることを特徴とする請求項1又は請求項2のいずれかに記載の半導体デバイス。
- 前記パッケージが、セラミックを積層して凹状に形成されており、蓋体によって封止されていることを特徴とする請求項1〜請求項3のいずれかに記載の半導体デバイス。
- 前記蓋体が透明部材であることを特徴とする請求項4記載の半導体デバイス。
- 前記パッケージがセラミックを積層して凹状に形成されており、前記チップの上面に透明部材が直接固着され、前記チップが前記パッケージに収納され、前記チップと前記透明部材の周辺に樹脂を充填して封止されて形成されることを特徴とする請求項1又は請求項2のいずれかに記載の半導体デバイス。
- 前記チップが光学素子であることを特徴とする請求項1〜請求項6のいずれかに記載の半導体デバイス。
- 前記コーナーの側面端子を、4つのコーナーの内、対角線上に対向する2箇所のコーナーに設けることを特徴とする請求項1〜請求項7のいずれかに記載の半導体デバイス。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007211610A JP4827808B2 (ja) | 2007-08-15 | 2007-08-15 | 半導体デバイス |
CN2008101250526A CN101369564B (zh) | 2007-08-15 | 2008-06-25 | 半导体器件 |
US12/186,573 US7598611B2 (en) | 2007-08-15 | 2008-08-06 | Semiconductor device with side terminals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007211610A JP4827808B2 (ja) | 2007-08-15 | 2007-08-15 | 半導体デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009049071A JP2009049071A (ja) | 2009-03-05 |
JP4827808B2 true JP4827808B2 (ja) | 2011-11-30 |
Family
ID=40362302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007211610A Expired - Fee Related JP4827808B2 (ja) | 2007-08-15 | 2007-08-15 | 半導体デバイス |
Country Status (3)
Country | Link |
---|---|
US (1) | US7598611B2 (ja) |
JP (1) | JP4827808B2 (ja) |
CN (1) | CN101369564B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7843046B2 (en) * | 2008-02-19 | 2010-11-30 | Vertical Circuits, Inc. | Flat leadless packages and stacked leadless package assemblies |
JP5204271B2 (ja) * | 2011-06-16 | 2013-06-05 | 株式会社東芝 | 内視鏡装置および基板 |
JP2014110370A (ja) * | 2012-12-04 | 2014-06-12 | Seiko Epson Corp | ベース基板、実装構造体、モジュール、電子機器、および移動体 |
JP2016006846A (ja) * | 2014-05-27 | 2016-01-14 | 京セラ株式会社 | 配線基板および電子装置 |
JP6423685B2 (ja) | 2014-10-23 | 2018-11-14 | キヤノン株式会社 | 電子部品、モジュール及びカメラ |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4551746A (en) | 1982-10-05 | 1985-11-05 | Mayo Foundation | Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation |
JPS5980946A (ja) | 1982-10-30 | 1984-05-10 | Ngk Insulators Ltd | セラミツクリ−ドレスパツケ−ジおよびその製造法 |
US4616655A (en) | 1984-01-20 | 1986-10-14 | Cordis Corporation | Implantable pulse generator having a single printed circuit board and a chip carrier |
JPS61123288A (ja) | 1984-11-20 | 1986-06-11 | Toshiba Corp | 固体撮像デバイス |
JPS61269336A (ja) | 1985-05-24 | 1986-11-28 | Hitachi Vlsi Eng Corp | 半導体装置 |
JPH05206314A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置 |
US5902959A (en) * | 1996-09-05 | 1999-05-11 | International Rectifier Corporation | Lead frame with waffled front and rear surfaces |
JPH1117100A (ja) * | 1997-06-19 | 1999-01-22 | Mitsubishi Electric Corp | 半導体装置 |
US6229249B1 (en) | 1998-08-31 | 2001-05-08 | Kyocera Corporation | Surface-mount type crystal oscillator |
JP3286917B2 (ja) * | 1999-05-06 | 2002-05-27 | 株式会社村田製作所 | 電子部品用パッケージおよび電子部品 |
JP2001185640A (ja) * | 1999-12-24 | 2001-07-06 | Nec Corp | 表面実装型パッケージ及び電子部品並びに電子部品の製造方法 |
KR100677651B1 (ko) * | 2001-04-13 | 2007-02-01 | 야마하 가부시키가이샤 | 반도체 소자 및 패키지와 그 제조방법 |
JP3793454B2 (ja) | 2001-12-19 | 2006-07-05 | 富士写真フイルム株式会社 | 撮像素子パッケージユニット |
JP3866127B2 (ja) * | 2002-03-20 | 2007-01-10 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3851845B2 (ja) * | 2002-06-06 | 2006-11-29 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4424591B2 (ja) * | 2004-03-15 | 2010-03-03 | 株式会社住友金属エレクトロデバイス | 電子部品収納用パッケージ |
JP4445351B2 (ja) * | 2004-08-31 | 2010-04-07 | 株式会社東芝 | 半導体モジュール |
US7928910B2 (en) * | 2005-03-31 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and electronic device having wireless chip |
-
2007
- 2007-08-15 JP JP2007211610A patent/JP4827808B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-25 CN CN2008101250526A patent/CN101369564B/zh not_active Expired - Fee Related
- 2008-08-06 US US12/186,573 patent/US7598611B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN101369564B (zh) | 2012-03-07 |
CN101369564A (zh) | 2009-02-18 |
US20090045495A1 (en) | 2009-02-19 |
US7598611B2 (en) | 2009-10-06 |
JP2009049071A (ja) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6445594B1 (en) | Semiconductor device having stacked semiconductor elements | |
JP4827808B2 (ja) | 半導体デバイス | |
JP2006245246A (ja) | 固体撮像装置 | |
JP2007019484A (ja) | 積層型パッケージ | |
US20080054451A1 (en) | Multi-chip assembly | |
JP2005033201A (ja) | 半導体パッケージ | |
JP2010278133A (ja) | 回路基板 | |
JP2002506289A (ja) | 多数の半導体チップを有する半導体素子 | |
JP6413935B2 (ja) | 半導体装置およびその製造方法 | |
JP2018029140A (ja) | 基板およびその製造方法並びにモジュール | |
US20070246809A1 (en) | Package for optical device and method of manufacturing the same | |
JP2005353925A (ja) | 多層配線基板および電子装置用基板 | |
JP7131933B2 (ja) | 半導体装置用パッケージおよび半導体装置 | |
JP2011187546A (ja) | 半導体装置 | |
JP4506291B2 (ja) | 積層型電子部品 | |
JP2011211077A (ja) | 半導体積層パッケージ及びその製造方法 | |
JP5874552B2 (ja) | 接合部材 | |
JP2006156558A (ja) | 多数個取り配線基板、電子部品収納用パッケージおよび電子装置 | |
JP5023982B2 (ja) | モジュールとこれを用いた電子機器 | |
WO2023089988A1 (ja) | モジュール | |
KR100907730B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2011096926A (ja) | 回路基板、コネクタおよび電子機器 | |
JP2011138921A (ja) | 電子部品装置及びリードフレーム | |
JP2005311253A (ja) | 配線基板 | |
JP2010010653A (ja) | 回路基板、リードフレーム、半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4827808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |