CN115699277A - 半导体装置的制造装置及制造方法 - Google Patents

半导体装置的制造装置及制造方法 Download PDF

Info

Publication number
CN115699277A
CN115699277A CN202180039872.7A CN202180039872A CN115699277A CN 115699277 A CN115699277 A CN 115699277A CN 202180039872 A CN202180039872 A CN 202180039872A CN 115699277 A CN115699277 A CN 115699277A
Authority
CN
China
Prior art keywords
chip
mounting tool
bump
pressing mechanism
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180039872.7A
Other languages
English (en)
Inventor
谷大辅
清水孝寛
宫本雅文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Publication of CN115699277A publication Critical patent/CN115699277A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/7592—Load or pressure adjusting means, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

半导体装置的制造装置(10)包括：载台(12)、安装工具(20)、使所述安装工具(20)在铅垂方向上移动并对芯片(100)赋予载荷的加压机构(22)、以及控制器(16)，所述控制器(16)构成为进行如下处理：第一处理，在所述芯片(100)着陆后且凸块(104)熔融之前，利用所述安装工具(20)对所述芯片(100)进行加热，同时随时更新所述加压机构(22)的指令位置P*，以使位置偏差ΔP*恒定；以及检测处理，基于按压载荷的减少来检测所述凸块的熔融。

Description

半导体装置的制造装置及制造方法
技术领域
在本说明书中，公开一种通过将由安装工具保持的芯片接合到基板来制造半导体装置的制造装置及制造方法。
背景技术
从之前起，作为对基板安装芯片的技术，已知有倒装芯片接合机(flip chipbonder)。在倒装芯片接合机中，在芯片的底面形成有被称为凸块的突起电极。而且，通过安装工具，将所述芯片按压到基板，同时对芯片进行加热而使凸块熔融，从而将芯片的凸块接合到基板的电极。近年来，提出有若干用于在此种接合处理中检测凸块的熔融时机的技术。
例如，在专利文献1中，公开有如下技术：若由设置于热压接工具(对应于安装工具)的载荷检测部件获得的载荷检测值减少到规定值以下，则判断为凸块已熔融，并使热压接工具上升。根据所述技术，若可探测到凸块的熔融，则可立即转移到下一动作、即热压接工具的上升。结果，与预先假定直至熔融为止的时间并持续加热直至经过所述假定时间为止的技术相比，可缩短热压接的时间，提高生产性。
现有技术文献
专利文献
专利文献1：日本专利特开平11-145197号公报
发明内容
发明所要解决的问题
但是，在专利文献1的技术中，在对芯片进行加热加压时，将安装工具的位置保持为恒定。然而，安装工具在凸块熔融之前的期间内通过热膨胀而在轴向上延伸。在将安装工具的位置保持为恒定的情况下，通过所述安装工具的伸展，赋予到芯片的载荷逐渐增加。而且，由此，凸块有可能被过度压扁。若凸块被压扁，则无法将作为芯片与基板的间隙的间隔(gap)保持为适当的值。另外，若凸块被压扁并在面方向上扩展，则也有可能在与邻接的凸块之间产生短路不良。
即，在现有技术中，不能适当地保持凸块的品质。因此，在本说明书中，公开一种可在探测凸块的熔融时机的同时适当地保持凸块的品质的半导体装置的制造装置及制造方法。
解决问题的技术手段
本说明书中所公开的半导体装置的制造装置的特征在于包括：载台，支撑基板；安装工具，能够对底面具有凸块的芯片进行加热并保持所述芯片；加压机构，使所述安装工具在铅垂方向上移动并对所述芯片赋予载荷；以及控制器，控制所述安装工具及所述加压机构的驱动，所述控制器构成为进行如下处理：第一处理，在使所述芯片着陆到所述基板后且所述凸块熔融之前，利用所述安装工具对所述芯片进行加热，同时随时更新所述加压机构的铅垂方向上的指令位置，以使作为所述加压机构的指令位置与当前位置的差的位置偏差恒定；以及检测处理，与所述第一处理同时进行，监视由所述加压机构对所述芯片赋予的按压载荷，并基于所述按压载荷的减少来检测所述凸块的熔融。
所述情况下，所述控制器也可进而进行第二处理，所述第二处理中，在所述检测处理中检测到所述凸块的熔融的时间点之后，随时更新所述加压机构的指令位置，以使作为所述芯片的底面与所述基板的间隙量的间隔量保持目标值。
所述情况下，所述加压机构也可具有使所述安装工具在铅垂方向上移动的驱动马达，所述控制器在所述检测处理中将所述驱动马达的电流值作为表示所述按压载荷的参数来加以监视。
另外，所述控制器也可在所述第一处理中算出从所述安装工具的当前位置减去位置偏差的目标值后的值作为所述加压机构的指令位置。
本说明书中所公开的半导体装置的制造方法的特征在于包括：第一步骤，在使由安装工具保持的芯片着落到由载台支撑的基板后且设置于所述芯片的底面的凸块熔融之前，利用所述安装工具对所述芯片进行加热，同时随时更新加压机构的铅垂方向上的指令位置，以使作为使所述安装工具在铅垂方向上移动的所述加压机构的指令位置与当前位置的差的位置偏差恒定；以及检测步骤，与所述第一步骤同时进行，监视由所述加压机构对所述芯片赋予的按压载荷，并基于所述按压载荷的减少，检测所述凸块的熔融。
所述情况下，也可进而包括第二步骤，所述第二步骤中，在所述检测步骤中检测到所述凸块的熔融的时间点之后，随时更新所述加压机构的指令位置，以使作为所述芯片的底面与所述基板的间隙量的间隔量保持目标值。
发明的效果
根据本说明书中所公开的技术，可在探测凸块的熔融时机的同时适当地保持凸块的品质。
附图说明
图1是表示半导体装置的制造装置的结构的影像图。
图2是表示半导体芯片的安装形态的影像图。
图3是表示安装半导体芯片时的各种参数的经时变化的图表。
图4是表示半导体装置的制造方法的流程的流程图。
图5是表示半导体装置的制造方法的流程的流程图。
具体实施方式
以下，参照附图对半导体装置的制造装置10进行说明。图1是表示半导体装置的制造装置10的结构的影像图。制造装置10是通过将作为电子零件的半导体芯片100以面朝下的状态安装到基板110上来制造半导体装置的装置。制造装置10包括：具有安装工具20的接合头14、将半导体芯片100供给到安装工具20的芯片供给部件(未图示)、支撑基板110的载台12、使载台12在XY方向(水平方向)上移动的XY载台18、以及控制这些的驱动的控制器16等。
基板110被抽吸保持于载台12，且由设置于载台12的载台加热器(未图示)加热。另外，半导体芯片100通过芯片供给部件而被供给到安装工具20。作为芯片供给部件的结构，可考虑各种结构，例如，可考虑如下那样的结构：从载置于晶片载台的晶片，利用中转臂拾取半导体芯片，并移送到中转载台。所述情况下，XY载台18将中转载台移送到安装工具20的正下方，安装工具20从位于正下方的中转载台拾取半导体芯片。
若由安装工具20拾取了半导体芯片，则继而通过XY载台18将基板110移送到安装工具20的正下方。若成为所述状态，则安装工具20朝向基板110下降，将抽吸保持于末端的半导体芯片100压接并安装于基板110。
安装工具20抽吸保持半导体芯片100，同时对所述半导体芯片100进行加热。因此，在安装工具20，设置有与真空源连通的抽吸孔、或用于对半导体芯片100进行加热的工具加热器(均未图示)等。在接合头14，除了设置有此种安装工具20以外，也进而设置有加压机构22及升降机构24。
加压机构22使安装工具20在Z轴方向(即铅垂方向)上移动，由此将半导体芯片100推压到基板110，并对所述半导体芯片100施加按压载荷。加压机构22具有驱动马达30、滑动轴32、板簧34、以及引导构件36。驱动马达30是加压机构22的驱动源，例如是音圈马达(voice coil motor)。所述驱动马达30具有固着于移动体46的定子30a、以及相对于所述定子30a而在Z轴方向上可动的动子30b。动子30b经由滑动轴32而机械地连结于安装工具20。另外，滑动轴32经由能够在Z轴方向上挠曲的板簧34而装配于移动体46。进而，在移动体46，固着有引导构件36。滑动轴32插通至形成于所述引导构件36的贯通孔中，并能够沿着贯通孔滑动。
若对驱动马达30施加电流，则动子30b相对于移动体46而在Z轴方向上移动。此时，滑动轴32及固着于滑动轴32的安装工具20一边使板簧34弹性变形，一边与动子30b一起在Z轴方向上移动。所述滑动轴32相对于定子30a的位移量由固着于引导构件36的线性标尺(linear scale)50等位置传感器探测，并发送到控制器16。
升降机构24使安装工具20及加压机构22相对于基座构件38而在Z轴方向上升降。所述升降机构24具有升降马达40作为驱动源。在所述升降马达40，经由联结器(coupling)而连结有在轴向上延伸的导螺杆(lead screw)42，导螺杆42伴随升降马达40的驱动而自转。在导螺杆42，螺合有移动块44，所述移动块44固着于驱动马达30的定子30a的上表面。另外，在定子30a的侧面，固着有移动体46。所述移动体46能够沿着固着于基座的导轨48滑动。若对升降马达40施加电流，则导螺杆42自转，伴随于此，移动块44在Z轴方向上升降。而且，通过移动块44升降，固着于所述移动块44的加压机构22及安装工具20也升降。通过升降机构24而产生的加压机构22的升降量也由传感器(例如装配于升降马达40的编码器等)探测，并发送到控制器16。
控制器16控制安装工具20、加压机构22、升降机构24、载台12、以及XY载台18的驱动。所述控制器16是物理上具有处理器16a及存储器16b的计算机。在所述“计算机”中，也包括将计算机***组入到一个集成电路而成的微控制器。另外，所谓处理器16a，是指广义的处理器，包括通用的处理器(例如，中央处理器(Central Processing Unit，CPU)等)、或专用的处理器(例如，图形处理单元(Graphics Processing Unit，GPU)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(FieldProgrammable Gate Array，FPGA)、可编程逻辑设备等)。另外，以下叙述的处理器16a的动作不仅由一个处理器完成，也可由存在于物理上分开的位置的多个处理器协同完成。同样地，存储器16b也无需在物理上为一个组件，也可由存在于物理上分开的位置的多个存储器构成。另外，存储器16b也可包括半导体存储器(例如，随机存取存储器(Random AccessMemory，RAM)、只读存储器(Read Only Memory，ROM)、固体状态驱动器等)及磁盘(例如，硬盘驱动器等)的至少一个。
此处，简单说明由控制器16进行的驱动马达30的驱动控制。在对驱动马达30进行驱动时，控制器16首先取得线性标尺50的检测值作为安装工具20的Z轴方向上的检测位置Pd，取得线性标尺50的检测值的微分值作为速度检测值。然后，控制器16基于安装工具20的Z轴方向上的检测位置与指令位置的偏差即位置偏差来算出速度指令值，并基于所述速度指令值与速度检测值的偏差来算出扭矩指令值，将与扭矩指令值相应的电流施加到驱动马达30。此处，在本例中，驱动马达30是音圈马达，并输出与所施加的电流成比例的扭矩。因此，施加到驱动马达30的电流值与施加到半导体芯片100的按压载荷大致成比例。因此，在本例中，控制器16取得所述驱动马达30的电流值作为表示按压载荷的参数。另外，控制器16根据安装处理的流程，依次更新驱动马达30的控制中利用的指令位置，对此将于后叙述。
接着，说明利用此种制造装置10进行的半导体芯片100的安装方法。图2是表示半导体芯片100的安装形态的影像图。如图2所示，在基板110的上表面，形成有多个电极112。另外，半导体芯片100具有多个从芯片主体102的底面突出且包含焊料等导电金属的凸块104。在安装半导体芯片100时，在使所述凸块104与基板110的电极112接触的状态下，对半导体芯片100进行加热，使凸块104熔融。然后，通过凸块104熔融，而将凸块104与电极112结合。再者，在图2中虽未图示，但也可在芯片主体102的底面进一步设置有热硬化性树脂层、例如非导电性膜的层等。
此处，在所述安装时，若在凸块104熔融后也持续按压半导体芯片100，则熔融的凸块有时会变形、被挤扁。所述情况下，被挤扁并横向扩展的凸块104有可能在与邻接的其他凸块104之间导致短路不良。
因此，从之前起，便提出有如下技术：利用安装工具20对半导体芯片100持续施加载荷，将安装工具20产生恒定以上的下沉的时机检测为凸块104的熔融时机，以后，减轻对半导体芯片100施加的载荷。但是，在此种检测安装工具20的下沉的技术的情况下，不能正确地判别所述下沉是由凸块104的熔融引起的，还是由熔融前的凸块104的破坏引起的。另外，在所述现有技术中，由于安装工具20暂时大幅下沉，因此熔融的凸块104有可能被挤扁并横向扩展。
因此，在专利文献1中，并非使用安装工具20的下沉量，而是若由设置于安装工具20的载荷检测部件获得的载荷检测值减少到规定位置以下，则判断为凸块104已熔融。根据所述技术，可在某种程度上抑制安装工具20的下沉。但是，在专利文献1中，从开始加热起至凸块104熔融为止的期间内，为了将安装工具20的Z轴方向上的位置保持为恒定，并未使安装工具20升降，未考虑到伴随加热的安装工具20的热膨胀。
即，在安装半导体芯片100时，安装工具20为了对半导体芯片100进行加热，而内置的工具加热器升温。伴随所述加热，安装工具20如图2的双点划线所示那样在其长轴方向上热膨胀。因此，即便不使安装工具20升降而是使其静止，安装工具20的末端面也会因热膨胀而向下方位移，按压载荷增加。结果，在专利文献1中，随着热膨胀加剧，按压载荷增加，熔融前的凸块104有可能被破坏，或者熔融的凸块104有可能被过度地挤扁。另外，在专利文献1的技术中，并未考虑到热膨胀的影响，因此芯片主体102的底面与基板110的上表面的间隙即间隔量G有可能不能成为所期望的值。
在本说明书中，为了适当地检测凸块104的熔融，而监视施加到半导体芯片100的按压载荷，并将按压载荷急剧减少的时机检测为凸块104的熔融时机。另外，为了防止熔融前的凸块104的破坏，而在凸块104熔融之前的期间内，依次更新指令位置，以便即便安装工具20热膨胀，安装工具20的当前位置与指令位置的偏差即位置偏差也恒定。以下，参照图3～图5，说明半导体芯片100的安装流程。
图3是表示安装半导体芯片100时的各种参数的经时变化的图表，上段表示线性标尺50的检测值，中段表示驱动马达30的电流值，下段表示工具加热器的驱动状态。另外，图4、图5是表示半导体装置的制造方法的流程的流程图。
在将半导体芯片100安装到基板110时，以半导体芯片100的凸块104位于基板110的电极112的正上方的方式，载台12与安装工具20在水平方向上对准。图4的流程图是从所述状态开始。其后，控制器16驱动升降马达40，使安装工具20与加压机构22一起以高速下降(S10)。若半导体芯片100接近基板110直至半导体芯片100与基板110之间残留若干间隙的状态(S12中为是(Yes))，则控制器16停止升降马达40的驱动。图3中的时刻t1表示所述半导体芯片100接近基板110的时机。
若半导体芯片100接近基板110，则控制器16对驱动马达30进行驱动，使安装工具20以低速下降，直至凸块104着落到电极112(S14)。具体而言，控制器16在检测到着落之前，逐渐更新对驱动马达30输入的指令位置P*，以使安装工具20逐渐靠近基板110。凸块104的着落时机可基于检测位置来判断，也可基于驱动马达30的电流值来判断。即，若凸块104着落到电极112，则即便更新指令位置P*，检测位置Pd也不会变化。因此，也可将提示检测位置Pd的变化的时机判断为着落时机。另外，若凸块104与电极112相接，则半导体芯片100及安装工具20从基板110受到反作用力。驱动马达30要输出与所述反作用力相应的扭矩，因此驱动马达30的电流值急剧增加。也可将所述电流值的急剧增加时机判断为着落时机。在图3中，在时刻t2检测到着落。
若检测到凸块104的着落(S16中为是(Yes))，则执行第一处理(S18、S20)，所述第一处理中，利用工具加热器开始半导体芯片100的加热，同时随时更新驱动马达30的指令位置P*，以使位置偏差ΔP恒定。即，控制器16在检测到着落的时刻t2，开启搭载于安装工具20的工具加热器，开始半导体芯片100的加热(S18)。另外，控制器16依照P*＝Pd+σa-ΔP*的式子随时更新驱动马达30的指令位置P*。此处，Pd是安装工具20的检测位置。σa是每一次采样时产生的安装工具20的热膨胀量。每一次采样时的热膨胀量σa预先通过实验等取得。另外，所述每一次采样时的热膨胀量σa可为固定值，也可为与时间经过或工具加热器的温度变化一起变化的可变值。Pd+σa为安装工具20的当前位置。ΔP*是位置偏差ΔP的目标值，是值恒定的固定值。图3中的虚线表示第一处理中使用的指令位置P*。
如此，通过基于P*＝Pd+σa-ΔP*的式子随时更新指令位置P*，即便安装工具20或半导体芯片100热膨胀，也可将位置偏差ΔP始终保持为恒定。而且，通过将位置偏差ΔP保持为恒定，可将来自驱动马达30的输出扭矩、进而半导体芯片100的按压载荷保持为大致恒定。由此，可有效地防止破坏并挤扁熔融前的凸块104的情况。
与第一处理同时进行，控制器16也进行施加到半导体芯片100的按压载荷的监视(S22)。由于按压载荷与驱动马达30的电流值Id大致成比例，因此控制器16将驱动马达30的电流值Id作为表示按压载荷的参数来加以监视。若继续加热的结果是凸块104熔融，则安装工具20从半导体芯片100受到的反作用力急剧降低，按压载荷、进而电流值Id急剧降低。若产生所述电流值Id的急剧降低，则控制器16判断为产生了凸块104的熔融。
具体而言，控制器16算出N次采样前的电流值Id[i-N]与当前的电流值Id[i]的差分ΔId＝Id[i-N]-Id[i]。然后，控制器16将所述差分ΔId与规定的基准值ΔId_def加以比较，若成为ΔId≧ΔId_def，则判断为凸块104已熔融。再者，N是1以上的整数。在图3中，在时刻t3，判断为已熔融。
再者，在本例中，由于将安装工具20的指令位置P*设定于当前位置(Pd+σa)的更下方，因此在产生凸块104的熔融、且来自半导体芯片100的反作用力降低的情况下，安装工具20有时从当前位置(Pd+σa)向下方位移位置偏差的目标值ΔP*量，以到达指令位置P*。在所述凸块104熔融时的位移中，为了不会大幅挤扁凸块104而将位置偏差的目标值ΔP*设定为充分小的值。
在判断为凸块104已熔融的情况下(S22中为是(Yes))，控制器16执行控制安装工具20的位置的第二处理，以使间隔量G成为所期望的值(S24)。即，控制器16将驱动马达30的指令位置P*随时更新为P*＝Pg+σg。此处，Pg是使安装工具20着落到常温状态且间隔量G为所期望的值的半导体芯片100时的、安装工具20的位置。以下，将所述Pg称为“标准位置”。所述标准位置Pg是由间隔量G的值或半导体芯片100的尺寸值等预先算出的固定值。另外，σg是安装工具20及半导体芯片100的热膨胀量。所述σg是根据时间或加热器的温度而变动的可变值。通过利用所述指令位置P*＝Pg+σg来控制安装工具20的位置，可将间隔量G保持为所期望的值。另外，控制器16在适当的时机关闭工具加热器(S26)。其后，若经过对于使凸块104硬化而言充分的冷却时间(S28中为是(Yes))，则控制器16在解除半导体芯片100的抽吸后，驱动加压机构22及升降机构24而使安装工具20上升(S30)。
如通过以上说明而明确那样，在本例中，将驱动马达30的电流值、进而按压载荷急剧降低的时机检测为凸块104的熔融时机。通过设为所述结构，可在不压扁熔融的凸块104的情况下正确地检测凸块104的熔融时机。另外，在第一处理中，随时更新指令位置P*以使位置偏差ΔP恒定，因此即便产生热膨胀，也可将按压载荷保持为恒定。结果，可有效地防止对熔融前的凸块104施加过剩的载荷而破坏凸块104的情况。
再者，迄今为止说明的结构是一例，只要进行在接地后且凸块104熔融之前随时更新加压机构22的铅垂方向上的指令位置P*以使位置偏差ΔP恒定的第一处理、以及将按压载荷急剧减少的时机检测为凸块104的熔融时机的检测处理，则也可适宜变更其他结构。例如，在迄今为止的说明中，将驱动马达30的电流值作为表示按压载荷的参数来加以监视，但也可在加压机构22设置载荷传感器，监视所述载荷传感器的检测值。另外，在所述说明中，将对安装工具20的检测位置Pd加上每一次采样时的热膨胀量σa后的值处理为安装工具20的当前位置，但若考虑到热膨胀，也可将其他值用作当前位置。例如，也可预先通过实验等取得伴随热膨胀的安装工具20的位移的分布(profile)，并根据所述分布求出安装工具20的当前位置。另外，在所述说明中，使用驱动马达30作为加压机构22的驱动源，但也可使用其他驱动源、例如电池缸或油压缸等。
符号的说明
10：制造装置
12：载台
14：接合头
16：控制器
18：XY载台
20：安装工具
22：加压机构
24：升降机构
30：驱动马达
30a：定子
30b：动子
32：滑动轴
34：板簧
36：引导构件
38：基座构件
40：升降马达
42：导螺杆
44：移动块
46：移动体
48：导轨
50：线性标尺
100：半导体芯片
102：芯片主体
104：凸块
110：基板
112：电极

Claims (6)

1.一种半导体装置的制造装置，其特征在于包括：
载台，支撑基板；
安装工具，能够对底面具有凸块的芯片进行加热并保持所述芯片；
加压机构，使所述安装工具在铅垂方向上移动并对所述芯片赋予载荷；以及
控制器，控制所述安装工具及所述加压机构的驱动，所述控制器构成为进行如下处理：
第一处理，在使所述芯片着陆到所述基板后且所述凸块熔融之前，利用所述安装工具对所述芯片进行加热，同时随时更新所述加压机构的铅垂方向上的指令位置，以使作为所述加压机构的指令位置与当前位置的差的位置偏差恒定；以及
检测处理，与所述第一处理同时进行，监视由所述加压机构对所述芯片赋予的按压载荷，并基于所述按压载荷的减少来检测所述凸块的熔融。
2.根据权利要求1所述的半导体装置的制造装置，其特征在于，
所述控制器进而进行第二处理，所述第二处理中，在所述检测处理中检测到所述凸块的熔融的时间点之后，随时更新所述加压机构的指令位置，以使作为所述芯片的底面与所述基板的间隙量的间隔量保持目标值。
3.根据权利要求1所述的半导体装置的制造装置，其特征在于，
所述加压机构具有使所述安装工具在铅垂方向上移动的驱动马达，
所述控制器在所述检测处理中将所述驱动马达的电流值作为表示所述按压载荷的参数来加以监视。
4.根据权利要求1至3中任一项所述的半导体装置的制造装置，其特征在于，
所述控制器在所述第一处理中算出从所述安装工具的当前位置减去位置偏差的目标值后的值作为所述加压机构的指令位置。
5.一种半导体装置的制造方法，其制造半导体装置，所述半导体装置的制造方法的特征在于包括：
第一步骤，在使由安装工具保持的芯片着落到由载台支撑的基板后且设置于所述芯片的底面的凸块熔融之前，利用所述安装工具对所述芯片进行加热，同时随时更新加压机构的铅垂方向上的指令位置，以使作为使所述安装工具在铅垂方向上移动的所述加压机构的指令位置与当前位置的差的位置偏差恒定；以及
检测步骤，与所述第一步骤同时进行，监视由所述加压机构对所述芯片赋予的按压载荷，并基于所述按压载荷的减少，检测所述凸块的熔融。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于进而包括第二步骤，所述第二步骤中，
在所述检测步骤中检测到所述凸块的熔融的时间点之后，随时更新所述加压机构的指令位置，以使作为所述芯片的底面与所述基板的间隙量的间隔量保持目标值。
CN202180039872.7A 2020-06-15 2021-06-14 半导体装置的制造装置及制造方法 Pending CN115699277A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-103333 2020-06-15
JP2020103333 2020-06-15
PCT/JP2021/022561 WO2021256433A1 (ja) 2020-06-15 2021-06-14 半導体装置の製造装置および製造方法

Publications (1)

Publication Number Publication Date
CN115699277A true CN115699277A (zh) 2023-02-03

Family

ID=79268052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180039872.7A Pending CN115699277A (zh) 2020-06-15 2021-06-14 半导体装置的制造装置及制造方法

Country Status (6)

Country Link
US (1) US20230230853A1 (zh)
JP (1) JP7320886B2 (zh)
KR (1) KR20230006011A (zh)
CN (1) CN115699277A (zh)
TW (1) TWI801873B (zh)
WO (1) WO2021256433A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153525A (ja) * 1995-11-30 1997-06-10 Toshiba Corp ボンディング装置およびボンディング方法
JP3399324B2 (ja) * 1997-11-10 2003-04-21 松下電器産業株式会社 半田バンプ付電子部品の熱圧着方法
JP3893226B2 (ja) * 1998-12-25 2007-03-14 松下電器産業株式会社 部品実装方法と装置
TW501242B (en) * 2000-09-15 2002-09-01 Hitachi Ltd Semiconductor package and flip chip bonding method of semiconductor package
JP4035716B2 (ja) * 2001-10-05 2008-01-23 日本電気株式会社 電子部品の製造装置および電子部品の製造方法
JP4260712B2 (ja) * 2004-09-03 2009-04-30 パナソニック株式会社 電子部品実装方法及び装置
JPWO2014077044A1 (ja) * 2012-11-16 2017-01-05 シャープ株式会社 フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法
US9426898B2 (en) * 2014-06-30 2016-08-23 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly

Also Published As

Publication number Publication date
JPWO2021256433A1 (zh) 2021-12-23
KR20230006011A (ko) 2023-01-10
TW202213574A (zh) 2022-04-01
JP7320886B2 (ja) 2023-08-04
US20230230853A1 (en) 2023-07-20
TWI801873B (zh) 2023-05-11
WO2021256433A1 (ja) 2021-12-23

Similar Documents

Publication Publication Date Title
JP5014151B2 (ja) チップ実装装置およびチップ実装方法
US20070181644A1 (en) Component mounting method and component mounting apparatus
JP2014123731A (ja) 基板上に半導体チップを実装するための熱圧着ボンディング方法および装置
KR101032506B1 (ko) 검사 장치
JP2008117993A (ja) 熱圧着装置および熱圧着方法
JPH09153525A (ja) ボンディング装置およびボンディング方法
US20110174442A1 (en) Bonding apparatus
CN115699277A (zh) 半导体装置的制造装置及制造方法
KR101591125B1 (ko) 칩 실장 장치
US10090273B2 (en) Apparatus and method for manufacturing semiconductor device
JP5533480B2 (ja) 電子部品の実装装置及び実装方法
TWI793766B (zh) 半導體裝置的製造裝置及製造方法
JP7145555B2 (ja) 半導体装置の製造装置および製造方法
JP2014143442A (ja) チップ実装装置
JP4260712B2 (ja) 電子部品実装方法及び装置
JP6345819B2 (ja) チップ実装装置
JPH09153522A (ja) ボンディング装置およびボンディング方法
JP6636567B2 (ja) チップ実装装置
CN109923652B (zh) 导线接合装置
JP4732894B2 (ja) ボンディング方法及びボンディング装置
JP2002299376A (ja) ボンディング装置及びボンディンク方法
KR20090092441A (ko) 반도체 패키지 제조용 다이 본딩 장치 및 그 작동 제어방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination