CN115691425A - 像素电路及其驱动方法、显示面板 - Google Patents

像素电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN115691425A
CN115691425A CN202210701567.6A CN202210701567A CN115691425A CN 115691425 A CN115691425 A CN 115691425A CN 202210701567 A CN202210701567 A CN 202210701567A CN 115691425 A CN115691425 A CN 115691425A
Authority
CN
China
Prior art keywords
circuit
voltage
transistor
reset
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210701567.6A
Other languages
English (en)
Inventor
张振华
杨栋芳
曹席磊
郝学光
刘烺
冯靖伊
袁长龙
李小鑫
朱莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN115691425A publication Critical patent/CN115691425A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种像素电路及其驱动方法及显示面板。该像素电路包括驱动电路、数据写入电路、存储电路和第一复位电路；驱动电路包括控制端、第一端和第二端，且被配置为控制流经第一端和第二端的驱动电流；数据写入电路被配置为在第一扫描信号的控制下将数据信号写入驱动电路的控制端；存储电路被配置为存储数据信号；第一复位电路被配置为在第一复位控制信号的控制下将第一初始化电压施加至驱动电路的控制端；像素电路还包括第三复位电路，第三复位电路被配置为在第三复位控制信号的控制下将保持电压施加至驱动电路的第一端，驱动电路在第一复位控制信号的控制下开启，且驱动电路的开启时长大于第三复位控制信号的有效时长。

Description

像素电路及其驱动方法、显示面板
本申请为2021年8月5日递交的中国专利申请第202110898671.4，发明名称为“像素电路及其驱动方法、显示面板”的分案申请。
技术领域
本公开的实施例涉及一种像素电路及其驱动方法、显示面板。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板具有薄、轻、宽视角、主动发光、发光颜色连续可调、成本低、响应速度快、能耗小、驱动电压低、工作温度范围宽、生产工艺简单、发光效率高及可柔性显示等优点，在手机、平板电脑、数码相机等显示领域的应用越来越广泛。
发明内容
本公开至少一些实施例提供一种像素电路，包括驱动电路、数据写入电路、存储电路和第一复位电路；其中，所述驱动电路包括控制端、第一端和第二端，且被配置为控制流经所述第一端和所述第二端的用于驱动发光元件发光的驱动电流；所述数据写入电路被配置为在第一扫描信号的控制下将数据信号写入所述驱动电路的控制端；所述存储电路被配置为存储所述数据信号；所述第一复位电路被配置为在第一复位控制信号的控制下将第一初始化电压施加至所述驱动电路的控制端；所述第一复位电路包括N型氧化物薄膜晶体管，所述像素电路还包括：第三复位电路，第三复位电路被配置为在第三复位控制信号的控制下将保持电压施加至所述驱动电路的第一端，所述驱动电路在所述第一复位控制信号的控制下开启，且所述驱动电路的开启时长大于所述第三复位控制信号的有效时长。
例如，在本公开一些实施例提供的像素电路中，所述驱动电路包括第一晶体管；所述第一晶体管的栅极作为所述驱动电路的控制端，所述第一晶体管的第一极作为所述驱动电路的第一端，所述第一晶体管的第二极作为所述驱动电路的第二端。
例如，在本公开一些实施例提供的像素电路中，所述数据写入电路包括第二晶体管；所述第二晶体管的栅极和第一扫描信号端连接以接收所述第一扫描信号，所述第二晶体管的第一极和数据信号端连接以接收所述数据信号，所述第二晶体管的第二极和所述驱动电路的控制端连接。
例如，在本公开一些实施例提供的像素电路中，所述存储电路包括存储电容，所述存储电容的第一极与所述驱动电路的控制端连接，所述存储电容的第二极与所述驱动电路的第二端连接。
例如，在本公开一些实施例提供的像素电路中，所述第一复位电路包括的所述N型氧化物薄膜晶体管为第三晶体管；所述第三晶体管的栅极和第一复位控制信号端连接以接收所述第一复位控制信号，所述第三晶体管的第一极和第一初始化电压端连接以接收所述第一初始化电压，所述第七晶体管的第二极和所述驱动电路的控制端连接。
例如，在本公开一些实施例提供的像素电路中，还包括第二复位电路，其中，所述第二复位电路被配置为在第二复位控制信号的控制下将第二初始化电压施加至所述发光元件的阳极。
例如，在本公开一些实施例提供的像素电路中，所述第二复位电路包括第四晶体管，所述第四晶体管为N型薄膜晶体管，所述第四晶体管的栅极和第二复位控制信号端连接以接收所述第二复位控制信号，所述第四晶体管的第一极和第二初始化电压端连接以接收所述第二初始化电压，所述第四晶体管的第二极和所述发光元件的阳极。
例如，在本公开一些实施例提供的像素电路中，还包括第一发光控制电路，其中，所述第一发光控制电路被配置为在第一发光控制信号的控制下将第一电源电压施加至所述驱动电路的第一端。
例如，在本公开一些实施例提供的像素电路中，所述第一发光控制电路包括第五晶体管，所述第五晶体管的栅极和第一发光控制端连接以接收所述第一发光控制信号，所述第五晶体管的第一极和第一电源端连接以接收所述第一电源电压，所述第五晶体管的第二极和所述驱动电路的第一端连接。
例如，在本公开一些实施例提供的像素电路中，所述第三复位电路包括第六晶体管，所述第六晶体管的栅极和第三复位控制信号端连接以接收所述第三复位控制信号，所述第六晶体管的第一极和保持电压端连接以接收所述保持电压，所述第六晶体管的第二极和所述驱动电路的第一端连接。
例如，在本公开一些实施例提供的像素电路中，保持电压大于第一电压，其中，所述第一电压是第一电源端提供的，所述第一电源端与所述驱动电路的第一端连接，所述第一电压高于与所述发光元件的阴极相连的第二电源电压。
例如，在本公开一些实施例提供的像素电路中，第一复位电路早于第三复位电路开启。
例如，在本公开一些实施例提供的像素电路中，还包括还包括第二发光控制电路，其中，所述第二发光控制电路被配置为在第二发光控制信号的控制下将所述驱动电流施加至所述发光元件的第一极。
例如，在本公开一些实施例提供的像素电路中，所述第二发光控制电路包括第七晶体管，所述第七晶体管的栅极和第二发光控制端连接以接收所述第二发光控制信号，所述第七晶体管的第一极和所述驱动电路的第二端连接，所述第七晶体管的第二极和所述发光元件的第一极连接。
例如，在本公开一些实施例提供的像素电路中，第一初始化电压大于第一电压，其中，所述第一电压是第一电源端提供的，所述第一电源端与所述驱动电路的第一端连接，所述第一电压高于与所述发光元件的阴极相连的第二电源电压。
例如，在本公开一些实施例提供的像素电路中，保持电压分别大于第一电压，所述第一电压是第一电源端提供的，所述第一电源端与所述驱动电路的第一端连接，所述第一电压高于与所述发光元件的阴极相连的第二电源电压。
本公开至少一些实施例提供一种显示面板，包括阵列排布的多个像素单元；其中，每个所述像素单元包括根据上述任一所述的像素电路。
本公开至少一些实施例提供一种像素电路的驱动方法，包括初始化阶段、阈值电压补偿阶段、数据写入与迁移率补偿阶段、发光阶段，其中，在所述初始化阶段，输入所述第一复位控制信号和所述第二复位控制信号，开启所述第一复位电路和所述第二复位电路，通过所述第一复位电路将所述第一初始化电压施加至所述驱动电路的控制端以对所述驱动电路的控制端进行复位，通过所述第二复位电路将所述第二初始化电压施加至所述驱动电路的第二端以对所述驱动电路的第二端进行复位；在所述阈值电压补偿阶段，输入所述第一复位控制信号，开启所述第一复位电路，通过所述第一复位电路将所述第一初始化电压施加至所述驱动电路的控制端，以导通所述驱动电路，停止输入所述第二复位控制信号，关闭所述第二复位电路，通过导通的所述驱动电路和所述存储电路进行阈值补偿，输入所述第三复位控制信号，开启所述第三复位电路，通过所述第三复位电路将所述保持电压施加至所述驱动电路的第一端；在所述数据写入阶段，输入所述栅极扫描信号，开启所述数据写入电路，通过所述数据写入电路将所述数据信号写入所述驱动电路的控制端，并通过所述存储电路存储写入的所述数据信号；在所述发光阶段，停止输入所述栅极扫描信号，关闭所述数据写入电路，使所述驱动电路将在所述存储电路存储的所述数据信号的控制下产生驱动电流，以驱动所述发光元件发光，所述驱动电路的开启时长大于所述第三复位控制信号的有效时长。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为一种2T1C像素电路的示意图；
图1B为另一种2T1C像素电路的示意图；
图2A为本公开至少一些实施例提供的一种像素电路的示意框图；
图2B为图2A中所示的像素电路的一种具体实现示例的电路结构示意图；
图2C为图2B中所示的像素电路的驱动方法的信号时序图；
图3A为本公开至少一些实施例提供的一种像素电路的示意框图；
图3B为图3A中所示的像素电路的一种具体实现示例的电路结构示意图；
图3C为图3B中所示的像素电路的驱动方法的信号时序图；
图4A为本公开至少一些实施例提供的一种像素电路的示意框图；
图4B为图4A中所示的像素电路的一种具体实现示例的电路结构示意图；
图4C为图4B中所示的像素电路的驱动方法的信号时序图；
图5A为本公开至少一些实施例提供的一种像素电路的示意框图；
图5B为图5A中所示的像素电路的一种具体实现示例的电路结构示意图；
图5C为图5B中所示的像素电路的驱动方法的一种信号时序图；
图5D为图5B中所示的像素电路的驱动方法的另一种信号时序图；
图6A为本公开至少一些实施例提供的一种像素电路的示意框图；
图6B为图6A中所示的像素电路的一种具体实现示例的电路结构示意图；
图6C为图6B中所示的像素电路的驱动方法的信号时序图；
图7A为本公开至少一些实施例提供的一种像素电路的示意框图；
图7B为图7A中所示的像素电路的一种具体实现示例的电路结构示意图；
图7C为图7B中所示的像素电路的驱动方法的信号时序图；
图8A为本公开至少一些实施例提供的一种像素电路的示意框图；
图8B为图8A中所示的像素电路的一种具体实现示例的电路结构示意图；
图8C为图8B中所示的像素电路的驱动方法的信号时序图；以及
图9A至图9F分别为本公开一实施例提供的一种显示面板的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
下面通过几个具体的实施例对本公开进行说明。为了保持本公开实施例的以下说明清楚且简明，可省略已知功能和已知部(元)件的详细说明。当本公开实施例的任一部(元)件在一个以上的附图中出现时，该部(元)件在每个附图中由相同或类似的参考标号表示。
OLED显示面板中的像素电路一般采用矩阵驱动方式，根据每个像素单元中是否引入开关元器件分为有源矩阵(Active Matrix，AM)驱动和无源矩阵(Passive Matrix，PM)驱动。其中，AMOLED显示面板在每一个像素的像素电路中都集成了一组薄膜晶体管和存储电容，通过对薄膜晶体管和存储电容的驱动控制，实现对流过OLED的驱动电流的控制，从而使OLED根据需要发光。因此，AMOLED显示面板所需驱动电流小、功耗低、寿命更长，可以满足高分辨率多灰度的大尺寸显示需求。同时，AMOLED显示面板在可视角度、色彩的还原、功耗以及响应时间等方面具有明显的优势，适用于高信息含量、高分辨率的显示装置。
AMOLED显示面板中使用的基础像素电路可以为2T1C像素电路，即利用两个TFT(Thin-filmtransistor，薄膜晶体管)和一个存储电容Cs来实现驱动OLED发光的基本功能。
图1A和图1B分别示出了两种2T1C像素电路的示意图。
如图1A所示，一种2T1C像素电路包括开关晶体管T0、驱动晶体管N0以及存储电容Cs。例如，该开关晶体管T0的栅极连接扫描线以接收扫描信号Scan1，例如源极连接到数据信号线以接收数据信号Vdata，漏极连接到驱动晶体管N0的栅极；驱动晶体管N0的源极连接到第一电压端以接收第一电压VDD(高电压)，漏极连接到OLED的正极端；存储电容Cs的一端连接到开关晶体管T0的漏极以及驱动晶体管N0的栅极，另一端连接到驱动晶体管N0的源极以及第一电压端；OLED的负极端连接到第二电压端以接收第二电压Vss(低电压，例如接地电压)。该2T1C像素电路的驱动方式是将像素的明暗(灰阶)经由两个TFT和存储电容Cs来控制。当通过扫描线施加扫描信号Scan1以开启开关晶体管T0时，数据驱动电路通过数据信号线送入的数据信号Vdata将经由开关晶体管T0对存储电容Cs充电，由此将数据信号Vdata存储在存储电容Cs中，且此存储的数据信号Vdata控制驱动晶体管N0的导通程度，由此控制流过驱动晶体管以驱动OLED发光的电流大小，即此电流决定该像素发光的灰阶。在图1A所示的2T1C像素电路中，开关晶体管T0为N型晶体管而驱动晶体管N0为P型晶体管。
如图1B所示，另一种2T1C像素电路也包括开关晶体管T0、驱动晶体管N0以及存储电容Cs，但是其连接方式略有改变，且驱动晶体管N0为N型晶体管。图1B的像素电路相对于图1A的变化之处包括：OLED的正极端连接到第一电压端以接收第一电压VDD(高电压)，而负极端连接到驱动晶体管N0的漏极，驱动晶体管N0的源极连接到第二电压端以接收第二电压Vss(低电压，例如接地电压)。存储电容Cs的一端连接到开关晶体管T0的漏极以及驱动晶体管N0的栅极，另一端连接到驱动晶体管N0的源极以及第二电压端。该2T1C像素电路的工作方式基本上与图1A所示的像素电路基本相同，这里不再赘述。
此外，对于图1A和图1B所示的像素电路，开关晶体管T0不限于N型晶体管，也可以为P型晶体管，由此控制其导通或截止的扫描信号Scan1的极性进行相应地改变即可。
OLED显示面板高低频切换时常画面闪烁，这种闪烁影响高品质画质，因此需要改进。究其原因是，在该OLED显示面板中，像素电路中的驱动晶体管(DTFT)是由低温多晶硅半导体作为有源层制作的，其沟道本身因为缺陷态多而显现出明显的磁滞效应。TFT器件的磁滞效应指的是在一定的偏压下，TFT器件的电特性所表现出来的一种不确定性，即TFT器件电流的大小不仅与当前的偏压有关，还依赖于上一时刻TFT器件所处的状态。TFT的磁滞效应对于当前的平板显示技术已经造成了危害，比如上一时刻的图像往往会保留在下一时刻的图像显示中，导致显示错误。TFT器件的磁滞效应与栅介质、半导体材料和它们之间的界面态陷阱有关，这些陷阱会俘获和释放电荷，从而引起TFT器件阈值电压的改变，进而在相同的偏压下，引起沟道载流子浓度的变化，从而改变TFT的电特性。
因此，在上述2T1C的基本像素电路的基础上，使用磁滞效应较弱的有源层来制备DTFT，并且在重置或编程阶段进一步重置DTFT，使DTFT特性尽快回复到初始状态，从而减少低频下的残像、闪烁等现象，以获得画质的提升。
本公开至少一些实施例提供一种像素电路。该像素电路包括驱动电路、数据写入电路、存储电路和第一复位电路；其中，驱动电路包括控制端、第一端和第二端，且被配置为控制流经第一端和第二端的用于驱动发光元件发光的驱动电流；数据写入电路被配置为在栅极扫描信号的控制下将数据信号写入驱动电路的控制端；存储电路被配置为存储数据信号；第一复位电路被配置为在第一复位控制信号的控制下将第一初始化电压施加至驱动电路的控制端；其中，驱动电路和数据写入电路包括N型薄膜晶体管。第一复位电路包括N型氧化物薄膜晶体管。
本公开的一些实施例还提供对应于上述像素电路的驱动方法、显示面板。
在本公开的实施例提供的像素电路中，驱动电路和数据写入电路包括N型薄膜晶体管。第一复位电路包括N型氧化物薄膜晶体管，可以降低低频漏电，保持驱动电路控制端的电压使得发光不闪烁，并改善TFT器件磁滞，减少低频残像。
下面结合附图对本公开的一些实施例及其示例进行详细说明。
图2A为本公开至少一些实施例提供的一种像素电路的示意框图。如图2A所示，像素电路10包括驱动电路100、数据写入电路200、存储电路300、第一复位电路410和发光元件700。
例如，驱动电路100包括第一端110、第二端120和控制端130，且被配置为控制流经第一端110和第二端120的用于驱动发光元件700发光的驱动电流。例如，驱动电路100包括N型薄膜晶体管，例如N型氧化物薄膜晶体管。例如在一些实施例中，在发光阶段，驱动电路100可以向发光元件700提供驱动电流以驱动发光元件700进行发光，且可以根据需要显示的灰阶(不同的灰阶对应于不同的数据信号)提供相应的驱动电流发光。例如，发光元件700可以采用有机发光二极管(OLED)、迷你发光二极管(Mini LED)、微发光二极管(MicroLED)、量子点发光二极管(QLED)、无机发光二极管等，本公开的实施例包括但不限于此。
例如，第一复位电路410被配置为响应于第一复位控制信号RST1将第一初始化电压Vinitl施加至驱动电路100的控制端130。例如，第一复位电路410可以是N型氧化物薄膜晶体管。例如，在一些实施例中，在初始化阶段，第一复位电路410响应于第一复位控制信号RST1而导通，从而可以将第一初始化电压Vinitl施加至驱动电路100的控制端130，以对驱动电路100进行初始化操作。N型氧化物薄膜晶体管可以采用IGZO(Indium Gallium ZincOxide，氧化铟镓锌)等作为薄膜晶体管的有源层，相对于采用LTPS(Low Temperature PolySilicon，低温多晶硅)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及减小漏电流，从而在使得该像素电路可以适用于低频驱动的同时，还可以增加显示面板的分辨率。
例如，数据写入电路200被配置为响应于栅极扫描信号GN，将数据线传输的数据信号Vdata写入驱动电路100的控制端130。例如，数据写入电路200包括N型薄膜晶体管，例如N型氧化物薄膜晶体管。例如，在一些实施例中，在数据写入阶段，数据写入电路200响应于栅极扫描信号GN而导通，从而可以将数据线传输过来的数据信号Vdata写入驱动电路100的控制端130并存储于存储电路300中，以在发光阶段时使驱动电路100根据该数据信号Vdata产生驱动发光元件700发光的驱动电流。
例如，存储电路300被配置为存储写入的数据信号Vdata，且将驱动电路100的控制端130和第二端120电连接。例如，在一些实施例中，存储电路300包括存储电容，在数据写入和存储阶段，存储电容可以接收并存储数据写入电路200写入的数据信号Vdata。存储电路300将驱动电路100的控制端130和第二端120电连接，从而使驱动电路的阈值电压Vth的相关信息也相应地存储在存储电容中。
例如，在本公开的至少一些实施例中，在图2A所示的电路结构的基础上，如图3A所示，像素电路10还可以包括第二复位电路420，第二复位电路420被配置为在第二复位控制信号RST2的控制下将第二初始化电压Vinit2施加至驱动电路100的第二端120。例如，第二复位电路420可以包括N型薄膜晶体管，例如N型氧化物薄膜晶体管。例如，在一些实施例中，在初始化阶段，第二复位电路420响应于第二复位控制信号RST2而导通，从而可以将第二初始化电压Vinit2施加至驱动电路100的第二端120，以使驱动电路100的第二端120的电位根据第二初始化电压Vinit2初始化为第二初始化电压Vinit2，从而对驱动电路100的第二端进行初始化操作，消除之前的发光阶段的影响。
例如，在本公开的至少一些实施例中，在图3A所示的电路结构的基础上，如图4A所示，像素电路10还可以包括第一发光控制电路500。例如，在一些实施例中，第一发光控制电路500可以是N型薄膜晶体管，例如N型氧化物薄膜晶体管。例如，在一些实施例中，第一发光控制电路500被配置为响应于第一发光控制信号EM1将第一电源电压VDD施加至驱动电路100的第一端110，以使驱动电路100产生驱动电流。例如，在发光阶段，第一发光控制电路500响应于第一发光控制信号EM1而导通，将第一电源电压VDD施加至驱动电路100的第一端110，从而驱动电路100可以在其控制端和第一端的电压的共同作用下产生驱动电流；而在非发光阶段，第一发光控制电路500响应于第一发光控制信号EM1而截止，从而驱动电路100不产生驱动电流，可以避免发光元件700发光，从而可以提高相应的显示装置的对比度。
例如，在本公开的至少一些实施例中，在图4A所示的电路结构的基础上，如图5A所示，像素电路10还可以包括第三复位电路430。例如，在一些实施例中，第三复位电路430可以是N型薄膜晶体管，例如N型氧化物薄膜晶体管，其被配置为在第三复位控制信号RST3的控制下将保持电压Vhold施加至驱动电路100的第一端110，以减弱驱动电路100的特性漂移。例如，在一些实施例中，第三复位控制信号RST3和第一复位控制信号RST1至少部分时间段内同时为开启信号。
例如，在本公开的至少一些实施例中，如图5D所示，第三复位控制信号RST3与第一复位控制信号RST1可以为同一控制信号，即可以使用相同的时序，以实现减弱驱动电路100磁滞的效果。
需要说明的是，在本公开的实施例中，第一复位控制信号RST1、第二复位控制信号RST2和第三复位控制信号RST3是为了区别三个时序不同的控制信号(例如，复位控制信号)。例如，在一些实施例中，当显示面板中的多个像素单元的像素电路10呈阵列排布时，第二复位控制信号RST2和第三复位控制信号RST3可以互为上下级关系。例如，对于一行像素单元而言，用于控制本行像素单元的像素电路10中的第二复位电路420的第二复位控制信号RST2还可以用于控制上一行像素单元的像素电路10中的第三复位电路430，即作为上一行像素单元的像素电路10中的第三复位控制信号RST3；同样地，用于控制本行像素单元的像素电路10中的第三复位电路430的第三复位控制信号RST3还可以用于控制下一行像素单元的像素电路10中的第二复位电路420，即作为下一行像素单元的像素电路10中的第二复位控制信号RST2。这样就能使得第二复位控制信号RST2和第三复位控制信号RST3可以由同一个GOA(Gate driver On Array)提供，以利于显示屏布线简化、提高分辨率、实现窄边框等。
例如，在本公开的至少一些实施例中，在图3A所示的电路结构的基础上，如图6A所示，像素电路10还可以包括第二发光控制电路600。例如，在一些实施例中，第二发光控制电路600可以是N型薄膜晶体管，例如N型氧化物薄膜晶体管。例如，在一些实施例中，第二发光控制电路600被配置为在第二发光控制信号EM2的控制下将驱动电流施加至发光元件700的第一极，以使光元件700发光。例如，在发光阶段，第二发光控制电路600响应于第二发光控制信号EM2而导通，从而驱动电路100可以通过第二发光控制电路600将驱动电流施加至发光元件700以使其发光；而在非发光阶段，第二发光控制电路600响应于第二发光控制信号EM2而截止，避免发光元件700发光，从而可以提高相应的显示装置的对比度。
例如，在本公开的至少一些实施例中，在图2A所示的电路结构的基础上，如图7A所示，像素电路10还可以包括电压传输电路800。例如，在一些实施例中，电压传输电路800可以是N型薄膜晶体管，例如N型氧化物薄膜晶体管，其被配置为在电压传输控制信号Vtc的控制下，在第一时间段内，将第二电源电压例如可以为VSS传输至驱动电路100的第一端110，以及在第二时间段内，例如t2以后，将不同于第二电源电压的第一电源电压例如VDD传输至驱动电路100的第一端110。
例如，在本公开的至少一些实施例中，在图3A所示的电路结构的基础上，如图8A所示，像素电路10还可以在不包括第一复位电路410的同时，包括第二复位电路420。例如，在一些实施例中，数据信号端在第一时间段内，例如t1、t2和t3，将参考电压Vref，例如可以为第一初始化电压Vinit1，传输至数据写入电路200的第一端以完成对驱动电路100的控制端130的初始化操作，以及数据信号端在第二时间段内，例如t3、t4和t5，将数据信号Vdata传输至数据写入电路200的第一端，以将数据信号Vdata写入并存储于存储电路300中，以在发光阶段时使驱动电路100根据该数据信号Vdata产生驱动发光元件700发光的驱动电流。
图2B为图2A中所示的像素电路的一种具体示例的电路结构示意图。如图2B所示，该像素电路10包括：第一至第三晶体管T1、T2、T3以及存储电容C1和发光元件LE。例如，第一晶体管T1被用作驱动晶体管，其他的第二晶体管T2、第三晶体管T3被用作开关晶体管。例如，发光元件LE可以采用OLED，本公开的实施例包括但不限于此，以下实施例均以OLED为例进行说明，不再赘述。
该OLED可以为各种类型，例如顶发射、底发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。另外，还需要说明的是，以下实施例还以各晶体管为N型晶体管为例进行说明，但这并不构成对本公开的实施例的限制。
例如，上述第一至第三晶体管T1、T2、T3可以均采用N型薄膜晶体管，其中第一至第三晶体管T1、T2、T3均可以是N型氧化物薄膜晶体管。当采用N型氧化物薄膜晶体管时，可以采用氧化铟镓锌(IndiumGalliumZinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
例如，如图2B所示，驱动电路100可以实现为第一晶体管T1，其中第一晶体管T1可以是N型薄膜晶体管，例如N型氧化物薄膜晶体管。第一晶体管T1的栅极作为驱动电路100的控制端130与第一节点N1连接，第一晶体管T1的第一极作为驱动电路100的第一端110通过第三节点N3和第一电源端VDD连接以接收第一电源电压VDD，第一晶体管T1的第二极作为驱动电路100的第二端120与第二节点N2连接。例如，第一电源电压VDD可以是驱动电压，例如高电压(相对与发光元件相连的第二电源电压VSS而言，下面将详细说明)。
例如，如图2B所示，数据写入电路200可以实现为第二晶体管T2，其中，第二晶体管T2可以是N型薄膜晶体管，例如N型氧化物薄膜晶体管。第二晶体管T2的栅极和栅极扫描信号端连接以接收栅极扫描信号GN。第二晶体管T2的第一极和数据信号端连接以接收数据信号Vdata，第二晶体管T2的第二极与第一节点N1(驱动电路100的控制端130)连接。
例如，如图2B所示，存储电路300可以实现为存储电容C1，存储电容C1的第一端与第一节点N1(驱动电路100的控制端130)连接，存储电容C1的第二端与第二节点N2(驱动电路100的第二端120)连接。
例如，如图2B所示，第一复位电路410可以实现为第三晶体管T3，其中，第三晶体管T3为N型氧化物薄膜晶体管。第三晶体管T3的栅极和第一复位控制信号端连接以接收第一复位控制信号RST1，第三晶体管T3的第一极和第一初始化电压端连接以接收第一初始化电压Vinit1，第三晶体管T3的第二极和第一节点N1(驱动电路100的控制端130)连接。
图3B为图3A中所示的像素电路的一种具体示例的电路结构示意图。如图3B所示，该像素电路10包括：第一至第四晶体管T1、T2、T3、T4以及存储电容C1和发光元件LE。图3B所示的像素电路10相比图2B所示的像素电路10的区别在于：图3B所示的像素电路10还包括用于实现第二复位电路420的第四晶体管T4。图3B所示的像素电路10的其余部分与图2B所示的像素电路10相同，此处不再赘述。
例如，上述第一至第四晶体管T1、T2、T3、T4可以均采用N型薄膜晶体管，其中第一至第四晶体管T1、T2、T3、T4均可以是N型氧化物薄膜晶体管。当采用N型氧化物薄膜晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
例如，如图3B所示，第二复位电路420可以实现为第四晶体管T4，其中，第四晶体管T4可以为N型薄膜晶体管，例如N型氧化物薄膜晶体管。第四晶体管T4的栅极和第二复位控制信号端连接以接收第二复位控制信号RST2，第四晶体管T4的第一极和第二初始化电压端连接以接收第二初始化电压Vinit2，第四晶体管T4的第二极和第二节点N2(驱动电路100的第二端120)连接。
图4B为图4A中所示的像素电路的一种具体示例的电路结构示意图。如图4B所示，该像素电路10包括：第一至第五晶体管T1、T2、T3、T4、T5以及存储电容C1和发光元件LE。图4B所示的像素电路10相比图3B所示的像素电路10的区别在于：图4B所示的像素电路10还包括用于实现第一发光控制电路500的第五晶体管T5。图4B所示的像素电路10的其余部分与图3B所示的像素电路10相同，此处不再赘述。
例如，上述第一至第五晶体管T1、T2、T3、T4、T5可以均采用N型薄膜晶体管，其中第一至第五晶体管T1、T2、T3、T4、T5均可以是N型氧化物薄膜晶体管。当采用N型氧化物薄膜晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
例如，如图4B所示，第一发光控制电路500可以实现为第五晶体管T5，其中，第五晶体管T5可以是N型薄膜晶体管，例如N型氧化物薄膜晶体管，第五晶体管T5的栅极和第一发光控制端连接以接收第一发光控制信号EM1，第五晶体管T5的第一极和第一电源端连接以接收第一电源电压VDD，第五晶体管的第二极和第三节点N3(驱动电路100的第一端110)连接。
图5B为图5A中所示的像素电路的一种具体示例的电路结构示意图。如图5B所示，该像素电路10包括：第一至第六晶体管T1、T2、T3、T4、T5、T6以及存储电容C1和发光元件LE。图5B所示的像素电路10相比图4B所示的像素电路10的区别在于：图5B所示的像素电路10还包括用于实现第三复位电路430的第六晶体管T6。图5B所示的像素电路10的其余部分与图4B所示的像素电路10相同，此处不再赘述。
例如，上述第一至第六晶体管T1、T2、T3、T4、T5、T6可以均采用N型薄膜晶体管，其中述第一至第六晶体管T1、T2、T3、T4、T5、T6均可以是N型氧化物薄膜晶体管。当采用N型氧化物薄膜晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
例如，如图5B所示，第三复位电路430可以实现为第六晶体管T6，其中，第六晶体管T6可以是N型薄膜晶体管，例如N型氧化物薄膜晶体管。第六晶体管T6的栅极和第三复位控制信号端连接以接收第三复位控制信号RST3，第六晶体管T6的第一极和保持电压端连接以接收保持电压Vhold，第六晶体管T6的第二极和第三节点N3(驱动电路100的第一端110)连接。
图6B为图6A中所示的像素电路的一种具体示例的电路结构示意图。如图6B所示，该像素电路10包括：晶体管T1、T2、T3、T4、T7以及存储电容C1和发光元件LE。图6B所示的像素电路10相比图3B所示的像素电路10的区别在于：图6B所示的像素电路10还包括用于实现第二发光控制电路600的第七晶体管T7。图6B所示的像素电路10的其余部分与图3B所示的像素电路10相同，此处不再赘述。
例如，上述晶体管T1、T2、T3、T4、T7可以均采用N型薄膜晶体管，其中晶体管T1、T2、T3、T4、T7均可以是N型氧化物薄膜晶体管。当采用N型氧化物薄膜晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
例如，如图6B所示，第二发光控制电路600可以实现为第七晶体管T7，其中，第七晶体管T7为N型薄膜晶体管，例如N型氧化物薄膜晶体管。第七晶体管T7的栅极与第二发光控制端连接以接收第二发光控制信号EM2，第七晶体管T7的第一极与第二节点N2(驱动电路100的第二端120)连接，第七晶体管T7的第二极与发光元件EL的第一极连接。
图7B为图7A中所示的像素电路的一种具体示例的电路结构示意图。如图7B所示，该像素电路10包括：晶体管T1、T2、T3、T8以及存储电容C1和发光元件LE。图7B所示的像素电路10相比图2B所示的像素电路10的区别在于：图7B所示的像素电路10还包括用于实现电压传输电路800的第八晶体管T8。图7B所示的像素电路10的其余部分与图2B所示的像素电路10相同，此处不再赘述。
例如，上述晶体管T1、T2、T3、T4、T7可以均采用N型薄膜晶体管，其中晶体管T1、T2、T3、T4、T7均可以是N型氧化物薄膜晶体管。当采用N型氧化物薄膜晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
例如，如图7B所示，第二发光控制电路600可以实现为第八晶体管T8其中，第八晶体管T8为N型薄膜晶体管，例如N型氧化物薄膜晶体管。第八晶体管T8的栅极和电压传输控制信号端连接以接收电压传输控制信号Vtc，第八晶体管T8的第一极与第一电源端连接，第八晶体管T8的第二极和第三节点N3(驱动电路100的第一端110)连接。第一电源端被配置为在第一时间段内，将第二电源电压例如可以为VSS传输至驱动电路100的第一端110，以及在第二时间段内，将不同于第二电源电压的第一电源电压例如VDD传输至驱动电路100的第一端110。
图8B为图8A中所示的像素电路的一种具体示例的电路结构示意图。如图8B所示，该像素电路10包括：晶体管T1、T2、T4、T5以及存储电容C1和发光元件LE。图8B所示的像素电路10相比图3B所示的像素电路10的区别在于：图8B所示的像素电路10不包括用于实现第一复位电路410的第三晶体管T3。图8B所示的像素电路10的其余部分与图3B所示的像素电路10相同，此处不再赘述。
例如，上述晶体管T1、T2、T4、T5可以均采用N型薄膜晶体管，例如N型氧化物薄膜晶体管。
例如，如图8A和8B所示，在一些实施例中，数据信号端在第一时间段内，将参考电压Vref，例如可以是第一初始化电压Vinit1，传输至第二晶体管T2的第一端并在第二晶体管T2响应于栅极扫描信号GN而导通后将第一初始化电压Vinit1传输至驱动电路100的控制端130以完成对驱动电路100的控制端130的初始化操作，以及，数据信号端在第二时间段内，将数据信号Vdata传输至数据写入电路200的第一端，在第二晶体管T2响应于栅极扫描信号GN而导通后将数据信号Vdata写入驱动电路100的控制端130并存储于存储电路300中，以在发光阶段时使驱动电路100根据该数据信号Vdata的强度产生相应的驱动电流，以驱动发光元件700发光。
需要说明的是，在本公开的实施例中，存储电容C1可以至少部分是通过工艺制程制作的电容器件，例如通过制作专门的电容电极来实现电容器件，电容的各个电极可以通过金属层、半导体层(例如掺杂多晶硅)等实现，并且，电容也可以至少部分是各个器件之间的寄生电容，可以通过晶体管本身与其他器件、线路来实现。电容的连接方式不局限于上面描述的方式，也可以为其他适用的连接方式，只要能存储相应节点的电压即可。
需要说明的是，在本公开的实施例的说明中，第一节点N1、第二节点N2和第三节点N3并非表示必须实际存在的部件，而是表示电路图中相关电连接的汇合点。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
另外，在本公开的实施例中的晶体管均以N型晶体管为例进行说明，此时，晶体管的第一极是漏极，第二极是源极。当采用N型氧化物薄膜晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
需要说明的是，在本公开的实施例中，均是以发光元件LE的阴极(例如多个发光元件的公共阴极)接入第二电源电压VSS(低电压)为例进行说明的，本公开的实施例包括但不限于此。例如，还可以使发光元件LE的阳极接入第一电源电压VDD(高电压)，而其阴极则直接或间接地连接到驱动电路，例如可以参考图1B所示的2T1C像素电路。
需要说明的是，在本公开的实施例提供的像素电路中，“有效电压”指的是能够使得其包括的***作晶体管被导通的电压，相应地“无效电压”指的是不能使得其包括的***作晶体管被导通(即，该晶体管被截止)的电压。根据移位寄存器单元的电路结构中的晶体管的类型(例如N型)等因素，有效电压可以比无效电压高或者低。例如，在本公开实施例中，当各个晶体管均为N型晶体管时，有效电压为高电压，无效电压为低电压。
本公开至少一些实施例还提供一种像素电路的驱动方法。图2C为本公开至少一些实施例提供的一种像素电路的驱动方法的信号时序图。下面结合图2C所示的信号时序图，以图2A所示的像素电路具体实现为图2B所示的像素电路结构为例，对图2A所示的像素电路的工作原理进行说明。需要说明的是，图2C中所示的信号时序图的电压的高低仅是示意性的，不代表真实电压值或相对比例，对应于本公开的实施例，高电压信号对应于N型晶体管的导通信号，而低电压信号对应于N型晶体管的截止信号。
例如，如图2C所示，本实施例提供的驱动方法可以包括三个阶段，分别为初始化阶段p1、数据写入阶段p2以及发光阶段p3，图2C中示出了每个阶段中各个信号的时序波形。
在初始化阶段p1，输入第一复位控制信号RST1，开启(即导通)第一复位电路410，通过第一复位电路410对驱动电路100的控制端130进行复位。例如，在初始化阶段p1初始化阶段，第三晶体管T3被第一复位控制信号RST1的高电压导通，使得第一节点N1初始化，且初始化电压为Vinit1。例如，Vinit1为低电压(例如可以接地或为其他低电压)，第一晶体管T1的栅极(也即第一节点N1)的电压变为Vinit1，因而第一晶体管T1处于截止状态，从而使发光器件EL处于不发光状态，例如，第三晶体管T3可以使用氧化物薄膜晶体管，降低低频漏电，使得第一节点N1保持低电压，从而使得第一晶体管T1长时间处于截止状态，进而使得发光器件EL长时间处于不发光状态，消除了闪烁。同时，第二晶体管T2被栅极扫描信号GN的低电压截止，阻止了数据信号Vdata的输入。
在数据写入阶段p2，输入栅极扫描信号GN，开启数据写入电路200，通过数据写入电路200将数据信号Vdata写入驱动电路100的控制端130，并通过存储电路300存储写入的数据信号Vdata。例如，在数据写入阶段，第一复位控制信号RST1变为低电压，从而使得第三晶体管T3截止，而栅极扫描信号GN变为高电压使得第二晶体管T2导通，此时，第一节点N1的电压由第一初始化电压Vinit1变为更高的电压，即数据电压Vdata(数据信号Vdata的电压)，从而使得第一晶体管T1导通。同时，由于第一节点N1的电压变为数据电压Vdata，存储电容C1可以存储该数据电压Vdata，从而完成了数据写入。
需要说明的是，在数据写入阶段p2，由于第一晶体管T1导通，漏电流Ids从第三节点N3流向第二节点N2，第二节点N2的电压逐渐升高。
在发光阶段p3，停止输入栅极扫描信号GN，关闭数据写入电路200，驱动电路100在存储电路300存储的数据信号Vdata的控制下产生驱动电流，使发光元件700发光。例如，在发光阶段p3，第一复位控制信号RST1变为低电压，从而使得第三晶体管T3截止，同时，第二晶体管T2被栅极扫描信号GN的低电压截止，阻止了数据电压Vdata的输入。此时，第一晶体管T1在存储电容C1存储的数据信号Vdata的控制下保持导通状态，第二节点N2的电压升高超过发光器件EL的启亮电压，发光器件EL开始发光，因为是恒流驱动，因此最后第二节点N2的电压会到达发光器件的启亮电压，同时由于第一节点N1与第二节点N2通过第一电容C1相连，因此第一节点N1的电压也同样跟随第二节点N2的电压升高到稳定状态，即使N1、N2两节点电压发生变化，N1、N2两节点电压压差即第一晶体管T1栅极和其源极电压差Vgs可以保持不变，因此发光电流I恒定，如下面的公式所述：
I＝kμ(Vdata-ΔV)2
其中，I是发光电流，k是常数系数，μ是第一晶体管T1的迁移率，Vdata是数据信号电压，ΔV是第二节点N2的电压的逐渐升高值。
本公开至少一些实施例还提供一种像素电路的驱动方法。图3C为本公开至少一些实施例提供的一种像素电路的驱动方法的信号时序图。下面结合图3C所示的信号时序图，以图3A所示的像素电路具体实现为图3B所示的像素电路结构为例，对图3A所示的像素电路的工作原理进行说明。
例如，如图3C所示，本实施例提供的驱动方法可以包括四个阶段，分别为初始化阶段t11、阈值电压补偿阶段t22、数据写入与迁移率补偿阶段t33以及发光阶段t44，图3C中示出了每个阶段中各个信号的时序波形。
在初始化阶段t11，输入第一复位控制信号RST1和第二复位控制信号RST2，开启(即导通)第一复位电路410和第二复位电路420，通过第一复位电路410对驱动电路100的控制端130进行复位，通过第二复位电路420对驱动电路100的第二端120进行复位。例如，在初始化阶段t11，第三晶体管T3被第一复位控制信号RST1的高电压导通，使得第一节点N1初始化，且初始化电压为Vinit1。由于Vinit1为高电压(例如可以是第一电源电压，例如VDD或其他高电压)，第一晶体管T1的栅极(也即第一节点N1)的电压变为Vinit1。例如，在初始化阶段t11，第四晶体管T4被第二复位控制信号RST2的高电压导通，使得第二节点N2初始化，且初始化电压为Vinit2。例如，Vinit2可以是低电压(例如可以接地或为其他低电压)，例如，Vinit2的电压可以小于第二电源电压(例如VSS)，使第一晶体管T1的栅极和其源极的电压差Vgs足够大(例如大于7V)，从而可以快速消除磁滞状态。同时，因为Vinit2可以是低电压，所以在第四晶体管T4导通后与第四晶体管T4的第二极相连的第二节点N2也为低电压，从而使发光器件EL处于不发光状态。例如，第三晶体管T3可以使用氧化物薄膜晶体管，降低低频漏电，使得第一节点N1保持低电压，从而使得第一晶体管T1长时间处于截止状态，进而使得发光器件EL长时间处于不发光状态，消除了闪烁。同时，第二晶体管T2被栅极扫描信号GN的低电压截止，阻止了数据信号Vdata的输入。
在阈值电压补偿阶段t22，输入第一复位控制信号RST1，开启第一复位电路410，通过第一复位电路410将第一初始化电压Vinit1施加至驱动电路100的控制端130，以导通驱动电路100；同时，停止输入第二复位控制信号，关闭第二复位电路420；从而，可以通过导通的驱动电路100和存储电路300进行阈值补偿。例如，第一复位控制信号RST1可以保持高电压，从而使得第三晶体管T3保持导通状态；第二复位控制信号RST2可以是低电压，从而使得第四晶体管T4截止。第二晶体管T2持续被栅极扫描信号GN的低电压截止，从而持续阻止了数据信号Vdata的输入。同时，第一节点N1的电压(即第一初始化电压Vinit1)为高电压，第一晶体管T1导通。由于第三节点N3的电压VDD为高电压，从而使第二节点N2的电压由初始的VSS逐渐升高，直至第一晶体管T1的栅极和其源极(例如第二极)的电压差Vgs等于其自身的阈值电压Vth，此时第二节点N2的电压VN2为第一初始化电压Vinit1与第一晶体管T1的阈值电压Vth的差值，同时，第一晶体管T1的阈值电压Vth写入了存储电容C1的两端，从而完成了阈值电压补偿，如下面的公式所述：
VN2＝Vinit1-Vth
其中，VN2是第二节点N2的电压，Vinit1是第二节点N2的电压VN2为第一初始化电压，Vth是第一晶体管T1的阈值电压。
在数据写入与迁移率补偿阶段t33，输入栅极扫描信号GN，开启数据写入电路200，通过数据写入电路200将数据信号Vdata写入驱动电路100的控制端130，并通过存储电路300存储写入的数据信号Vdata。例如，第一复位控制信号RST1变为低电压，从而使得第三晶体管T3截止；第二复位控制信号RST2可以是低电压，从而使得第四晶体管T4截止，而栅极扫描信号GN变为高电压使得第二晶体管T2导通，此时，第一节点N1的电压由第一初始化电压Vinit1变为数据电压Vdata(数据信号Vdata的电压)，从而使得第一晶体管T1导通。同时，由于第一节点N1的电压变为数据电压Vdata，存储电容C1可以存储该数据电压Vdata，从而完成了数据写入。由于第二节点N2连接的发光器件EL可以看做是一个电容，且其电容值远大于第一电容器C1，因此第二节点N2点的电压几乎不变，且保持为上一阶段t22的第一初始化电压Vinit1与第一晶体管T1的阈值电压Vth的差值。由于第一晶体管T1导通，其驱动电流Ids从第三节点N3流向第二节点N2，第二节点N2的电压逐渐升高了ΔV，此时N2电压VN2为第一初始化电压Vinit1与第一晶体管T1的阈值电压Vth的差值与逐渐升高的电压ΔV的和，如下面的公式所述：
VN2＝Vinit1-Vth+ΔV
其中，VN2是第二节点N2的电压，Vinit1是第二节点N2的电压VN2为第一初始化电压，Vth是第一晶体管T1的阈值电压，ΔV是第二节点N2的电压的逐渐升高值。
第一节点N1的电压由于第二晶体管T2的导通仍然为数据电压Vdata。因为第一晶体管T1的驱动电流如下面的公式所述：
Ids＝kμ(Vgs-Vth)2
其中，Ids是第一晶体管T1的驱动电流，k是常数系数，μ是第一晶体管T1的迁移率，Vgs是第一晶体管T1的栅极和其源极的电压差，Vth是第一晶体管T1的阈值电压。由上述公式可以看出，第一晶体管T1的驱动电流第一晶体管T1的迁移率μ越大，其驱动电流越大，第二节点N2的电压逐渐升高的电压ΔV也就越大，因此第一晶体管T1栅极和其源极电压差Vgs就越小，所以(Vgs-Vth)2越小，又因为第一晶体管T1的迁移率μ越大，所以第一晶体管T1的驱动电流Ids得到校正。例如，不同迁移率的驱动晶体管在相同数据电压Vdata下的驱动电流差异不大。
在发光阶段t44，停止输入栅极扫描信号GN，关闭数据写入电路200，驱动电路100在存储电路300存储的数据信号Vdata的控制下产生驱动电流，使发光元件700发光。例如，第一复位控制信号RST1变为低电压，从而使得第三晶体管T3截止；第二复位控制信号RST2可以是低电压，从而使得第四晶体管T4截止。同时，第二晶体管T2被栅极扫描信号GN的低电压截止，阻止了数据电压Vdata的输入。此时，第二节点N2的电压升高超过发光器件EL的启亮电压，发光器件EL开始发光，因为是恒流驱动，因此最后第二节点N2的电压会到达发光器件的启亮电压，同时由于第一节点N1与第二节点N2通过第一电容C1相连，因此第一节点N1的电压也同样跟随第二节点N2的电压升高到稳定状态，即使N1、N2两节点电压发生变化，N1、N2两节点的电压差即第一晶体管T1栅极和其源极电压差Vgs可以保持不变，因此发光电流I恒定，如下面的公式所述：
I＝kμ(Vdata-ΔV)2
其中，I是发光电流，k是常数系数，μ是第一晶体管T1的迁移率，Vdata是数据信号电压，ΔV是第二节点N2的电压的逐渐升高值。因而，该像素电路兼具阈值电压补偿、迁移率μ补偿和电压降(IR Drop)补偿的技术效果。
例如，为了简化电路，上述第二复位控制信号RST2与栅极扫描信号GN可以共用一组GOA电路，以利于显示屏布线简化、提高分辨率、实现窄边框等。
本公开至少一些实施例还提供一种像素电路的驱动方法。图6C为本公开至少一些实施例提供的一种像素电路的驱动方法的信号时序图。图6C公开的像素电路的驱动方法几乎与上述图3C公开的像素电路驱动方法相同。下面结合图6C所示的信号时序图，以图6A所示的像素电路具体实现为图6B所示的像素电路结构为例，对图6A所示的像素电路的工作原理进行说明。
例如，如图6C所示，本实施例提供的驱动方法可以包括四个阶段，分别为初始化阶段t11、阈值电压补偿阶段t22、数据写入与迁移率补偿阶段t33以及发光阶段t44，图6C中示出了每个阶段中各个信号的时序波形。
例如，与图6C所示的像素电路驱动方法的信号时序图相对应的图6B所示的像素电路10相比于与图3C所示的像素电路驱动方法的信号时序图相对应的图3B所示的像素电路10，区别在于，图6B所示的像素电路10增加了用于实施第二发光控制电路600的第七晶体管T7。例如，发光器件EL通过第七晶体管T7连接到第二节点N2，这样可以使第一晶体管T1的漏极(例如第一极)始终处于第一电源电压，例如可以是VDD。又因为第一晶体管T1的栅极与其漏极之间的电压差Vgd始终小于第一晶体管T1的阈值电压Vth，所以第一晶体管T1仅处于关态和饱和态两种状态，从而有利于稳定第一晶体管T1的特性。
例如，第二初始化电压Vinit2的电压可以小于第二电源电压(例如VSS)，使第一晶体管T1的栅极和其源极的电压差Vgs足够大(例如大于7V)，从而可以快速消除磁滞状态，但是发光器件EL因第二节点N2的电压是第二初始化电压Vinit2，所以发光器件EL处于反置状态。当反置电压足够大时，发光器件EL存在反置驱动电流，长期对发光器件EL不利，因此，第七晶体管T7的存在避免了反置驱动电流的产生，同时还可以让第二初始化电压Vinit2足够低(例如低于第二电源电压)从而使磁滞尽快消除。
在初始化阶段t11，如图6C所示，本实施例提供的驱动方法相比图3C所示的驱动方法的区别在于第二发光控制信号EM2为低电压，第七晶体管T7截止。
在阈值电压补偿阶段t22，如图6C所示，本实施例提供的驱动方法相比图3C所示的驱动方法的区别在于第二发光控制信号EM2为低电压，第七晶体管T7截止。
例如，在数据写入与迁移率补偿阶段t33，如图6C所示，本实施例提供的驱动方法相比图3C所示的驱动方法的区别在于第二发光控制信号EM2为高电压，第七晶体管T7导通。
例如，在发光阶段t44，如图6C所示，本实施例提供的驱动方法相比图3C所示的驱动方法的区别在于第二发光控制信号EM2为高电压，第七晶体管T7导通。
例如，根据图6C，为了简化电路，第二复位控制信号RST2与栅极扫描信号GN可以共用一组GOA电路，第二复位控制信号RST2与第二发光控制信号EM2也可以共用一组GOA，例如，可以增加一个反相器用于生成一对第二复位控制信号RST2与第二发光控制信号EM2。因此，图6C所示的时序图对应的图6B所示的像素电路只需要两组GOA电路即可工作，以利于显示屏布线简化、提高分辨率、实现窄边框等。
本公开至少一些实施例还提供一种像素电路的驱动方法。图4C为本公开至少一些实施例提供的一种像素电路的驱动方法的信号时序图。下面结合图4C所示的信号时序图，以图4A所示的像素电路具体实现为图4B所示的像素电路结构为例，对图4A所示的像素电路的工作原理进行说明。
例如，如图4C所示，本实施例提供的驱动方法可以包括五个阶段，分别为初始化阶段t1、阈值电压补偿阶段t2、数据写入阶段t3、迁移率补偿阶段t4以及发光阶段t5，图4C中示出了每个阶段中各个信号的时序波形。
在初始化阶段t1，输入第一复位控制信号RST1和第二复位控制信号RST2，开启(即导通)第一复位电路410和第二复位电路420，通过第二复位电路420对驱动电路100的第二端120进行复位。例如，在初始化阶段t11，第三晶体管T3被第一复位控制信号RST1的高电压导通，使得第一节点N1(驱动电路100的控制端130)初始化，且初始化电压为Vinit1。由于Vinit1为高电压(例如可以是第一电源电压，例如VDD或其他高电压)，第一晶体管T1的栅极(也即第一节点N1)的电压变为Vinit1。例如，在初始化阶段t11，第四晶体管T4被第二复位控制信号RST2的高电压导通，使得第二节点N2(驱动电路100的第二端120)初始化，且初始化电压为Vinit2。例如，Vinit2可以是低电压(例如可以接地或为其他低电压)，例如，Vinit2的电压可以小于第二电源电压(例如VSS)，使第一晶体管T1的栅极和其源极的电压差Vgs足够大(例如大于7V)，从而可以快速消除磁滞状态，而第一晶体管T1的栅极与其漏极之间的电压差Vgd等于Vinit1与VDD的差且小于Vth，所以第一晶体管T1仅处于关态和饱和态两种状态，从而有利于稳定第一晶体管T1的特性。同时，第五晶体管T5被第一发光控制信号EM1的低电压截止，阻止了第一电源电压的输入，因为Vinit2可以是低电压，所以在第四晶体管T4导通后与第四晶体管T4的第二极相连的第二节点N2也为低电压，从而使发光器件EL处于不发光状态。例如，第三晶体管T3可以使用氧化物薄膜晶体管，降低低频漏电，使得第一节点N1保持低电压，从而使得第一晶体管T1长时间处于截止状态，进而使得发光器件EL长时间处于不发光状态，消除了闪烁。同时，第二晶体管T2被栅极扫描信号GN的低电压截止，阻止了数据信号Vdata的输入。
在阈值电压补偿阶段t2，输入第一复位控制信号RST1，开启第一复位电路410，通过第一复位电路410将第一初始化电压Vinit1施加至驱动电路100的控制端130，以导通驱动电路100，输入第一发光控制信号，开启第一发光控制电路500，同时，停止输入第二复位控制信号，关闭第二复位电路420，从而，可以通过导通的驱动电路100和存储电路300对驱动电路100进行阈值补偿。例如，第一复位控制信号RST1保持为高电压，从而使得第三晶体管T3保持导通，从而使得第一节点N1的电压保持为为第一初始化电压Vinit1，例如可以是高电压。第二复位控制信号RST2为低电压，使得第四晶体管T4截止。此时，第一节点N1的电压第一初始化电压Vinit1为高电压，例如高于VDD，第三节点N3的电压为高电压，例如为VDD。第一发光控制信号EM1可以为高电压，从而使得第五晶体管T5导通，第二节点N2的电压由初始的第二初始化电压Vinit2逐渐升高，直至第一晶体管T1的栅极和其源极的电压差Vgs等于第一晶体管T1的阈值电压Vth，此时第二节点N2的电压为第一初始化电压Vinit1与第一晶体管T1的阈值电压Vth的差，从而，第一晶体管T1的阈值电压Vth写到了第一电容器C1的两端。由于第二节点N2连接的发光器件EL可以看做是一个电容，且其电容值远大于第一电容器C1，因此第二节点N2点的电压几乎不变，且保持为上一阶段t2的第一初始化电压Vinit1与第一晶体管T1的阈值电压Vth的差值，因而补偿了第一晶体管T1的阈值电压Vth，以完成阈值电压的补偿。同时，第二晶体管T2被栅极扫描信号GN的低电压截止，阻止了数据信号Vdata的输入。
在数据写入阶段t3，输入栅极扫描信号GN，开启数据写入电路200，通过数据写入电路200将数据信号Vdata写入驱动电路100的控制端130，并通过存储电路300存储写入的数据信号Vdata。例如，在数据写入阶段t3，第一发光控制信号EM1可以为低电压，从而使得第五晶体管T5截止。第一复位控制信号RST1为低电压，使得第三晶体管T3截止。第二复位控制信号RST2为低电压，使得第四晶体管T4截止。同时，第二晶体管T2被栅极扫描信号GN的高电压导通。此时，第一节点N1的电压由第一初始化电压Vinit1变为更高电压，例如可以是Vdata，即数据电压Vdata(数据信号Vdata的电压)，从而使得第一晶体管T1导通。同时，由于第一节点N1的电压变为数据电压Vdata，存储电容C1可以存储该数据电压Vdata，从而完成了数据写入。
在迁移率补偿阶段t4，停止输入第一复位控制信号RST1，关闭第一复位电路410，停止输入第二复位控制信号，关闭第二复位电路420，输入栅极扫描信号GN，开启数据写入电路200，输入第一发光控制信号，开启第一发光控制电路500，从而，可以通过导通的第一发光控制电路500和导通的数据写入电路200进行迁移率补偿。例如，在迁移率补偿阶段t4，第一发光控制信号EM1可以为高电压，从而使得第五晶体管T5导通。第二复位控制信号RST2为低电压，使得第四晶体管T4截止。第一复位控制信号RST1为低电压，使得第三晶体管T3截止。栅极扫描信号GN保持为高电压，从而使得第二晶体管T2保持导通。此时，第一晶体管T1导通，漏流Ids从第一电源电压端，例如可以是VDD端流向第二节点N2，第二节点N2的电压逐渐升高ΔV，此时N2电压VN2为第一初始化电压Vinit1与第一晶体管T1的阈值电压Vth的差值与逐渐升高的电压ΔV的和，如下面的公式所述：
VN2＝Vinit1-Vth+ΔV
其中，VN2是第二节点N2的电压，Vinit1是第二节点N2的电压VN2为第一初始化电压，Vth是第一晶体管T1的阈值电压，ΔV是第二节点N2的电压的逐渐升高值。第一节点N1的电压由于第二晶体管T2的导通仍然为数据电压Vdata。因为第一晶体管T1的驱动电流如下面的公式所述：
Ids＝kμ(Vgs-Vth)2
其中，Ids是第一晶体管T1的漏电流，k是常数系数，μ是第一晶体管T1的迁移率，Vgs是第一晶体管T1的栅极和其源极的电压差，Vth是第一晶体管T1的阈值电压。由上述公式可以看出，第一晶体管T1的驱动电流第一晶体管T1的迁移率μ越大，其驱动电流越大，第二节点N2的电压逐渐升高的电压ΔV也就越大，因此第一晶体管T1栅极和其源极电压差Vgs就越小，所以(Vgs-Vth)2越小，又因为第一晶体管T1的迁移率μ越大，所以第一晶体管T1的漏电流Ids得到校正。例如，不同迁移率的驱动晶体管在相同数据电压Vdata下的驱动电流差异不大。
在发光阶段t5，停止输入第一复位控制信号RST1，关闭第一复位电路410，停止输入第二复位控制信号，关闭第二复位电路420，停止输入栅极扫描信号GN，关闭数据写入电路200，输入第一发光控制信号，开启第一发光控制电路500，从而，第一电源电压可以通过导通的第一发光控制电路500和导通的驱动电路100驱动发光元件发光。例如，在发光阶段t5，第一发光控制信号EM1可以为高电压，从而使得第五晶体管T5导通。第一复位控制信号RST1为低电压，使得第三晶体管T3截止。第二复位控制信号RST2为低电压，使得第四晶体管T4截止。栅极扫描信号GN为低电压，从而使得第二晶体管T2截止。此时，第二节点N2的电压升高超过发光器件EL的启亮电压，发光器件EL开始发光，因为是恒流驱动，因此最后第二节点N2的电压会到达发光器件的启亮电压，同时由于第一节点N1与第二节点N2通过第一电容C1相连，因此第一节点N1的电压也同样跟随第二节点N2的电压升高到稳定状态，即使N1、N2两节点的电压发生变化，N1、N2两节点的电压压差即第一晶体管T1栅极和其源极电压差Vgs可以保持不变，因此发光电流I恒定，如下面的公式所述：
I＝kμ(Vdata-ΔV)2
其中，I是发光电流，k是常数系数，μ是第一晶体管T1的迁移率，Vdata是数据信号电压，ΔV是第二节点N2的电压的逐渐升高值。因而，该像素电路兼具阈值电压补偿、迁移率μ补偿和电压降(IR Drop)补偿的技术效果。
例如，上述像素电路可以将与第一节点N1连接的第三晶体管T3换为漏电更低的薄膜晶体管例如氧化物薄膜晶体管，可以降低低频漏电，从而使得第一节点N1的电压得到保持，使得发光器件EL发光时不闪烁。
本公开至少一些实施例还提供一种像素电路的驱动方法。图5C为本公开至少一些实施例提供的一种像素电路的驱动方法的信号时序图。图5C公开的像素电路的驱动方法几乎与上述图4C公开的像素电路驱动方法相同。下面结合图5C所示的信号时序图，以图5A所示的像素电路具体实现为图5B所示的像素电路结构为例，对图5A所示的像素电路的工作原理进行说明。
例如，如图5C所示，本实施例提供的驱动方法可以包括五个阶段，分别为初始化阶段t1、阈值电压补偿阶段t2、数据写入阶段t3、迁移率补偿阶段t4以及发光阶段t5，图5C中示出了每个阶段中各个信号的时序波形。
例如，与图5C所示的像素电路驱动方法的信号时序图相对应的图5B所示的像素电路10相比于与图4C所示的像素电路驱动方法的信号时序图相对应的图4B所示的像素电路10，区别在于，图5B所示的像素电路10增加了用于实施第三复位控制电路430的第六晶体管T6。例如，第六晶体管T6的栅极和第三复位控制信号端连接以接收第三复位控制信号RST3，第六晶体管T6的第一极和保持电压端连接以接收保持电压Vhold，第六晶体管T6的第二极和第三节点N3(驱动电路100的第一端110)连接。
例如，阈值电压补偿阶段t2，如图5C所示，本实施例提供的驱动方法相比图4C所示的驱动方法的区别在于第三复位控制信号RST3可以为高电压，使得第六晶体管T6管导通，第一发光控制信号EM1可以为低电压，从而使得第五晶体管T5截止，这样，在Vth补偿阶段，可以通过保持电压，例如可以是Vhold，给第二节点N2充电，直到第二节点N2的电压升到第一初始化电压Vinit2与第一晶体管T1的阈值电压Vth的差。同时，第三节点N3为保持电压例如可以是Vhold，例如可以高于VDD。此时，第一晶体管T1的栅极与其漏极之间的电压差Vgd等于Vinit1与Vhold的差且小于Vth(例如可以小于0V)，所以第一晶体管T1仅处于关态和饱和态两种状态，从而有利于稳定第一晶体管T1的特性。
例如，如图5D所示，第三复位控制信号RST3可以与第一复位控制信号RST1共用同一时序，以避免第三节点N3的电压在初始化阶段出现漂移的问题。图5D所示驱动方法与图5C所示的驱动方法完全相同，此处不再赘述。
例如，根据图5C所示的驱动方法，第二复位控制信号RST2和第三复位控制信号RST3可以互为上下级关系，即第二复位控制信号RST2和第三复位控制信号RST3由同一信号源发出，第二复位控制信号RST2和第三复位控制信号RST3属于上下的两个时刻对应的信号，这样就能使得第二复位控制信号RST2和第三复位控制信号RST3共用同一个GOA，以利于显示屏布线简化、提高分辨率、实现窄边框等。
同时，由于图5D所示驱动方法与图5C所示的驱动方法的t1、t3、t4和t5阶段与上述图4C所示的驱动方法完全相同，此处不再赘述。
本公开至少一些实施例还提供一种像素电路的驱动方法。图7C为本公开至少一些实施例提供的一种像素电路的驱动方法的信号时序图。下面结合图7C所示的信号时序图，以图7A所示的像素电路具体实现为图7B所示的像素电路结构为例，对图7A所示的像素电路的工作原理进行说明。
例如，如图7C所示，本实施例提供的驱动方法可以包括五个阶段，分别为初始化阶段t1、阈值电压补偿阶段t2、数据写入阶段t3、迁移率补偿阶段t4以及发光阶段t5，图7C中示出了每个阶段中各个信号的时序波形。
在初始化阶段t1，输入第一复位控制信号RST1，开启(即导通)第一复位电路410，输入电压传输控制信号，开启电压传输控制电路800，通过第一电源电压端输入第二电源电压，从而，对驱动电路100的第二端120进行复位。例如，在初始化阶段t1，电压传输控制信号Vtc为高电压，使得第八晶体管T8导通，同时将第二电源电压例如可以为VSS传输至第三节点N3(第一晶体管T1的第一极)。第一复位控制信号RST1为高电压，使得第三晶体管T3导通，将第一节点N1的电压初始化为第一初始化电压Vinit1例如可以高电压，例如高于VDD。第二晶体管T2被栅极扫描信号GN的低电压截止，阻止了数据信号Vdata的输入。此时，第一节点N1的电压为第一初始化电压Vinit1，例如可以是为高电压，例如高于VDD。第三节点N3的电压为低电压，例如可以是第二电源电压VSS。例如，第一晶体管T1的栅极和其源极的电压差Vgs等于第一初始化电压Vinit1与第二电源电压VSS的差而且大于第一晶体管T1的阈值电压Vth，从而使得第一晶体管T1处于导通状态，第二节点N2的电压降低到低电压例如第二电源电压VSS，从而对第二节点N2的电压(驱动电路100的第二端120)进行了复位。
在阈值电压补偿阶段t2，输入第一复位控制信号RST1，开启(即导通)第一复位电路410，输入电压传输控制信号，开启电压传输控制电路800，通过第一电源电压端输入第一电源电压，从而，对驱动电路100进行阈值补偿。例如，在阈值电压补偿阶段t2，电压传输控制信号Vtc为高电压，使得第八晶体管T8导通，同时将第一电源电压例如可以为VDD传输至第三节点N3(第一晶体管T1的第一极)。第一复位控制信号RST1为高电压，使得第三晶体管T3导通，将第一节点N1的电压初始化为第一初始化电压Vinit1例如可以高电压，例如高于VDD。第二晶体管T2被栅极扫描信号GN的低电压截止，阻止了数据信号Vdata的输入。此时，第一节点N1的电压为第一初始化电压Vinit1，例如可以是为高电压，例如高于VDD。第三节点N3的电压为高电压，例如可以是第一电源电压VDD。第二节点N2的电压由初始的VSS逐渐升高，直至第一晶体管T1的栅极和其源极的电压差Vgs等于第一晶体管T1的阈值电压Vth，此时第二节点N2的电压为第一初始化电压Vinit1与第一晶体管T1的阈值电压Vth的差，从而，第一晶体管T1的阈值电压Vth写到了第一电容器C1的两端。由于第二节点N2连接的发光器件EL可以看做是一个电容，且其电容值远大于第一电容器C1，因此第二节点N2点的电压几乎不变，且保持为上一阶段t2的第一初始化电压Vinit1与第一晶体管T1的阈值电压Vth的差值，因而补偿了第一晶体管T1的阈值电压Vth，以完成阈值电压的补偿。
在数据写入阶段t3，输入栅极扫描信号GN，开启数据写入电路200，通过数据写入电路200将数据信号Vdata写入驱动电路100的控制端130，并通过存储电路300存储写入的数据信号Vdata。例如，在数据写入阶段t3，电压传输控制信号Vtc为低电压，使得第八晶体管T8截止。第一复位控制信号RST1为低电压，使得第三晶体管T3截止。栅极扫描信号GN为高电压，从而使得第二晶体管T2导通。此时，第一节点N1的电压由第一初始化电压Vinit1变为更高电压，例如可以是Vdata，即数据电压Vdata(数据信号Vdata的电压)，从而使得第一晶体管T1导通。同时，由于第一节点N1的电压变为数据电压Vdata，存储电容C1可以存储该数据电压Vdata，从而完成了数据写入。
在迁移率补偿阶段t4，停止输入第一复位控制信号RST1，关闭第一复位电路410，输入栅极扫描信号GN，开启数据写入电路200，输入电压传输控制信号，开启电压传输控制电路800，通过第一电源电压端输入第一电源电压，从而，可以通过导通的电压传输控制电路800和数据写入电路200进行迁移率补偿。例如，在迁移率补偿阶段t4，电压传输控制信号Vtc为高电压，使得第八晶体管T8导通，同时将第一电源电压例如可以为VDD传输至第三节点N3(第一晶体管T1的第一极)。第一复位控制信号RST1为低电压，使得第三晶体管T3截止。栅极扫描信号GN保持为高电压，从而使得第二晶体管T2保持导通。此时，第一晶体管T1导通，驱动电流Ids从第一电源电压端，例如可以是VDD端流向第二节点N2，第二节点N2的电压逐渐升高ΔV，此时N2电压VN2为第一初始化电压Vinit1与第一晶体管T1的阈值电压Vth的差值与逐渐升高的电压ΔV的和，如下面的公式所述：
VN2＝Vinit1-Vth+ΔV
其中，VN2是第二节点N2的电压，Vinit1是第二节点N2的电压VN2为第一初始化电压，Vth是第一晶体管T1的阈值电压，ΔV是第二节点N2的电压的逐渐升高值。第一节点N1的电压由于第二晶体管T2的导通仍然为数据电压Vdata。因为第一晶体管T1的驱动电流如下面的公式所述：
Ids＝kμ(Vgs-Vth)2
其中，Ids是第一晶体管T1的驱动电流，k是常数系数，μ是第一晶体管T1的迁移率，Vgs是第一晶体管T1的栅极和其源极的电压差，Vth是第一晶体管T1的阈值电压。由上述公式可以看出，第一晶体管T1的驱动电流第一晶体管T1的迁移率μ越大，其驱动电流越大，第二节点N2的电压逐渐升高的电压ΔV也就越大，因此第一晶体管T1栅极和其源极电压差Vgs就越小，所以(Vgs-Vth)2越小，又因为第一晶体管T1的迁移率μ越大，所以第一晶体管T1的驱动电流Ids得到校正。例如，不同迁移率的驱动晶体管在相同数据电压Vdata下的驱动电流差异不大。
在发光阶段t5，停止输入第一复位控制信号RST1，关闭第一复位电路410，停止输入栅极扫描信号GN，关闭数据写入电路200，输入电压传输控制信号，开启电压传输控制电路800，从而，第一电源电压可以通过导通的电压传输控制电路800和导通的驱动电路100驱动发光元件发光。例如，在发光阶段t5，电压传输控制信号Vtc为高电压，使得第八晶体管T8导通，同时将第一电源电压例如可以为VDD传输至第三节点N3(第一晶体管T1的第一极)。第一复位控制信号RST1为低电压，使得第三晶体管T3截止。栅极扫描信号GN为低电压，从而使得第二晶体管T2截止。此时，第二节点N2的电压升高超过发光器件EL的启亮电压，发光器件EL开始发光，因为是恒流驱动，因此最后第二节点N2的电压会到达发光器件的启亮电压，同时由于第一节点N1与第二节点N2通过第一电容C1相连，因此第一节点N1的电压也同样跟随第二节点N2的电压升高到稳定状态，即使N1、N2两节点电压发生变化，N1、N2两节点电压压差即第一晶体管T1栅极和其源极电压差Vgs可以保持不变，因此发光电流I恒定，如下面的公式所述：
I＝kμ(Vdata-ΔV)2
其中，I是发光电流，k是常数系数，μ是第一晶体管T1的迁移率，Vdata是数据信号电压，ΔV是第二节点N2的电压的逐渐升高值。因而，该像素电路兼具阈值电压补偿、迁移率μ补偿和电压降(IR Drop)补偿的技术效果。
本公开至少一些实施例还提供一种像素电路的驱动方法。图8C为本公开至少一些实施例提供的一种像素电路的驱动方法的信号时序图。下面结合图8C所示的信号时序图，以图8A所示的像素电路具体实现为图8B所示的像素电路结构为例，对图8A所示的像素电路的工作原理进行说明。
例如，如图8C所示，本实施例提供的驱动方法可以包括五个阶段，分别为初始化阶段t1、阈值电压补偿阶段t2、数据写入阶段t3、迁移率补偿阶段t4以及发光阶段t5，图8C中示出了每个阶段中各个信号的时序波形。
在初始化阶段t1，输入第二复位控制信号RST2，开启(即导通)第二复位电路420，输入栅极扫描信号GN，开启数据写入电路200，通过数据写入电路200将参考电压Vref输入驱动电路100的控制端130，从而，对驱动电路100的第二端120进行复位。例如，在初始化阶段t1，第一发光控制信号EM1可以为低电压，从而使得第五晶体管T5截止。第二复位控制信号RST2为高电压，使得第四晶体管T4导通，从而使得第二节点N2完成初始化且第二节点N2的电压为第二初始化电压Vinit2，例如为低电压，从而使得第一晶体管T1导通。同时，发光器件EL的第一极，例如阳极点的电压也为第二初始化电压Vinit2，从而复位发光器件EL且使其不发光。栅极扫描信号GN可以为高电压，从而使得第二晶体管T2导通。同时，数据信号端将参考电压Vref，例如可以为第一初始化电压Vinit1，传输至晶体管T2的第一极，因第二晶体管T2处于导通状态，此时，第一节点N1电压Vinit1为高电压，例如高于VDD，第二节点N2电压Vinit2为低电压，例如低于VSS，第三节点N3保持为第一电源电压，例如VDD。其中，第一晶体管T1的栅极和其源极的电压差Vgs等于第二节点N2电压Vinit2与第一节点N1电压Vinit1的差而高于第一晶体管T1的阈值电压Vth，从而第一晶体管T1导通，而第一晶体管T1的栅极与其漏极之间的电压差Vgd等于Vinit1与VDD的差且小于Vth，所以第一晶体管T1仅处于关态和饱和态两种状态，从而有利于稳定第一晶体管T1的特性。
在阈值电压补偿阶段t2，停止输入第二复位控制信号，关闭第二复位电路420，输入栅极扫描信号GN，开启数据写入电路200，通过数据写入电路200将参考电压Vref输入驱动电路100的控制端130，输入第一发光控制信号，开启第一发光控制电路500，从而，可以通过导通的驱动电路100和存储电路300对驱动电路100进行阈值补偿。例如，在阈值电压补偿阶段t2，第一发光控制信号EM1可以为高电压，从而使得第五晶体管T5导通。第二复位控制信号RST2为低电压，使得第四晶体管T4截止。栅极扫描信号GN可以为高电压，从而使得第二晶体管T2导通。同时，数据信号端将参考电压Vref，例如可以为第一初始化电压Vinit1，传输至晶体管T2的第一极，因第二晶体管T2处于导通状态，从而，与第二晶体管T2的第二极相连的第一节点N1的电压也是第一初始化电压Vinit1，例如可以是高电压。此时，第一节点N1的电压第一初始化电压Vinit1为高电压，例如高于VDD，第三节点N3的电压为高电压，例如为VDD，第二节点N2的电压由初始的第二初始化电压Vinit2逐渐升高，直至第一晶体管T1的栅极和其源极的电压差Vgs等于第一晶体管T1的阈值电压Vth，此时第二节点N2的电压为第一初始化电压Vinit1与第一晶体管T1的阈值电压Vth的差，从而，第一晶体管T1的阈值电压Vth写到了第一电容器C1的两端。由于第二节点N2连接的发光器件EL可以看做是一个电容，且其电容值远大于第一电容器C1，因此第二节点N2点的电压几乎不变，且保持为上一阶段t2的第一初始化电压Vinit1与第一晶体管T1的阈值电压Vth的差值，因而补偿了第一晶体管T1的阈值电压Vth，以完成阈值电压的补偿。
在数据写入阶段t3，输入栅极扫描信号GN，开启数据写入电路200，通过数据写入电路200将数据信号Vdata写入驱动电路100的控制端130，并通过存储电路300存储写入的数据信号Vdata。例如，在数据写入阶段t3，第一发光控制信号EM1可以为低电压，从而使得第五晶体管T5截止。第二复位控制信号RST2为低电压，使得第四晶体管T4截止。栅极扫描信号GN可以为高电压，从而使得第二晶体管T2导通。同时，数据信号端将数据电压Vdata，传输至晶体管T2的第一极，因第二晶体管T2处于导通状态，此时，第一节点N1的电压由第一初始化电压Vinit1变为更高电压，例如可以是Vdata，即数据电压Vdata(数据信号Vdata的电压)，从而使得第一晶体管T1导通。同时，由于第一节点N1的电压变为数据电压Vdata，存储电容C1可以存储该数据电压Vdata，从而完成了数据写入。
在迁移率补偿阶段t4，停止输入第二复位控制信号，关闭第二复位电路420，输入栅极扫描信号GN，开启数据写入电路200并输入数据电压Vdata，输入第一发光控制信号，开启第一发光控制电路500，从而，可以通过导通的第一发光控制电路500和导通的数据写入电路200进行迁移率补偿。例如，在迁移率补偿阶段t4，第一发光控制信号EM1可以为高电压，从而使得第五晶体管T5导通。第二复位控制信号RST2为低电压，使得第四晶体管T4截止。栅极扫描信号GN可以为高电压，从而使得第二晶体管T2导通。同时，数据信号端将数据电压Vdata传输至晶体管T2的第一极，因第二晶体管T2处于导通状态，此时，第一节点N1的电压保持为更高电压，例如可以是Vdata。此时，第一晶体管T1导通，驱动电流Ids从第一电源电压端，例如可以是VDD端流向第二节点N2，第二节点N2的电压逐渐升高ΔV，此时N2电压VN2为第一初始化电压Vinit1与第一晶体管T1的阈值电压Vth的差值与逐渐升高的电压ΔV的和，如下面的公式所述：
VN2＝Vinit1-Vth+ΔV
其中，VN2是第二节点N2的电压，Vinit1是第二节点N2的电压VN2为第一初始化电压，Vth是第一晶体管T1的阈值电压，ΔV是第二节点N2的电压的逐渐升高值。第一节点N1的电压由于第二晶体管T2的导通仍然为数据电压Vdata。因为第一晶体管T1的驱动电流如下面的公式所述：
Ids＝kμ(Vgs-Vth)2
其中，Ids是第一晶体管T1的驱动电流，k是常数系数，μ是第一晶体管T1的迁移率，Vgs是第一晶体管T1的栅极和其源极的电压差，Vth是第一晶体管T1的阈值电压。由上述公式可以看出，第一晶体管T1的驱动电流第一晶体管T1的迁移率μ越大，其驱动电流越大，第二节点N2的电压逐渐升高的电压ΔV也就越大，因此第一晶体管T1栅极和其源极压差电Vgs就越小，所以(Vgs-Vth)2越小，又因为第一晶体管T1的迁移率μ越大，所以第一晶体管T1的驱动电流Ids得到校正。例如，不同迁移率的驱动晶体管在相同数据电压Vdata下的驱动电流差异不大。
在发光阶段t5，停止输入第二复位控制信号，关闭第二复位电路420，停止输入栅极扫描信号GN，关闭数据写入电路200，输入第一发光控制信号，开启第一发光控制电路500，从而，第一电源电压可以通过导通的第一发光控制电路500和导通的驱动电路100驱动发光元件发光。例如，在发光阶段t5，第一发光控制信号EM1可以为高电压，从而使得第五晶体管T5导通。第二复位控制信号RST2为低电压，使得第四晶体管T4截止。栅极扫描信号GN为低电压，从而使得第二晶体管T2截止。此时，第二节点N2的电压升高超过发光器件EL的启亮电压，发光器件EL开始发光，因为是恒流驱动，因此最后第二节点N2的电压会到达发光器件的启亮电压，同时由于第一节点N1与第二节点N2通过第一电容C1相连，因此第一节点N1的电压也同样跟随第二节点N2的电压升高到稳定状态，即使N1、N2两节点电压发生变化，N1、N2两节点电压压差即第一晶体管T1栅极和其源极电压差Vgs可以保持不变，因此发光电流I恒定，如下面的公式所述：
I＝kμ(Vdata-ΔV)2
其中，I是发光电流，k是常数系数，μ是第一晶体管T1的迁移率，Vdata是数据信号电压，ΔV是第二节点N2的电压的逐渐升高值。因而，该像素电路兼具阈值电压补偿、迁移率μ补偿和电压降(IR Drop)补偿的技术效果。
本公开的实施例提供的像素电路的驱动方法的技术效果参考上述实施例中关于像素电路10的相应描述，在此不再赘述。
本公开至少一些实施例还提供一种显示面板，包括阵列布置的多个像素单元，例如，该多个像素单元每个包括本公开任一实施例提供的像素电路。
图9A为本公开一些实施例提供的一种显示面板的示意框图。如图9A所示显示面板11设置在显示装置1中，并与栅极驱动器12、定时控制器13和数据驱动器14电连接。该显示面板11包括根据多条扫描线GL和多条数据线DL交叉限定的像素单元P；栅极驱动器12用于驱动多条扫描线GL；数据驱动器14用于驱动多条数据线DL；定时控制器13用于处理从显示装置1外部输入的图像数据RGB、向数据驱动器14提供处理的图像数据RGB以及向栅极驱动器12和数据驱动器14输出扫描控制信号GCS和数据控制信号DCS，以对栅极驱动器12和数据驱动器14进行控制。
例如，该显示面板11包括多个像素单元P，该像素单元P包括上述实施例中提供的任一像素电路10。例如，包括图2B所示像素电路10。如图9A所示，显示面板11还包括多条扫描线GL和多条数据线DL。例如，该多条扫描线对应连接到每行像素单元的像素电路10中的数据写入电路200以提供栅极扫描信号，并且该多条扫描线还对应连接到每行像素单元的像素电路10中的第一复位电路410以提供第一复位控制信号。
例如，像素单元P设置在扫描线GL和数据线DL的交叉区域。例如，如图9A所示，每个像素单元P连接到两条扫描线GL(分别提供栅极扫描信号和第一复位控制信号)、一条数据线DL、用于提供第一电源电压的第一电源电压线、用于提供第二电源电压的第二电源电压线以及用于提供第一初始化电压的第一初始化电压线。例如，第一电压线或第二电压线可以用相应的板状公共电极(例如公共阳极或公共阴极)替代。需要说明的是，在图9A中仅示出了部分的像素单元P、扫描线GL、数据线DL。
例如，该多个像素单元P排列为多行，每一行像素单元P的像素电路的第一复位电路410连接到一条扫描线GL以接收第一复位控制信号，每一行像素单元P的像素电路的数据写入电路200连接到另一条扫描线GL以接收栅极扫描信号。例如，每一列的数据线DL和本列像素电路10中的数据写入电路200连接以提供数据信号。
图9B为本公开一些实施例提供的一种显示面板的示意框图。如图9B所示显示面板11与显示装置的连接关系与图9A所示的面板相同，此处不再赘述。
例如，该显示面板11包括多个像素单元P，该像素单元P包括上述实施例中提供的任一像素电路10。例如，包括图7B所示像素电路10。如图9B所示，显示面板11还包括多条扫描线GL和多条数据线DL。例如，该多条扫描线还对应连接到每行像素单元的像素电路10中的电压传输电路800以提供电压传输控制信号。
例如，像素单元P设置在扫描线GL和数据线DL的交叉区域。例如，如图9B所示，每个像素单元P相比于图9A所示的每个像素单元还连接到一条扫描线GL(提供第一发光控制信号)。需要说明的是，在图9B中仅示出了部分的像素单元P、扫描线GL、数据线DL。
例如，该多个像素单元P排列为多行，每一行像素单元P的像素电路的第一发光控制电路500连接到一条扫描线GL以接收第一发光控制信号。
例如，如图9B所示，该显示面板上包括可以提供第二电源电压的第一电源电压线，同时，根据本公开一些实施例提供的另一像素电路10，该像素电路可以通过第一电源电压端与提供第二电源电压的第一电源电压线连接，从而可以从第一电源电压端接收第二电源电压。
例如，如图9B所示，该显示面板11包括多个像素单元P，该像素单元P包括上述实施例中提供的任一像素电路10。例如，包括图8B所示像素电路10。该显示面板上包括可以提供第二复位控制信号的扫描线GL，同时，根据本公开一些实施例提供的另一像素电路10，该像素电路可以通过第一复位控制信号端与提供第二复位控制信号的扫描线GL连接，从而可以从第一复位控制信号端接收第二复位控制信号。与此同时，该显示面板上包括可以提供第一初始化电压的数据线DL，该像素电路可以通过数据信号端与提供第一初始化电压的数据线DL连接，从而可以从数据信号端接收第一复位控制信号。
图9C为本公开一些实施例提供的一种显示面板的示意框图。如图9C所示显示面板11与显示装置的连接关系与图9A所示的面板相同，此处不再赘述。
例如，图9C所示的显示面板11包括多个像素单元P，该像素单元P包括上述实施例中提供的任一像素电路10。例如，包括图3B所示像素电路10。如图9C所示，显示面板11还包括多条扫描线GL和多条数据线DL。例如，该多条扫描线还对应连接到每行像素单元的像素电路10中的第二复位电路420以提供第二复位控制信号。
例如，像素单元P设置在扫描线GL和数据线DL的交叉区域。例如，如图9C所示，每个像素单元P相比于图9A所示的每个像素单元还连接到一条扫描线GL(提供第二复位控制信号)以及用于提供第二初始化电压的第二初始化电压线。需要说明的是，在图9C中仅示出了部分的像素单元P、扫描线GL、数据线DL。
例如，该多个像素单元P排列为多行，每一行像素单元P的像素电路的第二复位电路420连接到一条扫描线GL以接收第二复位控制信号，每一行像素单元P的像素电路的第二初始化电压端连接到第二初始化电压线以接收第二初始化电压。
图9D为本公开一些实施例提供的一种显示面板的示意框图。如图9D所示显示面板11与显示装置的连接关系与图9C所示的面板相同，此处不再赘述。
例如，图9D所示的显示面板11包括多个像素单元P，该像素单元P包括上述实施例中提供的任一像素电路10。例如，包括图4B所示像素电路10。如图9B所示，显示面板11还包括多条扫描线GL和多条数据线DL。例如，该多条扫描线还对应连接到每行像素单元的像素电路10中的第一发光控制电路500以提供第一发光控制信号。
例如，像素单元P设置在扫描线GL和数据线DL的交叉区域。例如，如图9D所示，每个像素单元P相比于图9C所示的每个像素单元还连接到一条扫描线GL(提供第一发光控制信号)。需要说明的是，在图9D中仅示出了部分的像素单元P、扫描线GL、数据线DL。
例如，该多个像素单元P排列为多行，每一行像素单元P的像素电路的第一发光控制电路500连接到一条扫描线GL以接收第一发光控制信号。
例如，如图9D所示，该显示面板11包括多个像素单元P，该像素单元P包括上述实施例中提供的任一像素电路10。例如，包括图6B所示像素电路10。该显示面板上包括可以提供第二发光控制信号的扫描线GL，同时，该像素电路10可以通过第一发光控制信号端与提供第二发光控制信号的扫描线GL连接，从而可以从第一发光控制信号端接收第二发光控制信号。同时，第二复位控制信号与栅极扫描信号可以共用一条扫描线GL，可以简化显示面板周围的布局空间，从而可以实现高分辨率显示面板的开发。
图9E为本公开一些实施例提供的一种显示面板的示意框图。如图9E所示显示面板11与显示装置的连接关系与图9D所示的面板相同，此处不再赘述。
例如，图9E所示的显示面板11包括多个像素单元P，该像素单元P包括上述实施例中提供的任一像素电路10。例如，包括图5B所示像素电路10。如图9E所示，显示面板11还包括多条扫描线GL和多条数据线DL。例如，该多条扫描线还对应连接到每行像素单元的像素电路10中的第三复位电路430以提供第三复位控制信号。
例如，像素单元P设置在扫描线GL和数据线DL的交叉区域。例如，如图9E所示，每个像素单元P相比于图9D所示的每个像素单元还连接到一条扫描线GL(提供第三复位控制信号)以及用于提供保持电压的保持电压线。需要说明的是，在图9E中仅示出了部分的像素单元P、扫描线GL、数据线DL。
例如，该多个像素单元P排列为多行，每一行像素单元P的像素电路的第三复位电路430连接到一条扫描线GL以接收第三复位控制信号，每一行像素单元P的像素电路的保持电压端连接到保持电压线以接收保持电压。
需要注意的是，如图9F所示的一种显示面板的示意框图，该像素单元P的像素电路的第三复位电路430也可以通过接收第二复位控制信号来实现与第三复位电路430通过接收第三复位控制信号同样的技术效果，也即是，第三复位电路430接收的第三复位控制信号可以替换为第二复位控制信号。同时，第二复位控制信号和第三复位控制信号属于上下的两个时刻对应的信号，这样就能使得第二复位控制信号和第三复位控制信号共用一条扫描线GL，可以简化显示面板周围的布局空间，从而可以实现高分辨率显示面板的开发。
例如，栅极驱动器12根据源自定时控制器13的多个扫描控制信号GCS向多个扫描线GL提供多个选通信号。多个选通信号包括栅极扫描信号、第一复位控制信号、第二复位控制信号、第三复位控制信号、第一发光控制信号以及第二发光控制信号。这些信号通过多个扫描线GL提供给每个像素单元P。
例如，数据驱动器14使用参考伽玛电压根据源自定时控制器13的多个数据控制信号DCS将从定时控制器13输入的数字图像数据RGB转换成数据信号。数据驱动器14向多条数据线DL提供转换的数据信号。
例如，定时控制器13对外部输入的图像数据RGB进行处理以匹配显示面板11的大小和分辨率，然后向数据驱动器14提供处理的图像数据。定时控制器13使用从显示装置外部输入的同步信号(例如点时钟DCLK、数据使能信号DE、水平同步信号Hsync以及垂直同步信号Vsync)产生多条扫描控制信号GCS和多条数据控制信号DCS。定时控制器13分别向栅极驱动器12和数据驱动器14提供产生的扫描控制信号GCS和数据控制信号DCS，以用于栅极驱动器12和数据驱动器14的控制。
例如，数据驱动电器14可以与多条数据线DL连接，以提供数据信号Vdata；同时还可以与多条第一电压线、多条第二电压线和多条初始化电压线连接以分别提供第一电压、第二电压和初始化电压。
例如，栅极驱动器12和数据驱动器14可以实现为半导体芯片。该显示装置1还可以包括其他部件，例如信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。
例如，本实施例中的显示装置可以为：显示器、电视、电子纸显示装置、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。需要说明的是，该显示装置还可以包括其他常规部件或结构，例如，为实现显示装置的必要功能，本领域技术人员可以根据具体应用场景设置其他的常规部件或结构，本公开的实施例对此不做限制。
本公开的至少一些实施例提供的显示装置的技术效果可以参考上述实施例中关于像素电路10的相应描述，在此不再赘述。
对于本公开，有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围由所附的权利要求确定。

Claims (18)

1.一种像素电路，包括：驱动电路、数据写入电路、存储电路和第一复位电路；其中，
所述驱动电路包括控制端、第一端和第二端，且被配置为控制流经所述第一端和所述第二端的用于驱动发光元件发光的驱动电流；
所述数据写入电路被配置为在第一扫描信号的控制下将数据信号写入所述驱动电路的控制端；
所述存储电路被配置为存储所述数据信号；
所述第一复位电路被配置为在第一复位控制信号的控制下将第一初始化电压施加至所述驱动电路的控制端；
其中，所述第一复位电路包括N型氧化物薄膜晶体管，
所述像素电路还包括：第三复位电路，其中，
第三复位电路被配置为在第三复位控制信号的控制下将保持电压施加至所述驱动电路的第一端，
所述驱动电路在所述第一复位控制信号的控制下开启，且所述驱动电路的开启时长大于所述第三复位控制信号的有效时长。
2.根据权利要求1所述的像素电路，其中，所述驱动电路包括第一晶体管；
所述第一晶体管的栅极作为所述驱动电路的控制端，所述第一晶体管的第一极作为所述驱动电路的第一端，所述第一晶体管的第二极作为所述驱动电路的第二端。
3.根据权利要求1或2所述的像素电路，其中，所述数据写入电路包括第二晶体管；
所述第二晶体管的栅极和第一扫描信号端连接以接收所述第一扫描信号，所述第二晶体管的第一极和数据信号端连接以接收所述数据信号，所述第二晶体管的第二极和所述驱动电路的控制端连接。
4.根据权利要求1所述的像素电路，其中，所述存储电路包括存储电容，
所述存储电容的第一极与所述驱动电路的控制端连接，所述存储电容的第二极与所述驱动电路的第二端连接。
5.根据权利要求1所述的像素电路，其中，所述第一复位电路包括的所述N型氧化物薄膜晶体管为第三晶体管；
所述第三晶体管的栅极和第一复位控制信号端连接以接收所述第一复位控制信号，所述第三晶体管的第一极和第一初始化电压端连接以接收所述第一初始化电压，所述第三晶体管的第二极和所述驱动电路的控制端连接。
6.根据权利要求1所述的像素电路，还包括：第二复位电路，其中，
所述第二复位电路被配置为在第二复位控制信号的控制下将第二初始化电压施加至所述发光元件的阳极。
7.根据权利要求6所述的像素电路，其中，所述第二复位电路包括第四晶体管，
所述第四晶体管的栅极和第二复位控制信号端连接以接收所述第二复位控制信号，所述第四晶体管的第一极和第二初始化电压端连接以接收所述第二初始化电压，所述第四晶体管的第二极和所述发光元件的阳极连接。
8.根据权利要求6或7所述的像素电路，还包括：第一发光控制电路，其中，
所述第一发光控制电路被配置为在第一发光控制信号的控制下将第一电源电压施加至所述驱动电路的第一端。
9.根据权利要求8所述的像素电路，其中，所述第一发光控制电路包括第五晶体管，
所述第五晶体管的栅极和第一发光控制端连接以接收所述第一发光控制信号，所述第五晶体管的第一极和第一电源端连接以接收所述第一电源电压，所述第五晶体管的第二极和所述驱动电路的第一端连接。
10.根据权利要求8所述的像素电路，其中，所述第三复位电路包括第六晶体管，
所述第六晶体管的栅极和第三复位控制信号端连接以接收所述第三复位控制信号，所述第六晶体管的第一极和保持电压端连接以接收所述保持电压，所述第六晶体管的第二极和所述驱动电路的第一端连接。
11.根据权利要求10所述的像素电路，其中，所述保持电压大于第一电压，其中，所述第一电压是第一电源端提供的，所述第一电源端与所述驱动电路的第一端连接，所述第一电压高于与所述发光元件的阴极相连的第二电源电压。
12.根据权利要求1所述的像素电路，其中，所述第一复位电路早于所述第三复位电路开启。
13.根据权利要求6或7所述的像素电路，还包括：第二发光控制电路，其中，
所述第二发光控制电路被配置为在第二发光控制信号的控制下将所述驱动电流施加至所述发光元件的第一极。
14.根据权利要求13所述的像素电路，其中，所述第二发光控制电路包括第七晶体管，
所述第七晶体管的栅极和第二发光控制端连接以接收所述第二发光控制信号，所述第七晶体管的第一极和所述驱动电路的第二端连接，所述第七晶体管的第二极和所述发光元件的第一极连接。
15.根据权利要求1所述的像素电路，其中，
所述第一初始化电压大于第一电压，其中，所述第一电压是第一电源端提供的，所述第一电源端与所述驱动电路的第一端连接，所述第一电压高于与所述发光元件的阴极相连的第二电源电压。
16.根据权利要求1所述的像素电路，其中，所述保持电压分别大于第一电压，所述第一电压是第一电源端提供的，所述第一电源端与所述驱动电路的第一端连接，所述第一电压高于与所述发光元件的阴极相连的第二电源电压。
17.一种显示面板，包括：阵列排布的多个像素单元；其中，
每个所述像素单元包括根据权利要求1-16任一项所述的像素电路。
18.一种根据权利要求4所述的像素电路的驱动方法，包括：初始化阶段、阈值电压补偿阶段、数据写入与迁移率补偿阶段、发光阶段，其中，
在所述初始化阶段，输入所述第一复位控制信号和所述第二复位控制信号，开启所述第一复位电路和所述第二复位电路，通过所述第一复位电路将所述第一初始化电压施加至所述驱动电路的控制端以对所述驱动电路的控制端进行复位，通过所述第二复位电路将所述第二初始化电压施加至所述驱动电路的第二端以对所述驱动电路的第二端进行复位；
在所述阈值电压补偿阶段，输入所述第一复位控制信号，开启所述第一复位电路，通过所述第一复位电路将所述第一初始化电压施加至所述驱动电路的控制端，以导通所述驱动电路，停止输入所述第二复位控制信号，关闭所述第二复位电路，通过导通的所述驱动电路和所述存储电路进行阈值补偿，输入所述第三复位控制信号，开启所述第三复位电路，通过所述第三复位电路将所述保持电压施加至所述驱动电路的第一端；
在所述数据写入阶段，输入所述栅极扫描信号，开启所述数据写入电路，通过所述数据写入电路将所述数据信号写入所述驱动电路的控制端，并通过所述存储电路存储写入的所述数据信号；
在所述发光阶段，停止输入所述栅极扫描信号，关闭所述数据写入电路，使所述驱动电路将在所述存储电路存储的所述数据信号的控制下产生驱动电流，以驱动所述发光元件发光，
其中，所述驱动电路的开启时长大于所述第三复位控制信号的有效时长。
CN202210701567.6A 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板 Pending CN115691425A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CNPCT/CN2021/109900 2021-07-30
PCT/CN2021/109900 WO2023004818A1 (zh) 2021-07-30 2021-07-30 像素驱动电路及其驱动方法、显示面板
CN202110898671.4A CN113838421B (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202110898671.4A Division CN113838421B (zh) 2021-01-05 2021-08-05 像素电路及其驱动方法、显示面板

Publications (1)

Publication Number Publication Date
CN115691425A true CN115691425A (zh) 2023-02-03

Family

ID=78963022

Family Applications (4)

Application Number Title Priority Date Filing Date
CN202180002065.8A Active CN114222615B (zh) 2021-07-30 2021-07-30 像素驱动电路及其驱动方法、显示面板
CN202210929373.1A Pending CN115691426A (zh) 2021-07-30 2021-07-30 像素驱动电路、显示面板
CN202210701567.6A Pending CN115691425A (zh) 2021-07-30 2021-08-05 像素电路及其驱动方法、显示面板
CN202110898671.4A Active CN113838421B (zh) 2021-01-05 2021-08-05 像素电路及其驱动方法、显示面板

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202180002065.8A Active CN114222615B (zh) 2021-07-30 2021-07-30 像素驱动电路及其驱动方法、显示面板
CN202210929373.1A Pending CN115691426A (zh) 2021-07-30 2021-07-30 像素驱动电路、显示面板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110898671.4A Active CN113838421B (zh) 2021-01-05 2021-08-05 像素电路及其驱动方法、显示面板

Country Status (5)

Country Link
US (1) US20240119897A1 (zh)
EP (1) EP4280201A4 (zh)
KR (1) KR20240035937A (zh)
CN (4) CN114222615B (zh)
WO (2) WO2023004818A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112705166A (zh) * 2021-01-05 2021-04-27 桂林理工大学 一种氨水改性桉木活性炭吸附剂的制备方法及应用
CN115023756B (zh) * 2021-07-30 2023-10-20 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
WO2023004818A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN114399971B (zh) * 2021-12-28 2024-04-26 深圳市华星光电半导体显示技术有限公司 像素电路、显示面板以及显示设备
CN114783376A (zh) * 2022-04-01 2022-07-22 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN114974110A (zh) * 2022-04-26 2022-08-30 Oppo广东移动通信有限公司 像素驱动电路、控制方法、显示屏及显示设备
CN114724514B (zh) * 2022-05-20 2024-01-23 京东方科技集团股份有限公司 像素驱动电路、其驱动方法、显示面板及显示装置
CN117253451A (zh) * 2022-06-09 2023-12-19 京东方科技集团股份有限公司 像素驱动电路、显示面板及其制备方法、显示装置
CN115312002B (zh) * 2022-06-30 2023-08-18 惠科股份有限公司 像素驱动电路、显示面板及显示装置
CN117456925A (zh) * 2022-07-19 2024-01-26 上海和辉光电股份有限公司 Eoa电路、显示面板及显示装置
CN115171590A (zh) * 2022-07-28 2022-10-11 惠科股份有限公司 像素驱动电路和显示面板
CN117672139A (zh) * 2022-08-23 2024-03-08 北京京东方技术开发有限公司 像素电路及其驱动方法、显示面板、显示装置
CN117957935A (zh) * 2022-08-31 2024-04-30 京东方科技集团股份有限公司 显示面板及显示装置
CN118057963A (zh) * 2022-09-19 2024-05-21 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
WO2024087401A1 (zh) * 2022-10-28 2024-05-02 京东方科技集团股份有限公司 显示基板和显示装置
WO2024130491A1 (zh) * 2022-12-19 2024-06-27 京东方科技集团股份有限公司 驱动电路、驱动方法、驱动模组和显示装置
WO2024130707A1 (zh) * 2022-12-23 2024-06-27 京东方科技集团股份有限公司 显示基板及其驱动方法
WO2024138310A1 (zh) * 2022-12-26 2024-07-04 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
CN116052596B (zh) * 2023-02-23 2024-07-23 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103778883A (zh) * 2012-10-25 2014-05-07 群康科技(深圳)有限公司 主动式矩阵有机发光二极管的像素驱动电路及其方法
KR102477982B1 (ko) * 2016-06-08 2022-12-15 삼성디스플레이 주식회사 표시 장치
KR20180004370A (ko) * 2016-07-01 2018-01-11 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
CN106328061B (zh) * 2016-10-14 2019-03-12 深圳市华星光电技术有限公司 Oled像素混合补偿电路及混合补偿方法
CN106652912B (zh) * 2016-12-13 2020-05-19 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
KR102358573B1 (ko) * 2017-09-15 2022-02-04 삼성디스플레이 주식회사 표시장치
CN109872692B (zh) * 2017-12-04 2021-02-19 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN108182921B (zh) * 2018-01-03 2020-05-22 上海中航光电子有限公司 一种阵列基板、显示面板与显示装置
CN110010072A (zh) * 2018-01-05 2019-07-12 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN108376534B (zh) * 2018-03-12 2024-04-09 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN109410778B (zh) * 2018-10-31 2021-01-15 武汉天马微电子有限公司 一种显示面板和显示装置
KR102564356B1 (ko) * 2018-12-06 2023-08-08 엘지디스플레이 주식회사 화소회로, 유기발광표시장치 및 그의 구동방법
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
CN110223636B (zh) * 2019-06-17 2021-01-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
KR20210013460A (ko) * 2019-07-25 2021-02-04 삼성디스플레이 주식회사 디스플레이 장치
CN110570813A (zh) * 2019-09-30 2019-12-13 昆山国显光电有限公司 像素电路、驱动方法及显示面板
JP7397694B2 (ja) * 2020-01-30 2023-12-13 キヤノン株式会社 発光装置、撮像装置、電子機器及び移動体
CN111261109A (zh) * 2020-03-04 2020-06-09 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN111179855B (zh) * 2020-03-18 2021-03-30 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111445858A (zh) * 2020-04-20 2020-07-24 昆山国显光电有限公司 像素电路及其驱动方法、显示装置
CN111768739B (zh) * 2020-07-30 2021-11-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN118015973A (zh) * 2020-10-20 2024-05-10 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN112234091A (zh) * 2020-10-23 2021-01-15 厦门天马微电子有限公司 显示面板和显示装置
WO2023004818A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板

Also Published As

Publication number Publication date
CN113838421A (zh) 2021-12-24
EP4280201A4 (en) 2024-05-22
CN114222615B (zh) 2022-08-23
US20240119897A1 (en) 2024-04-11
CN114222615A (zh) 2022-03-22
CN115691426A (zh) 2023-02-03
WO2023005621A1 (zh) 2023-02-02
CN113838421B (zh) 2022-08-19
WO2023004818A1 (zh) 2023-02-02
EP4280201A1 (en) 2023-11-22
KR20240035937A (ko) 2024-03-19

Similar Documents

Publication Publication Date Title
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN110176213B (zh) 像素电路及其驱动方法、显示面板
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
CN110268465B (zh) 像素电路、显示面板及像素电路的驱动方法
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
CN109523956B (zh) 像素电路及其驱动方法、显示装置
CN107424563B (zh) 有机发光二极管显示装置
CN207217082U (zh) 像素电路及显示装置
CN109872692B (zh) 像素电路及其驱动方法、显示装置
WO2020233491A1 (zh) 像素电路及其驱动方法、阵列基板及显示装置
US20210201759A1 (en) Electroluminescent display device
WO2023005694A1 (zh) 像素电路及其驱动方法、显示面板
CN110246459B (zh) 像素电路及其驱动方法、显示面板及显示装置
CN110021273B (zh) 像素电路及其驱动方法、显示面板
WO2019062579A1 (zh) 像素电路及其驱动方法、显示装置
CN108777131B (zh) Amoled像素驱动电路及驱动方法
KR20070115261A (ko) 유기발광다이오드 표시소자
CN110010072A (zh) 像素电路及其驱动方法、显示装置
KR20180085121A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
GB2620507A (en) Pixel circuit and driving method therefor and display panel
KR20170122432A (ko) Oled 표시 장치 및 그의 구동 방법
US11527199B2 (en) Pixel circuit including discharge control circuit and storage control circuit and method for driving pixel circuit, display panel and electronic device
CN207966467U (zh) 像素电路及显示面板
KR101699045B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
WO2024041217A1 (zh) 像素电路及其驱动方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination