CN115579438A - 一种倒装银镜发光二极管芯片及其制备方法 - Google Patents
一种倒装银镜发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN115579438A CN115579438A CN202211576008.3A CN202211576008A CN115579438A CN 115579438 A CN115579438 A CN 115579438A CN 202211576008 A CN202211576008 A CN 202211576008A CN 115579438 A CN115579438 A CN 115579438A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- silver
- hole
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 title claims abstract description 107
- 229910052709 silver Inorganic materials 0.000 title claims abstract description 107
- 239000004332 silver Substances 0.000 title claims abstract description 107
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 505
- 229910052751 metal Inorganic materials 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 89
- 239000011241 protective layer Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 230000000903 blocking effect Effects 0.000 claims abstract description 24
- 229910000679 solder Inorganic materials 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 238000003892 spreading Methods 0.000 claims description 9
- 230000007480 spreading Effects 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910008433 SnCU Inorganic materials 0.000 claims description 2
- 230000008569 process Effects 0.000 description 26
- 238000001259 photo etching Methods 0.000 description 11
- 238000002310 reflectometry Methods 0.000 description 11
- 238000005566 electron beam evaporation Methods 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 229910016570 AlCu Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 1
- 229910009815 Ti3O5 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及半导体器件技术领域，尤其涉及一种倒装银镜发光二极管芯片及其制备方法，所述芯片包括：衬底及外延层，所述外延层自下而上依次包括N型半导体层、有源发光层、P型半导体层；所述芯片还包括电流阻挡层、电流扩展层、第一银反射层、布拉格反射层、第二银反射层、金属保护层、第一绝缘保护层、串联金属层、第二绝缘保护层、焊盘层、锡球；其中，布拉格反射层设有布拉格反射层通孔，所述第二银反射层置于布拉格反射层上面，所述第一银反射层置于布拉格反射层通孔下面，所述第一银反射层的正投影面积大于布拉格反射层通孔的面积。本发明通过设置第一银反射层加布拉格反射层加第二银反射层的结构，增强了蓝光发光二极管芯片的发光亮度。
Description
技术领域
本发明属于半导体器件的技术领域，具体地涉及一种倒装银镜发光二极管芯片及其制备方法。
背景技术
近年来，发光二极管技术越来越成熟，应用逐渐多元化，照明、背光显示、直接显示等应用越来越多，照明或者背光显示，都需要将蓝光的发光二极管芯片进行荧光粉封装成白光应用。
现有的倒装发光二极管芯片，采用金属Al加布拉格反射镜的方式，实现全反射，但是金属Al在可见光波段随着波长的增加，反射率逐渐降低，导致蓝光发光二极管芯片封装成白光后，发光效率降低，且布拉格反射层底部会制备一层SiO2或SiN材料用于化学湿法腐蚀，防止化学干法刻蚀时，等离子气体损伤布拉格反射层下面的电流扩展层，造成芯片失效，但是在布拉格反射层底部制备SiO2或SiN材料会造成布拉格反射层反射率低，导致蓝光发光二极管芯片亮度低。
发明内容
为了解决上述技术问题，本发明提供了一种倒装银镜发光二极管芯片及其制备方法。
本发明采用以下技术方案：一种倒装银镜发光二极管芯片，所述芯片包括：
衬底；
层叠于所述衬底上的外延层；
依次层叠在所述外延层上的电流阻挡层、电流扩展层、第一银反射层、布拉格反射层、第二银反射层、金属保护层、第一绝缘保护层、串联金属层、第二绝缘保护层、焊盘层、锡球；
其中，所述布拉格反射层设有布拉格反射层通孔，所述第一银反射层置于所述布拉格反射层通孔下面，所述第二银反射层至少部分穿过所述布拉格反射层通孔与所述第一银反射层抵触以形成电性连接，且所述第一银反射层在所述电流扩展层上的正投影面积大于所述布拉格反射层通孔的底面积。
相比现有技术，本发明的有益效果为：通过设置第一银反射层加布拉格反射层加第二银反射层的结构，可以实现100%发光区面积的全反射，反射面积增加，相应的蓝光发光二极管发光亮度也随之增加；而且因为金属银反射率在可见光波段随波长增加而增加，在可见光波段金属Ag的反射率大于金属Al的反射率，所以采用金属银的发光二极管芯片封装成白光后，发光效率可大幅提升；并且第一银反射层的正向投影面积大于布拉格反射层通孔的面积，使得布拉格反射层底部不需要制备用于湿法腐蚀的SiO2层或SiN层，即可防止干法刻蚀布拉格反射层时对电流扩展层造成损伤，从而提升了布拉格反射层的反射率，增加了蓝光发光二极管芯片的发光亮度。
优选的，所述外延层自下而上依次包括N型半导体层、有源发光层、P型半导体层，所述第一绝缘保护层上设有N型第一绝缘保护层通孔和P型第一绝缘保护层通孔，所述串联金属层包括N型串联金属层和P型串联金属层，所述N型串联金属层透过所述N型第一绝缘保护层通孔与所述N型半导体层抵触以形成电性连接，所述P型串联金属层透过所述P型第一绝缘保护层通孔与所述金属保护层抵触以形成电性连接。
优选的，所述第二绝缘保护层上设有N型第二绝缘保护层通孔和P型第二绝缘保护层通孔，所述焊盘层包括N型焊盘层和P型焊盘层，所述N型焊盘层透过所述N型第二绝缘保护层通孔与所述N型串联金属层抵触以形成电性连接，所述P型焊盘层透过所述P型第二绝缘保护层通孔与所述P型串联金属层抵触以形成电性连接。
优选的，所述电流阻挡层包括若干个间隔分布于所述P型半导体层上的电流阻挡子层，所述第一银反射层包括若干个间隔分布于所述电流扩展层上的第一银反射子层，所述第一银反射子层位于对应所述电流阻挡子层的正上方且其在所述外延层上的正投影面积小于所述电流阻挡子层在所述外延层上的正投影面积。
优选的，所述第一银反射层和所述第二银反射层均由Ag层或Ag层与Ni层、Ti层、Pt层中的一种或多种依次层叠组成。
优选的，所述第一银反射层和第二银反射层Ag层厚度介于1000-3000 Å，Ni层厚度介于100-2000 Å，Ti层厚度介于500-5000 Å，Pt层厚度介于100-3000 Å。
优选的，所述布拉格反射层厚度介于1-5um，所述布拉格反射层通孔直径介于1-20um。
优选的，所述电流阻挡层为SiO2层、SiN层、Al2O3层中的一种或多种层叠组成。
优选的，所述焊盘层为Al层、AlCu层、Ti层、Pt层、Ni层、Au层、Sn层、SnAg层、SnCu层中的一种或多种层叠组成。
本发明还提供一种倒装银镜发光二极管芯片的制备方法，所述制备方法用于制备上述技术方案当中所述的倒装银镜发光二极管芯片，所述制备方法包括：
提供一衬底，在所述衬底上制作外延层，所述外延层自下而上依次包括N型半导体层、有源发光层、P型半导体层；
对所述N型半导体层、有源发光层、P型半导体层进行刻蚀以暴露出N型半导体导电台阶；
在所述P型半导体层上制作电流阻挡层；
在所述电流阻挡层上制作电流扩展层；
在所述电流扩展层上制作第一银反射层；
在所述第一银反射层上制作布拉格反射层，对所述布拉格反射层进行刻蚀，形成布拉格反射层通孔；
在所述布拉格反射层上制作第二银反射层；
在所述第二银反射层上制作金属保护层；
在所述金属保护层上制作第一绝缘保护层，并对所述第一绝缘保护层进行刻蚀形成N型第一绝缘保护层通孔和P型第一绝缘保护层通孔；
在所述第一绝缘保护层上制作串联金属层，所述串联金属层包括N型串联金属层和P型串联金属层；
在所述串联金属层上制作第二绝缘保护层，并对所述第二绝缘保护层进行刻蚀形成N型第二绝缘保护层通孔和P型第二绝缘保护层通孔；
在所述第二绝缘保护层上制作焊盘层，所述焊盘层包括N型焊盘层和P型焊盘层；
在所述焊盘层上制作锡球。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明第一实施例的剖面结构示意图；
图2为本发明第一实施例的俯面结构示意图；
图3为图2中局部A的放大示意图；
图4为图2中局部B的放大示意图；
图5为本发明第一实施例中倒装银镜发光二极管芯片的制备方法的流程图。
附图标记说明：
11衬底、12外延层、121 N型半导体层、122有源发光层、123 P型半导体层、124 N型半导体导电台阶、13电流阻挡层、14电流扩展层、15第一银反射层、16布拉格反射层、161布拉格反射层通孔、17第二银反射层、18金属保护层、19第一绝缘保护层、191 N型第一绝缘保护层通孔、192 P型第一绝缘保护层通孔、20串联金属层、201 N型串联金属层、202 P型串联金属层、21第二绝缘保护层、211 N型第二绝缘保护层通孔、212 P型第二绝缘保护层通孔、22焊盘层、221 N型焊盘层、222 P型焊盘层、23锡球。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限制。
在本发明实施例的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明实施例中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明实施例中的具体含义。
实施例一
参照图1至图4，一种倒装银镜发光二极管芯片，芯片包括：衬底11；层叠于衬底11上的外延层12；依次层叠在外延层12上的电流阻挡层13、电流扩展层14、第一银反射层15、布拉格反射层16、第二银反射层17、金属保护层18、第一绝缘保护层19、串联金属层20、第二绝缘保护层21、焊盘层22、锡球23；
其中，布拉格反射层16设有布拉格反射层通孔161，第一银反射层15置于布拉格反射层通孔161下面，第二银反射层17的至少部分穿过布拉格反射层通孔161与第一银反射层15抵触以形成电性连接，且第一银反射层15在电流扩展层14上的正投影面积大于布拉格反射层通孔161的底面积。
在本实施例中，通过设置第一银反射层15加布拉格反射层16加第二银反射层17的结构，可以实现100%发光区面积的全反射，反射面积增加，相应的蓝光发光二极管发光亮度也随之增加；而且因为金属银反射率在可见光波段随波长增加而增加，在可见光波段金属Ag的反射率大于金属Al的反射率，所以采用金属银的发光二极管芯片封装成白光后，发光效率可大幅提升；并且第一银反射层15的正向投影面积大于布拉格反射层通孔161的面积，使得布拉格反射层16底部不需要制备用于湿法腐蚀的SiO2层或SiN层，即可防止干法刻蚀布拉格反射层16时对电流扩展层14造成损伤，从而提升了布拉格反射层16的反射率，增加了蓝光发光二极管芯片的发光亮度。
本实施例中，外延层自下而上依次包括N型半导体层、有源发光层、P型半导体层；第一绝缘保护层19上设有N型第一绝缘保护层通孔191和P型第一绝缘保护层通孔192，串联金属层20包括N型串联金属层201和P型串联金属层202， N型串联金属层201透过N型第一绝缘保护层通孔191与N型半导体层121抵触以形成电性连接，P型串联金属层202透过P型第一绝缘保护层通孔192与金属保护层18抵触以形成电性连接；第二绝缘保护层21上设有N型第二绝缘保护层通孔211和P型第二绝缘保护层通孔212，焊盘层22包括N型焊盘层221和P型焊盘层222，N型焊盘层221透过N型第二绝缘保护层通孔211与N型串联金属层201抵触以形成电性连接，P型焊盘层222透过P型第二绝缘保护层通孔212与P型串联金属层202抵触以形成电性连接。
本实施例中，电流阻挡层13包括9个间隔分布于P型半导体层123上的电流阻挡子层，第一银反射层15包括9个间隔分布于电流扩展层14上的第一银反射子层，第一银反射子层位于对应电流阻挡子层的正上方且其在外延层12上的正投影面积小于电流阻挡子层在外延层12上的正投影面积。
本实施例中，衬底11可以为蓝宝石衬底，第一银反射层15和第二银反射层17为由Ag层、Ni层、Ti层、Pt层依次层叠组成，第一银反射层15和第二银反射层17的最下层为Ag层，以此可以保证第一银反射层15及第二银反射层17的反射率。
本实施例中，第一银反射层15和第二银反射层17的 Ag层厚度为2000 Å，Ni层厚度为1050 Å，Ti层厚度为3000 Å，Pt层厚度为2550 Å；布拉格反射层16厚度为3um；布拉格反射层通孔161直径为10um。
本实施例中，电流阻挡层13为SiN层组成；电流扩展层14为ITO层；金属保护层18为AlCu层组成；串联金属层20为Cr层组成；焊盘层22为Al层组成；第一绝缘保护层19和第二绝缘保护层21为SiN层组成；锡球23为Sn层。
参照图5，本发明提供了一种倒装银镜发光二极管芯片的制备方法，该制备方法用于制备上述实施例当中的倒装银镜发光二极管芯片，该制备方法包括以下步骤：
S1:提供一衬底11，在衬底11上制作外延层12，外延层12自下而上依次包括N型半导体层121、有源发光层122、P型半导体层123；
S2:对P型半导体层123进行刻蚀以暴露出N型半导体导电台阶124；
S3:在P型半导体层123上制作电流阻挡层13；
S4:在电流阻挡层13上制作电流扩展层14；
S5:在电流扩展层14上制作第一银反射层15；
S6:在第一银反射层15上制作布拉格反射层16，对布拉格反射层16进行刻蚀，形成布拉格反射层通孔161；
S7:在布拉格反射层16上制作第二银反射层17；
S8:在第二银反射层17上制作金属保护层18；
S9:在金属保护层18上制作第一绝缘保护层19，并对第一绝缘保护层19进行刻蚀形成N型第一绝缘保护层通孔191和P型第一绝缘保护层通孔192；
S10:在第一绝缘保护层19上制作串联金属层20，串联金属层20包括N型串联金属层201和P型串联金属层202；
S11:在串联金属层20上制作第二绝缘保护层21，并对第二绝缘保护层21进行刻蚀形成N型第二绝缘保护层通孔211和P型第二绝缘保护层通孔212；
S12:在第二绝缘保护层21上制作焊盘层22，焊盘层22包括N型焊盘层221和P型焊盘层222；
S13:在焊盘层22上制作锡球23。
具体的，本实施例当中所示的倒装银镜发光二极管芯片的制备方法的步骤，具体包括：
提供一衬底11，在衬底11上制备N型半导体层121、有源发光层122、P型半导体层123；
利用光刻及电感耦合等离子体刻蚀工艺制备N型半导体导电台阶124；
利用等立体化学气象沉积工艺上述步骤的基础上沉积SiN层，然后利用光刻和化学湿法腐蚀工艺去除掉部分SiN层形成电流阻挡层13；
利用磁控溅射或电子束蒸镀工艺在上述步骤的基础上镀ITO薄膜，然后利用光刻和化学湿法腐蚀工艺去除掉部分ITO薄膜，形成电流扩展层14；
利用光刻工艺在上述步骤的基础上形成图形，然后利用电子束蒸镀工艺蒸镀Ag层、Ni层、Ti层、Pt层金属层，然后利用Lift-Off工艺去除掉多余的金属层，形成第一银反射层15；
利用电子束蒸镀工艺蒸镀4-60层由SiO2和Ti3O5交替的叠层，形成布拉格反射层16，然后利用光刻和电感耦合等离子体刻蚀工艺制备布拉格反射层通孔161；
利用光刻工艺在上述步骤的基础上形成图形，然后利用电子束蒸镀工艺蒸镀Ag层、Ni层、Ti层、Pt层金属层，然后利用Lift-Off工艺去除掉多余的金属层，形成第二银反射层17；
利用光刻工艺在上述步骤的基础上形成图形，然后利用电子束蒸镀工艺蒸镀AlCu层，然后利用Lift-Off工艺去除掉多余的金属层，形成金属保护层18；
利用等立体化学气象沉积工艺在上述步骤的基础上沉积SiN层，形成第一绝缘保护层19，然后利用光刻和化学干法刻蚀工艺去除掉部分SiN层，形成N型第一绝缘保护层通孔191和P型第一绝缘保护层通孔192；
利用光刻工艺在上述步骤的基础上形成图形，然后利用电子束蒸镀工艺蒸镀Cr层，然后利用Lift-Off工艺去除掉多余的金属层，形成串联金属层20，包括N型串联金属层201，P型串联金属层202；
利用等立体化学气象沉积工艺在上述步骤的基础上沉积SiN层，形成第二绝缘保护层21，然后利用光刻和化学干法刻蚀工艺去除掉部分SiN层，形成N型第二绝缘保护层通孔211和P型第二绝缘保护层通孔212；
利用光刻工艺在上述步骤的基础上形成图形，然后利用电子束蒸镀工蒸镀Al层，然后利用Lift-Off工艺去除掉多余的金属层，形成焊盘层22，包括N型焊盘层221和P型焊盘层222；
利用丝网印刷工艺，印刷Sn金属，然后高温回流制备锡球23。
本实施例制备方法制备的倒装银镜发光二极管芯片与对照例制备的芯片尺寸规格相同，经测试仪器测试光效为236lm/W，较对照例提升了1.29%，具体结果如表1所示。
实施例二
本实施例与实施例1的不同之处在于：本实施例的布拉格反射层厚度为1μm，布拉格反射层通孔直径为20μm。
本实施例制备方法制备的倒装银镜发光二极管芯片与对照例制备的芯片尺寸规格相同，经测试仪器测试光效为234lm/W，较对照例提升了0.43%，具体结果如表1所示。
实施例三
本实施例与实施例1的不同之处在于：本实施例的布拉格反射层厚度为4μm，布拉格反射层通孔直径为15μm。
本实施例制备方法制备的倒装银镜发光二极管芯片与对照例制备的芯片尺寸规格相同，经测试仪器测试光效为236.5lm/W，较对照例提升了1.5%，具体结果如表1所示。
实施例四
本实施例与实施例1的不同之处在于，本实施例的布拉格反射层厚度为5μm，布拉格反射层通孔直径为5μm。
本实施例制备方法制备的倒装银镜发光二极管芯片与对照例制备的芯片尺寸规格相同，经测试仪器测试光效为238lm/W，较对照例提升了2.15%，具体结果如表1所示。
对照例
本对照例采用现有技术制备的倒装发光二极管芯片，其包括衬底及设在衬底上的外延层，依次在外延层上沉积的电流阻挡层、电流扩展层、防护层、布拉格反射层、金属反射层、金属保护层、串联金属层、绝缘保护层、焊盘层、锡球。其中，防护层为SiO2层或SiN层，金属反射层为Al层。通过测试仪器测试本芯片的光效为233lm/W。
表1：各实施例及对照例的部分参数比对以及对应光效结果的对比表
从表1可知，本发明通过设置第一银反射层15加布拉格反射层16加第二银反射层17的结构来替代对照例的SiN防护层加布拉格反射层加金属Al反射层，再由各实施例调整布拉格反射层16厚度及布拉格反射层通孔161的直径，使得本发明各实施例的光效均优于对照例。
综上，通过上述实施制作的倒装银镜发光二极管芯片，通过设置第一银反射层15加布拉格反射层16加第二银反射层17的结构，可以实现100%发光区面积的全反射，反射面积增加，相应的蓝光发光二极管发光亮度也随之增加；而且因为金属银反射率在可见光波段随波长增加而增加，在可见光波段金属Ag的反射率大于金属Al的反射率，所以采用金属银的发光二极管芯片封装成白光后，发光效率可大幅提升；并且第一银反射层15的正向投影面积大于布拉格反射层通孔161的面积，使得布拉格反射层16底部不需要制备用于湿法腐蚀的SiO2层SiN层，即可防止干法刻蚀布拉格反射层16时对电流扩展层14造成损伤，从而提升了布拉格反射层16的反射率，增加了蓝光发光二极管芯片的发光亮度。
在不出现冲突的前提下，本领域技术人员可以将上述附加技术特征自由组合以及叠加使用。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种倒装银镜发光二极管芯片，其特征在于，所述芯片包括：
衬底；
层叠于所述衬底上的外延层；
依次层叠在所述外延层上的电流阻挡层、电流扩展层、第一银反射层、布拉格反射层、第二银反射层、金属保护层、第一绝缘保护层、串联金属层、第二绝缘保护层、焊盘层、锡球；
其中，所述布拉格反射层设有布拉格反射层通孔，所述第一银反射层置于所述布拉格反射层通孔下面，所述第二银反射层至少部分穿过所述布拉格反射层通孔与所述第一银反射层抵触以形成电性连接，且所述第一银反射层在所述电流扩展层上的正投影面积大于所述布拉格反射层通孔的底面积。
2.根据权利要求1所述的一种倒装银镜发光二极管芯片，其特征在于，所述外延层自下而上依次包括N型半导体层、有源发光层、P型半导体层，所述第一绝缘保护层上设有N型第一绝缘保护层通孔和P型第一绝缘保护层通孔，所述串联金属层包括N型串联金属层和P型串联金属层，所述N型串联金属层透过所述N型第一绝缘保护层通孔与所述N型半导体层抵触以形成电性连接，所述P型串联金属层透过所述P型第一绝缘保护层通孔与所述金属保护层抵触以形成电性连接。
3.权利要求2所述的一种倒装银镜发光二极管芯片，其特征在于，所述第二绝缘保护层上设有N型第二绝缘保护层通孔和P型第二绝缘保护层通孔，所述焊盘层包括N型焊盘层和P型焊盘层，所述N型焊盘层透过所述N型第二绝缘保护层通孔与所述N型串联金属层抵触以形成电性连接，所述P型焊盘层透过所述P型第二绝缘保护层通孔与所述P型串联金属层抵触以形成电性连接。
4.根据权利要求2所述的一种倒装银镜发光二极管芯片，其特征在于，所述电流阻挡层包括若干个间隔分布于所述P型半导体层上的电流阻挡子层，所述第一银反射层包括若干个间隔分布于所述电流扩展层上的第一银反射子层，所述第一银反射子层位于对应所述电流阻挡子层的正上方且其在所述外延层上的正投影面积小于所述电流阻挡子层在所述外延层上的正投影面积。
5.根据权利要求1-4任一项所述的一种倒装银镜发光二极管芯片，其特征在于，所述第一银反射层和所述第二银反射层均由Ag层或Ag层与Ni层、Ti层、Pt层中的一种或多种依次层叠组成。
6.根据权利要求5所述的一种倒装银镜发光二极管芯片，其特征在于，所述第一银反射层和第二银反射层Ag层厚度介于1000-3000 Å，Ni层厚度介于100-2000 Å，Ti层厚度介于500-5000 Å，Pt层厚度介于100-3000 Å。
7.根据权利要求1-4任一项所述的一种倒装银镜发光二极管芯片，其特征在于， 所述布拉格反射层厚度介于1-5um，所述布拉格反射层通孔直径介于1-20um。
8.根据权利要求1-4任一项所述的一种倒装银镜发光二极管芯片，其特征在于， 所述电流阻挡层为SiO2层、SiN层、Al2O3层中的一种或多种层叠组成。
9.根据权利要求1所述的一种倒装银镜发光二极管芯片，其特征在于，所述焊盘层为Al层、AlCu层、Ti层、Pt层、Ni层、Au层、Sn层、SnAg层、SnCu层中的一种或多种层叠组成。
10.一种倒装银镜发光二极管芯片的制备方法，其特征在于，所述制备方法用于制备权利要求1-9任一项所述的倒装银镜发光二极管芯片，所述制备方法包括：
提供一衬底，在所述衬底上制作外延层，所述外延层自下而上依次包括N型半导体层、有源发光层、P型半导体层；
对所述N型半导体层、有源发光层、P型半导体层进行刻蚀以暴露出N型半导体导电台阶；
在所述P型半导体层上制作电流阻挡层；
在所述电流阻挡层上制作电流扩展层；
在所述电流扩展层上制作第一银反射层；
在所述第一银反射层上制作布拉格反射层，对所述布拉格反射层进行刻蚀，形成布拉格反射层通孔；
在所述布拉格反射层上制作第二银反射层；
在所述第二银反射层上制作金属保护层；
在所述金属保护层上制作第一绝缘保护层，并对所述第一绝缘保护层进行刻蚀形成N型第一绝缘保护层通孔和P型第一绝缘保护层通孔；
在所述第一绝缘保护层上制作串联金属层，所述串联金属层包括N型串联金属层和P型串联金属层；
在所述串联金属层上制作第二绝缘保护层，并对所述第二绝缘保护层进行刻蚀形成N型第二绝缘保护层通孔和P型第二绝缘保护层通孔；
在所述第二绝缘保护层上制作焊盘层，所述焊盘层包括N型焊盘层和P型焊盘层；
在所述焊盘层上制作锡球。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211576008.3A CN115579438A (zh) | 2022-12-09 | 2022-12-09 | 一种倒装银镜发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211576008.3A CN115579438A (zh) | 2022-12-09 | 2022-12-09 | 一种倒装银镜发光二极管芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115579438A true CN115579438A (zh) | 2023-01-06 |
Family
ID=84589973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211576008.3A Pending CN115579438A (zh) | 2022-12-09 | 2022-12-09 | 一种倒装银镜发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115579438A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115863514A (zh) * | 2023-03-03 | 2023-03-28 | 江西兆驰半导体有限公司 | 一种垂直led芯片及其制备方法 |
| CN116581225A (zh) * | 2023-07-13 | 2023-08-11 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116613259A (zh) * | 2023-07-20 | 2023-08-18 | 江西兆驰半导体有限公司 | 一种倒装led芯片及制备方法 |
| CN116646435A (zh) * | 2023-07-26 | 2023-08-25 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN117393680A (zh) * | 2023-12-12 | 2024-01-12 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN117712245A (zh) * | 2024-02-05 | 2024-03-15 | 江西兆驰半导体有限公司 | 一种倒装led芯片及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160329461A1 (en) * | 2015-02-17 | 2016-11-10 | Genesis Photonics Inc. | Light emitting diode |
| US20170025571A1 (en) * | 2015-05-22 | 2017-01-26 | Seoul Viosys Co., Ltd. | Light emitting diode with high efficiency |
| US20170047484A1 (en) * | 2015-08-13 | 2017-02-16 | Lextar Electronics Corporation | Semiconductor light emitting structure |
| CN109713103A (zh) * | 2018-12-28 | 2019-05-03 | 映瑞光电科技(上海)有限公司 | 一种led芯片 |
| US20200127167A1 (en) * | 2018-10-23 | 2020-04-23 | Seoul Viosys Co., Ltd. | Flip chip type light emitting diode chip |
| US20210359188A1 (en) * | 2019-01-31 | 2021-11-18 | Seoul Viosys Co., Ltd. | Light emitting diode |
| CN114709307A (zh) * | 2022-03-16 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN114709311A (zh) * | 2022-03-21 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
| CN114709304A (zh) * | 2022-03-04 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
-
2022
- 2022-12-09 CN CN202211576008.3A patent/CN115579438A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160329461A1 (en) * | 2015-02-17 | 2016-11-10 | Genesis Photonics Inc. | Light emitting diode |
| US20170025571A1 (en) * | 2015-05-22 | 2017-01-26 | Seoul Viosys Co., Ltd. | Light emitting diode with high efficiency |
| US20170047484A1 (en) * | 2015-08-13 | 2017-02-16 | Lextar Electronics Corporation | Semiconductor light emitting structure |
| US20200127167A1 (en) * | 2018-10-23 | 2020-04-23 | Seoul Viosys Co., Ltd. | Flip chip type light emitting diode chip |
| CN109713103A (zh) * | 2018-12-28 | 2019-05-03 | 映瑞光电科技(上海)有限公司 | 一种led芯片 |
| US20210359188A1 (en) * | 2019-01-31 | 2021-11-18 | Seoul Viosys Co., Ltd. | Light emitting diode |
| CN114709304A (zh) * | 2022-03-04 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
| CN114709307A (zh) * | 2022-03-16 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN114709311A (zh) * | 2022-03-21 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115863514A (zh) * | 2023-03-03 | 2023-03-28 | 江西兆驰半导体有限公司 | 一种垂直led芯片及其制备方法 |
| CN116581225A (zh) * | 2023-07-13 | 2023-08-11 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116581225B (zh) * | 2023-07-13 | 2023-10-17 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116613259A (zh) * | 2023-07-20 | 2023-08-18 | 江西兆驰半导体有限公司 | 一种倒装led芯片及制备方法 |
| CN116646435A (zh) * | 2023-07-26 | 2023-08-25 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116646435B (zh) * | 2023-07-26 | 2023-09-19 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN117393680A (zh) * | 2023-12-12 | 2024-01-12 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN117393680B (zh) * | 2023-12-12 | 2024-04-12 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN117712245A (zh) * | 2024-02-05 | 2024-03-15 | 江西兆驰半导体有限公司 | 一种倒装led芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115579438A (zh) | 一种倒装银镜发光二极管芯片及其制备方法 | |
| US10580934B2 (en) | Micro light emitting diode and manufacturing method thereof | |
| CN112164742B (zh) | 一种发光二极管 | |
| KR101072212B1 (ko) | 발광 소자 및 그 제조방법 | |
| WO2022140898A1 (zh) | 高压倒装发光二极管芯片及其制备方法 | |
| CN113903836B (zh) | 倒装发光二极管和发光装置 | |
| CN116646435B (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| JP2013045846A (ja) | 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法 | |
| CN114709311A (zh) | 一种倒装发光二极管芯片及制备方法 | |
| CN114709307A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN105322082B (zh) | 发光二极管芯片及发光装置 | |
| CN114864777A (zh) | Led芯片及其制备方法 | |
| CN113410359B (zh) | 一种发光二极管芯片、发光装置及显示装置 | |
| FI122622B (fi) | Valoa emittoiva puolijohdelaite ja valmistusmenetelmä | |
| CN114335279A (zh) | 一种倒装高压发光二极管芯片及制备方法 | |
| CN116581225B (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN116885072A (zh) | 发光二极管及发光模块 | |
| CN116825923A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN115692563A (zh) | 一种倒装blu发光二极管芯片及其制备方法 | |
| CN115939286A (zh) | 一种倒装Ag镜发光二极管芯片及制备方法 | |
| CN115050878A (zh) | 一种倒装led芯片及其制备方法 | |
| CN113437197A (zh) | 一种倒装led芯片及其制作方法 | |
| CN113363373A (zh) | 一种半导体发光元件和发光装置 | |
| CN215869439U (zh) | Led芯片 | |
| CN116230734B (zh) | 一种全彩mini LED芯片及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230106 |
|
| RJ01 | Rejection of invention patent application after publication |