CN115050878A - 一种倒装led芯片及其制备方法 - Google Patents
一种倒装led芯片及其制备方法 Download PDFInfo
- Publication number
- CN115050878A CN115050878A CN202210888273.9A CN202210888273A CN115050878A CN 115050878 A CN115050878 A CN 115050878A CN 202210888273 A CN202210888273 A CN 202210888273A CN 115050878 A CN115050878 A CN 115050878A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- led chip
- sublayer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 9
- 238000003892 spreading Methods 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 238000002310 reflectometry Methods 0.000 claims description 8
- 238000003466 welding Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000006748 scratching Methods 0.000 description 4
- 230000002393 scratching effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007771 core particle Substances 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及半导体芯片技术领域，具体而言，涉及一种倒装LED芯片及其制备方法。倒装LED芯片包括基板，以及依次设置在所述基板上的N型半导体层、有源层、P型半导体层、电流阻挡层、第一电极层、第一绝缘层、金属反射层、第二绝缘层和焊盘层。通过设置金属反射层，能够防止使用顶针时DBR层的破裂，提升了倒装LED芯片的可靠性和亮度。
Description
技术领域
本发明涉及半导体芯片技术领域，具体而言，涉及一种倒装LED芯片及其制备方法。
背景技术
LED作为新一代光源，被广泛应用在照明、显示、背光乃至光通信等领域。
传统的LED芯片采用正装结构，上面通常涂敷一层环氧树脂，下面以蓝宝石作为衬底。一方面，由于蓝宝石的导热性较差，有源层产生的热量不能及时地释放，而且蓝宝石衬底会吸收有源区的光线，即使增加金属反射层也无法完全解决吸收的问题。另一方面，由于环氧树脂的导热能力很差，热量只能靠芯片下面的引脚散出。这两方面影响了器件的性能和可靠性。因此，LED的倒装焊接技术应运而生。倒装芯片作为更高光效的产品，越来越受到市场的青睐。人们对倒装LED芯片的亮度和可靠性也提出了越来越高的要求。
然而，常规倒装DBR结构亮度和可靠性对DBR依赖性较大，但是受倒装小尺寸的尺寸限制，DBR厚度越厚，划裂的外观越差。并且，因常规DBR结构倒装尺寸较小，容易导致顶针与芯片中心不在同一直线，导致中心处顶针破裂。
有鉴于此，特提出本发明。
发明内容
本发明的第一目的在于提供一种倒装LED芯片，通过在第二电极和焊盘层之间设置金属反射层，能够防止顶针导致的DBR绝缘反射层破裂，提升了倒装LED芯片的可靠性和亮度。
本发明的第二目的在于提供如上所述的倒装LED芯片的制备方法。
为了实现本发明的上述目的，特采用以下技术方案：
本发明提供的一种倒装LED芯片，包括：
基板，以及依次设置在所述基板上的N型半导体层、有源层、P型半导体层、电流阻挡层、第一电极层、第一绝缘层、金属反射层、第二绝缘层和焊盘层；
其中，所述第一电极层和所述焊盘层通过第一N型通孔和第一P型通孔电性连接，所述第一N型通孔和所述第一P型通孔同时贯串所述第一绝缘层和所述第二绝缘层；
其中，所述金属反射层分别与所述第一电极层和所述焊盘层绝缘连接设置；
其中，所述焊盘层包括P型焊盘和N型焊盘；
其中，所述金属反射层包括位于所述P型焊盘下方的第一子层和所述N型焊盘下方的第二子层，以及位于芯片中间区域的第三子层，所述第三子层与所述第一子层和所述第二子层均非连接设置。
优选地，所述金属反射层的厚度为
优选地，所述金属反射层的反射率大于等于70％，优选的反射率为70％～90％。
优选地，所述金属反射层包括由下至上依次设置的接触层、反射层、包裹层和粘附层；
其中，所述接触层包括Cr、Ti、Al或Ag中的至少一种；
所述反射层包括Al和/或Ag；
所述包裹层包括Ti、Ni、Pt和Cr中的至少一种；
所述粘附层包括Cr和/或Ti。
优选地，所述第一绝缘层包括依次设置的Si3N4绝缘层、SiO2层绝缘层和DBR绝缘反射层中的至少一种。
优选地，所述DBR绝缘反射层的厚度为1μm～6μm；更优选的厚度为2.5μm～4μm。
优选地，所述第二绝缘层为SiO2绝缘层和/或Si3N4绝缘层。
优选地，所述第二绝缘层的厚度为
优选地，所述第一子层包括设置在所述第一P型通孔处的第二通孔；所述第二通孔的边缘与所述金属反射层的最近边缘的距离D1≥3μm；优选地，D1≥5μm。
优选地，以第一P型通孔的中心为圆点，定义：D2为第一P型通孔的半径，D3为第一P型电极的半径，D4为电流阻挡层的半径，D5为通孔区域不镀金属反射层的半径；
D2＜D3＜D4＜D5，并且2μm≤D3-D2≤20μm，5μm≤D5-D2≤25μm；
优选地，4μm≤D3-D2≤7μm。
优选地，定义在所述倒装LED芯片的边缘处，MESA台阶与隔离槽的距离为D6，电流扩展层与隔离槽的距离为D7，所述第一子层与隔离槽的水平最短距离为D8，P型焊盘与隔离槽的距离为D9；
并且D6＜D7＜D8＜D9，其中2μm≤D9-D8。
本发明还提供了如上所述的倒装LED芯片的制备方法，包括以下步骤：
(a)提供一衬底，并在所述衬底上依次沉积N型半导体层、有源层和P型半导体层，以形成外延层；
(b)在所述外延层上沉积电流阻挡层，并通过光刻得到电流阻挡层，再沉积得到电流扩展层，通过刻蚀得到MESA台阶；
(c)将多个第一N型电极和多个第一P型电极相间分布沉积于芯片表面，形成第一电极层，然后沉积第一绝缘层；
(d)沉积金属反射层和第二绝缘层，所述第二绝缘层包覆所述金属反射层的侧壁，刻蚀所述第一绝缘层和所述第二绝缘层，得到直通所述第一P型电极第一P型通孔和直通所述第一N型电极第一N型通孔；
优选地，刻蚀后，所述金属反射层的侧壁距离所述第一P型通孔直接的距离D1＞3μm；
(e)沉积P型焊盘和N型焊盘得到焊盘层。
与现有技术相比，本发明的有益效果为：
(1)本发明通过设置金属反射层，可防止顶针导致的DBR绝缘反射层破裂，提升倒装LED芯片的可靠性和亮度。
(2)本发明通过在金属反射层上设置(沉积)第二绝缘层，能够避免因绝缘层断裂而导致的漏电现象。
(3)本发明通过设置金属反射层和第二绝缘层，利用金属长波反射率，可适当降低DBR厚度减弱长波反射，从而提升划裂良率和芯片外观。
(4)本发明通过调整第二通孔与第一P型通孔之间的第二绝缘层厚度D1，可保证金属反射层各个面均包裹在绝缘层中，避免金属反射层与上层或者下层金属解除，从而进一步增加芯片可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的倒装LED芯片的平面示意图；
图2为本发明提供的倒装LED芯片沿图1的方式B切割的截面示意图；
图3为本发明提供的金属反射层的平面结构示意图；
图4为本发明提供的倒装LED芯片的包括切割方式C和切割方式D的平面示意图；
图5为本发明提供的倒装LED芯片沿图4的方式C切割的截面示意图；
图6为本发明提供的图4在切割位置C处的局部放大示意图；
图7为本发明提供的倒装LED芯片沿图4的方式D切割的截面示意图。
附图标记：
100-基板；110-隔离槽；200-外延层；210-N型半导体层；211-MESA台阶；220-有源层；230-P型半导体层；300-电流阻挡层；400-电流扩展层；510-第一P型电极；511-第一P型通孔；520-第一N型电极；521-第一N型通孔；600-第一绝缘层；700-金属反射层；701-第一子层；702-第二子层；703-第三子层；800-第二绝缘层；900-P型焊盘；910-N型焊盘。
具体实施方式
下面将结合附图和具体实施方式对本发明的技术方案进行清楚、完整地描述，但是本领域技术人员将会理解，下列所描述的实施例是本发明一部分实施例，而不是全部的实施例，仅用于说明本发明，而不应视为限制本发明的范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
本发明提供了一种倒装LED芯片，如图1所示，为所述倒装LED芯片的平面示意图。如图2所示，为所述倒装LED芯片沿图1的方式B切割的截面示意图。
参见图2，所述倒装LED芯片包括：
基板100，以及依次设置在所述基板100上的N型半导体层210、有源层220、P型半导体层230、电流阻挡层300、第一电极层、第一绝缘层600、金属反射层700、第二绝缘层800和焊盘层。
其中，所述第一电极层和所述焊盘层通过第一N型通孔521和第一P型通孔511电性连接，所述第一N型通孔521和所述第一P型通孔511同时贯串所述第一绝缘层600和所述第二绝缘层800。
进一步地，第一电极层包括第一P型电极510和第一N型电极520，第一P型电极510通过第一P型通孔511与焊盘层的P型焊盘900相连接；第一N型电极520通过第一N型通孔521与焊盘层的N型焊盘910相连接。
其中，所述金属反射层700分别与所述第一电极层和所述焊盘层绝缘连接设置。
其中，所述金属反射层700包括位于所述P型焊盘900下方的第一子层701和所述N型焊盘910下方的第二子层702，以及位于芯片中间区域的第三子层703，所述第三子层703与所述第一子层701和所述第二子层702均非连接设置，顶针区的金属反射层700(即第三子层703)独立设置，进一步防止顶针破碎后金属互联，导致漏电等失效。
优选地，第一子层701和第二子层702连接和非连接设置均可；更优选地，第一子层701和第二子层702非连接设置。
如图3所示，为所述金属反射层700的平面示意图。如图4所示，为倒装LED芯片的包括切割方式C和切割方式D的平面示意图。其中，所述金属反射层700包括覆盖P型发光单元的第一子层701和覆盖N型发光单元的第二子层702，所述第一子层701和所述第二子层702之间非连接设置。
本发明通过在芯片的中心区域设置金属反射层700，能够防止顶针导致DBR破裂，提升了倒装LED芯片的可靠性和亮度。
进一步地，本发明通过在金属反射层700上设置(沉积)第二绝缘层800，所述金属反射层700包裹在绝缘层内，使所述金属反射层700与上层金属、下层金属均不导电，避免了因绝缘层断裂而导致的漏电现象，即，阻挡金属层与电极均不互联，阻断了漏电通道。
此外，本发明还能够减少小尺寸对DBR设计的依赖性，进一步提升划裂良率和芯片外观。
优选地，所述金属反射层700的厚度为
包括但不限于
中的任意一者的点值或任意两者之间的范围值。
更优选地，所述金属反射层700的厚度为
优选地，所述金属反射层700的反射率大于等于70％，包括但不限于73％、75％、78％、80％、82％、85％、88％、90％、93％、95％、98％中的任意一者的点值或任意两者之间的范围值。
优选地，所述金属反射层700的反射率为70％～90％，包括但不限于72％、73％、75％、78％、80％、82％、85％、88％、89％中的任意一者的点值或任意两者之间的范围值。
优选地，所述金属反射层700包括由下至上依次设置的接触层、反射层、包裹层和粘附层。
其中，所述接触层包括Cr、Ti、Al或Ag中的至少一种。
所述反射层包括Al和/或Ag。
所述包裹层包括Ti、Ni、Pt和Cr中的至少一种。
所述粘附层包括Cr和/或Ti。
采用上述金属反射层700有利于提高倒装LED芯片的可靠性。
优选地，所述第一绝缘层600包括依次设置的Si3N4绝缘层、SiO2层绝缘层和DBR绝缘反射层中的至少一种。
其中，进一步优选的实施方式中，底层采用SiO2，再沉积DBR绝缘反射层有利于上层DBR绝缘反射层的披覆。
优选地，所述DBR绝缘反射层的厚度为1μm～6μm；包括但不限于1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、5μm、5.5μm、6μm中的任意一者的点值或任意两者之间的范围值。
更优选地，所述DBR绝缘反射层的厚度为2.5μm～4μm。
本发明能够解决对于小尺寸受到芯片短边影响DBR厚度太厚，容易导致划裂时存在双胞或其他切割不良现象的问题；并且，提升了倒装LED芯片的亮度。
优选地，所述第二绝缘层800为SiO2绝缘层。该层主要实现金属包裹作用。
优选地，所述第二绝缘层800的厚度为
包括但不限于
中的任意一者的点值或任意两者之间的范围值。
如图5所示，为所述倒装LED芯片沿图4的方式C切割的截面示意图。优选地，所述第一子层701包括设置在所述第一P型通孔511处的第二通孔；参见图5，所述第二通孔的边缘与所述金属反射层700的最近边缘的距离D1为≥3μm，优选地，D1≥5μm，包括但不限于3.5μm、4μm、4.5μm、5μm、5.5μm、6μm、6.5μm、7μm、8μm、9μm、10μm中的任意一者的点值或任意两者之间的范围值。在优选的实施方式中，第一绝缘层600和第二绝缘层800采用一次刻蚀，即第一P型通孔511和第二通孔在同一位置并投影重合，侧壁可以在一条直线上，实现将金属反射层700各个面均包裹在绝缘层中，从而避免了新增的金属反射层700与上下层直接连通，增加了芯片可靠性。
如图6所示，为图4(倒装LED芯片的局部结构示意图)在切割位置C处的局部放大图。优选地，以第一P型通孔511的中心为圆点，参见图6，定义：D2为第一P型通孔511的半径，D3为第一P型电极510的半径，D4为电流阻挡层300的半径，D5为通孔区域不镀金属反射层700的半径。
其中，D2＜D3＜D4＜D5，并且2μm≤D3-D2≤20μm，5μm≤D5-D2≤25μm。这样可保证金属各个面均包裹在绝缘层中。
在本发明一些具体的实施例中，D3-D2包括但不限于3μm、4μm、5μm、6μm、7μm、8μm、9μm、10μm、12μm、14μm、15μm、17μm、19μm中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，D5-D2包括但不限于6μm、7μm、8μm、9μm、10μm、12μm、14μm、15μm、17μm、19μm、20μm、22μm、24μm、25μm中的任意一者的点值或任意两者之间的范围值。
优选地，4μm≤D3-D2≤7μm。
如图7所示，为倒装LED芯片沿图4的方式D切割的截面示意图。优选地，定义在所述倒装LED芯片的边缘处，MESA台阶211与隔离槽110的距离为D6，电流扩展层400与隔离槽110的距离为D7，所述第一子层701与隔离槽110的距离为D8，所述P型焊盘900与隔离槽110的距离为D9。
并且D6＜D7≤D8≤D9，其中2μm≤D9-D8。
这样可实现金属最大面积，且保证各层金属台阶覆盖。
在本发明一些具体的实施例中，D9-D8应尽量保证面积最大化，包括但不限于2.5μm、3μm、3.5μm、4μm、4.5μm、5μm、5.5μm中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，所述金属反射层700与所述第一电极层和所述焊盘层为同性电极或者异性电极。
本发明还提供了如上所述的倒装LED芯片的制备方法，包括以下步骤：
(a)提供一衬底，并在所述衬底上依次沉积N型半导体层210、有源层220和P型半导体层230，以形成外延层200。
(b)在所述外延层200上沉积电流阻挡层300，并通过光刻得到电流阻挡层300，再沉积得到电流扩展层400，通过刻蚀得到MESA台阶211。
在本发明一些具体的实施例中，步骤(b)中，所述电流阻挡层300包括SiO2。
在本发明一些具体的实施例中，步骤(b)中，通过黄光和刻蚀制备得到所述电流阻挡层300。
在本发明一些具体的实施例中，步骤(b)中，通过磁控溅射方式或蒸镀沉积所述电流扩展层400。
在本发明一些具体的实施例中，步骤(b)中，所述电流扩展层400包括ITO。
在本发明一些具体的实施例中，步骤(b)中，所述电流扩展层400的厚度为
包括但不限于
中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，步骤(b)中，采用先腐蚀电流扩展层400、后刻蚀方式，得到所述MESA台阶211。
在本发明一些具体的实施例中，步骤(b)中，在所述得到MESA台阶211之后，还包括通过深刻蚀得到隔离槽110的步骤。
(c)将多个第一N型电极520和多个第一P型电极510相间分布沉积于芯片表面，形成第一电极层，然后沉积第一绝缘层600。
在本发明一些具体的实施例中，步骤(c)中，所述第一N型电极520和/或第一P型电极510包括Cr、Al、Ti、Ni、Pt、Au中的至少一种。
在本发明一些具体的实施例中，步骤(c)中，所述第一电极层的多个第一P型电极510和多个第一N型电极520相间分布于整个芯片表面，采用圆孔无手指形状。
(d)沉积金属反射层700和第二绝缘层800，所述第二绝缘层800包覆所述金属反射层700的侧壁，刻蚀所述第一绝缘层600和所述第二绝缘层800，得到直通所述第一P型电极510第一P型通孔511和直通所述第一N型电极520第一N型通孔521。
优选地，刻蚀后，所述金属反射层700的侧壁距离所述第一P型通孔511直接的距离D1＞3μm。这样可保证金属反射层700各个面均包裹在绝缘层中，避免金属反射层700与上层或者下层金属接触，从而增加了芯片可靠性。
在本发明一些具体的实施例中，步骤(d)中，所述金属反射层700的侧壁距离所述第一P型通孔511直接的距离D1包括但不限于3.5μm、4μm、4.5μm、5μm、5.5μm、6μm、8μm、10μm中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，步骤(d)中，所述第二绝缘层800包括氧化硅、氮化硅和氮氧化硅中的至少一种。
优选地，步骤(d)中，利用PECVD沉积所述第二绝缘层800。
在本发明一些具体的实施例中，步骤(d)中，所述第一P型通孔511和/或所述第一N型通孔521的角度＜65°；包括但不限于63°、60°、58°、55°、53°、50°、48°、45°、42°、40°、38°、35°、33°、30°、27°、25°、22°、20°、18°、15°、10°、8°、5°、3°中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，步骤(d)中，所述第一P型通孔511和/或所述第一N型通孔521的直径＞6μm，包括但不限于7μm、8μm、9μm、10μm、11μm、12μm、13μm、14μm、15μm、20μm、25μm、30μm、35μm、40μm、50μm中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，步骤(d)中，通过黄光和刻蚀技术形成所述第一P电极通孔和所述第一N电极通孔。
在本发明一些具体的实施例中，步骤(d)中，所述刻蚀所用的气体包括CF4、BCl3、Cl2、Ar和O2中的至少一种。
(e)沉积P型焊盘900和N型焊盘910得到焊盘层。
在本发明一些具体的实施例中，步骤(e)中，所述P型焊盘900和/或所述N型焊盘910包括Ti、Al、Pt、Ni和Au中的至少一种。
在本发明一些具体的实施例中，步骤(e)中，所述P型焊盘900和/或所述N型焊盘910中的Al厚度为
包括但不限于
中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，步骤(e)中，所述P型焊盘900和/或所述N型焊盘910中的Pt厚度为
包括但不限于
中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，步骤(e)中，所述P型焊盘900和/或所述N型焊盘910中的Ti厚度为
包括但不限于
中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，步骤(e)中，所述P型焊盘900和/或所述N型焊盘910中的Ni厚度为
包括但不限于
中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，步骤(e)中，所述P型焊盘900和/或所述N型焊盘910中的Au厚度为
包括但不限于
中的任意一者的点值或任意两者之间的范围值。
在本发明一些具体的实施例中，步骤(e)中，所述P型焊盘900和/或所述N型焊盘910包括凸点的Bump电极，所述凸点的Bump电极成分为Sn。所述凸点的Bump电极可以为印刷，也可以为电镀或蒸镀。
优选地，所述凸点的Bump电极的高度≥5μm(包括但不限于7μm、8μm、9μm、10μm、11μm、12μm、13μm、14μm、15μm、20μm中的任意一者的点值或任意两者之间的范围值)，所述Sn(锡膏)的高度≥20μm(包括但不限于23μm、25μm、28μm、30μm、35μm、40μm、45μm、50μm中的任意一者的点值或任意两者之间的范围值)。
在本发明一些具体的实施例中，步骤(e)中，在所述得到焊盘层之后，还包括进行研磨和划裂形成芯粒的步骤。优选地，所述研磨的厚度范围为80μm～300μm，包括但不限于100μm、125μm、150μm、180μm、200μm、230μm、250μm、280μm中的任意一者的点值或任意两者之间的范围值。
本发明提供的倒装LED芯片的制备方法，能够提升倒装LED芯片的可靠性和亮度，并且，提升了划裂良率和芯片外观。
在本发明一些具体的实施方式中，所述倒装LED芯片的制备方法具体包括以下步骤：
(1)提供一基板100，依次在基板100上制作N型半导体层210、有源层220(发光层)和P型半导体层230，形成外延层200。
(2)在外延层200上沉积SiO2，通过黄光和刻蚀制备形成CBL电流阻挡层300，通过磁控溅射方式或蒸镀沉积厚度在
的ITO薄膜，形成电流扩展层400，利用先腐蚀ITO后刻蚀方式，形成N-GaN台阶区，而后通过深刻蚀形成隔离槽110。
(3)制备第一电极层(PN-Finger)，根据图案进行黄光形成光刻胶形貌，沉积第一P型电极510和第一N型电极520，电极结构采用Cr/Al/Ti/Ni/PT/Au金属的电极结构，第一电极层的第一P型电极510和第一N型电极520相间分布于整个芯片表面，为圆孔无手指形状。
(4)通过沉积氧化硅和DBR反射层制备第一绝缘层600，第一绝缘层600正面平铺于芯片表面，通过电子束蒸发形成金属反射层700，电极结构可以包含Cr、Al、Ni、Pt、Ti、Au等金属，其中底层金属为Al，Cr/Al，Ti/Al，Ni/Al，Ag，Ni/Ag，Cr/Ag等，占整面芯片面积70％～90％，该层金属与第一电极极性可为同性电极亦可为异常电极，该层金属反射率要求＞70％，如无粘附问题，采用Ag、Al为最优，该金属反射层700的厚度为1μm，金属材料包括Al、Ti、Ni、Pt、Cr。
(5)在所述芯片上覆盖第二绝缘层800，即形成绝缘保护层结构。该第二绝缘层800利用PECVD沉积氧化硅或氮化硅或氮氧化硅等绝缘材料，厚度为
(6)通过黄光和刻蚀技术形成第一P电极通孔和第一N电极通孔。刻蚀后，金属反射层700的侧壁距离第一P型通孔511直接的距离D1＞3μm，保证金属各个面均无裸露，第一P电极通孔和第一N电极通孔的角度＜65°，第一P电极通孔和第一N电极通孔的直径＞6μm，采用CF4、BCl3、Cl2、Ar、O2等一种或多种气体刻蚀。
(7)沉积P型焊盘900和N型焊盘910，得到焊盘层。P型焊盘900和N型焊盘910使用Ti、Al、Pt、Ni和Au，其中，Al厚度为
Pt厚度为
Ti厚度为
Ni厚度为
Au厚度为
也可以为凸点的Bump电极，电极成分为Sn，凸点电极可以为印刷也可以为电镀或蒸镀。电极高度≥5μm，锡膏高度≥20μm。
(8)进行研磨、划裂，形成芯粒，其中，研磨厚度范围为80μm～300μm。
尽管已用具体实施例来说明和描述了本发明，然而应意识到，以上各实施例仅用以说明本发明的技术方案，而非对其限制；本领域的普通技术人员应当理解：在不背离本发明的精神和范围的情况下，可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围；因此，这意味着在所附权利要求中包括属于本发明范围内的所有这些替换和修改。
Claims (10)
1.一种倒装LED芯片，其特征在于，包括：
基板，以及依次设置在所述基板上的N型半导体层、有源层、P型半导体层、电流阻挡层、第一电极层、第一绝缘层、金属反射层、第二绝缘层和焊盘层；
其中，所述第一电极层和所述焊盘层通过第一N型通孔和第一P型通孔电性连接，所述第一N型通孔和所述第一P型通孔同时贯串所述第一绝缘层和所述第二绝缘层；
其中，所述金属反射层分别与所述第一电极层和所述焊盘层绝缘连接设置；
其中，所述焊盘层包括P型焊盘和N型焊盘；
其中，所述金属反射层包括位于所述P型焊盘下方的第一子层和所述N型焊盘下方的第二子层，以及位于芯片中间区域的第三子层，所述第三子层与所述第一子层和所述第二子层均非连接设置。
2.根据权利要求1所述的倒装LED芯片，其特征在于，所述金属反射层的厚度为
3.根据权利要求1所述的倒装LED芯片，其特征在于，所述金属反射层的反射率大于等于70％，优选的反射率为70％～90％。
4.根据权利要求1所述的倒装LED芯片，其特征在于，所述金属反射层包括由下至上依次设置的接触层、反射层、包裹层和粘附层；
其中，所述接触层包括Cr、Ti、Al或Ag中的至少一种；
所述反射层包括Al和/或Ag；
所述包裹层包括Ti、Ni、Pt和Cr中的至少一种；
所述粘附层包括Cr和/或Ti。
5.根据权利要求1所述的倒装LED芯片，其特征在于，所述第一绝缘层包括依次设置的Si3N4绝缘层、SiO2层绝缘层和DBR绝缘反射层中的至少一种；
优选地，所述DBR绝缘反射层的厚度为1μm～6μm；更优选的厚度为2.5μm～4μm。
6.根据权利要求1所述的倒装LED芯片，其特征在于，所述第二绝缘层为SiO2绝缘层和/或Si3N4绝缘层；
优选地，所述第二绝缘层的厚度为
7.根据权利要求1所述的倒装LED芯片，其特征在于，所述第一子层包括设置在所述第一P型通孔处的第二通孔；所述第二通孔的边缘与所述金属反射层的最近边缘的距离D1≥3μm；优选地，D1≥5μm。
8.根据权利要求1所述的倒装LED芯片，其特征在于，以第一P型通孔的中心为圆点，定义：D2为第一P型通孔的半径，D3为第一P型电极的半径，D4为电流阻挡层的半径，D5为通孔区域不镀金属反射层的半径；
D2＜D3＜D4＜D5，并且2μm≤D3-D2≤20μm，5μm≤D5-D2≤25μm；
优选地，4μm≤D3-D2≤7μm。
9.根据权利要求1所述的倒装LED芯片，其特征在于，定义在所述倒装LED芯片的边缘处，MESA台阶与隔离槽的距离为D6，电流扩展层与隔离槽的距离为D7，所述第一子层与隔离槽的水平最短距离为D8，P型焊盘与隔离槽的距离为D9；
并且D6＜D7＜D8＜D9，其中2μm≤D9-D8。
10.根据权利要求1-9任一项所述的倒装LED芯片的制备方法，其特征在于，包括以下步骤：
(a)提供一衬底，并在所述衬底上依次沉积N型半导体层、有源层和P型半导体层，以形成外延层；
(b)在所述外延层上沉积电流阻挡层，并通过光刻得到电流阻挡层，再沉积得到电流扩展层，通过刻蚀得到MESA台阶；
(c)将多个第一N型电极和多个第一P型电极相间分布沉积于芯片表面，形成第一电极层，然后沉积第一绝缘层；
(d)沉积金属反射层和第二绝缘层，所述第二绝缘层包覆所述金属反射层的侧壁，刻蚀所述第一绝缘层和所述第二绝缘层，得到直通所述第一P型电极第一P型通孔和直通所述第一N型电极第一N型通孔；
优选地，刻蚀后，所述金属反射层的侧壁距离所述第一P型通孔直接的距离D1＞3μm；
(e)沉积P型焊盘和N型焊盘得到焊盘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210888273.9A CN115050878A (zh) | 2022-07-27 | 2022-07-27 | 一种倒装led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210888273.9A CN115050878A (zh) | 2022-07-27 | 2022-07-27 | 一种倒装led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115050878A true CN115050878A (zh) | 2022-09-13 |
Family
ID=83167523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210888273.9A Pending CN115050878A (zh) | 2022-07-27 | 2022-07-27 | 一种倒装led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115050878A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115939286A (zh) * | 2023-01-14 | 2023-04-07 | 江西兆驰半导体有限公司 | 一种倒装Ag镜发光二极管芯片及制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106997917A (zh) * | 2017-05-08 | 2017-08-01 | 珠海市芯半导体科技有限公司 | 一种led倒装芯片及其制备方法 |
| CN109216515A (zh) * | 2018-07-26 | 2019-01-15 | 华灿光电股份有限公司 | 一种倒装led芯片及其制作方法 |
| CN109659414A (zh) * | 2018-11-22 | 2019-04-19 | 华灿光电（浙江）有限公司 | 一种倒装led芯片及其制作方法 |
| CN111509097A (zh) * | 2020-06-30 | 2020-08-07 | 华引芯（武汉）科技有限公司 | 一种大功率半导体发光器件及其制备方法 |
| CN114068786A (zh) * | 2021-10-26 | 2022-02-18 | 厦门三安光电有限公司 | 发光二极管及发光装置 |
| CN114709304A (zh) * | 2022-03-04 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
-
2022
- 2022-07-27 CN CN202210888273.9A patent/CN115050878A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106997917A (zh) * | 2017-05-08 | 2017-08-01 | 珠海市芯半导体科技有限公司 | 一种led倒装芯片及其制备方法 |
| CN109216515A (zh) * | 2018-07-26 | 2019-01-15 | 华灿光电股份有限公司 | 一种倒装led芯片及其制作方法 |
| CN109659414A (zh) * | 2018-11-22 | 2019-04-19 | 华灿光电（浙江）有限公司 | 一种倒装led芯片及其制作方法 |
| CN111509097A (zh) * | 2020-06-30 | 2020-08-07 | 华引芯（武汉）科技有限公司 | 一种大功率半导体发光器件及其制备方法 |
| CN114068786A (zh) * | 2021-10-26 | 2022-02-18 | 厦门三安光电有限公司 | 发光二极管及发光装置 |
| CN114709304A (zh) * | 2022-03-04 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115939286A (zh) * | 2023-01-14 | 2023-04-07 | 江西兆驰半导体有限公司 | 一种倒装Ag镜发光二极管芯片及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102641239B1 (ko) | 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈 | |
| US9397266B2 (en) | Lateral semiconductor light emitting diodes having large area contacts | |
| JP5949294B2 (ja) | 半導体発光素子 | |
| CN105009311B (zh) | 具有提高的光提取效率的发光二极管 | |
| KR102407827B1 (ko) | 발광 소자 | |
| CN103682004B (zh) | 一种改善出光率的发光二极管倒装芯片及其制备方法 | |
| US9691944B2 (en) | Semiconductor light-emitting device and method for manufacturing the same | |
| TW202101788A (zh) | 發光二極體晶片 | |
| KR20160046538A (ko) | 발광 소자 및 그 제조 방법 | |
| JP6410870B2 (ja) | 発光ダイオード | |
| CN113363363B (zh) | 半导体发光二极管及其制备方法 | |
| WO2015184774A1 (zh) | 一种倒装发光二极管结构及其制作方法 | |
| CN103946994A (zh) | 半导体发光器件 | |
| JP2014116439A (ja) | 半導体発光素子 | |
| TW202008615A (zh) | 發光元件 | |
| CN114864777B (zh) | Led芯片及其制备方法 | |
| CN112201738A (zh) | 倒装led芯片的制备方法 | |
| CN115050878A (zh) | 一种倒装led芯片及其制备方法 | |
| CN113793889A (zh) | Led芯片及其制备方法 | |
| JP2012529170A (ja) | 発光半導体装置及び製造方法 | |
| CN116646441B (zh) | 一种微显示芯片及其制备方法 | |
| CN215988811U (zh) | Led芯片 | |
| CN115050874B (zh) | 一种发光二极管芯片及其制备方法和倒装led芯片 | |
| CN113284997B (zh) | 倒装led芯片及其制备方法 | |
| CN210379101U (zh) | 一种抗水解的倒装led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |