CN117712245A - 一种倒装led芯片及其制备方法 - Google Patents
一种倒装led芯片及其制备方法 Download PDFInfo
- Publication number
- CN117712245A CN117712245A CN202410160161.0A CN202410160161A CN117712245A CN 117712245 A CN117712245 A CN 117712245A CN 202410160161 A CN202410160161 A CN 202410160161A CN 117712245 A CN117712245 A CN 117712245A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- semi
- secondary electrode
- finished
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 48
- 239000002131 composite material Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000001704 evaporation Methods 0.000 claims abstract description 20
- 230000000903 blocking effect Effects 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 191
- 239000011265 semifinished product Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 26
- 238000001259 photo etching Methods 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000003892 spreading Methods 0.000 claims description 6
- 230000007480 spreading Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 230000008020 evaporation Effects 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 238000002310 reflectometry Methods 0.000 description 5
- 238000005286 illumination Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
本发明提供一种倒装LED芯片及其制备方法，方法包括：制备外延片；使外延片的上表面区隔为N型面及P型面；于P型面上依次设置电流阻挡层及电流扩展层；分别于N型面及电流扩展层上蒸镀PD1一次电极；沉积包括第一绝缘保护层及布拉格反射层的复合层，于复合层上开设两第一凹槽；蒸镀包括第一二次电极及第二二次电极的PD3二次电极，其一第一凹槽位于第一二次电极的侧部，另一第一凹槽位于第二二次电极的中部；沉积第二绝缘保护层，并开设两第二凹槽，其一第二凹槽邻近第一二次电极的中部，另一第二凹槽邻近第二二次电极的侧部。使PD3二次电极于两锡焊盘下呈现非对称结构，提高电流扩散能力，更好的降低电压。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种倒装LED芯片及其制备方法。
背景技术
发光二极管芯片（LED）以其节能、高亮、耐久性高、寿命长、轻巧等优势广泛应用于普通照明、特种照明、景观照明、户外显示，户内显示、液晶显示，车载照明、车载显示等领域。
倒装LED芯片在发光二极管芯片的基础上，还具备光效高，结温低，可靠性髙等优点。对于倒装LED芯片而言，为了更好的进行电流扩散，会增加PD3电极，以将所有的N电极和所有的P电极连接在一起，连接P电极的PD3电极的结构与连接N电极的PD3电极的结构均匀对称分布。
但分别连接N电极和P电极的PD3电极的结构对称分布，会导致P、N焊盘下的PD3电极的结构呈对称分布，进而导致降压效果较差，使电流扩散不均匀，影响倒装LED芯片的光效。
发明内容
针对现有技术的不足，本发明的目的在于提供一种倒装LED芯片及其制备方法，旨在解决现有技术中通过增加PD3电极提升电流扩散能力，连接P电极的PD3电极的结构与连接N电极的PD3电极的结构均匀对称分布，导致降压效果较差，使电流扩散不均匀，影响倒装LED芯片的光效的技术问题。
为了实现上述目的，第一方面，本发明提供一种倒装LED芯片的制备方法，包括以下步骤：
提供一生长所需的衬底，于所述衬底上依次生长N型GaN层、有源层及P型GaN层，以形成外延片；
对所述外延片进行第一光刻，以在所述P型GaN层的表面形成第一图案掩膜，对所述外延片进行第一刻蚀处理，以通过所述第一图案掩膜刻蚀掉部分所述P型GaN层及部分所述有源层，直至暴露部分所述N型GaN层，使所述外延片的上表面区隔为N型面及P型面，以形成第一半成品芯片；
于所述P型面上依次设置电流阻挡层及电流扩展层，所述电流扩展层包覆所述电流阻挡层，以形成第二半成品芯片；
分别于所述N型面及所述电流扩展层背向所述P型面的一面蒸镀PD1一次电极，以形成第三半成品芯片；
于所述第三半成品芯片上沉积包括第一绝缘保护层及布拉格反射层的复合层，对沉积所述复合层后的所述第三半成品芯片进行第二光刻，以于所述复合层上形成第二图案掩膜，对所述第三半成品芯片进行第二刻蚀处理，以通过所述第二图案掩膜刻蚀掉部分所述复合层，于所述复合层上分别形成与两所述PD1一次电极连通的第一凹槽，并形成第四半成品芯片；
在所述第四半成品芯片的上表面蒸镀包括第一二次电极及第二二次电极的PD3二次电极，所述第一二次电极及所述第二二次电极分别通过两所述第一凹槽与两所述PD1一次电极连通，其一所述第一凹槽位于所述第一二次电极的侧部，另一所述第一凹槽位于所述第二二次电极的中部，以形成第五半成品芯片；
于所述第五半成品芯片的上表面沉积第二绝缘保护层，并于所述第二绝缘保护层上分别开设与所述第一二次电极及所述第二二次电极连通的第二凹槽，其一所述第二凹槽邻近所述第一二次电极的中部，另一所述第二凹槽邻近所述第二二次电极的侧部，以形成第六半成品芯片；
于所述第六半成品芯片上蒸镀N型键合层及P型键合层，所述N型键合层及所述P型键合层分别通过两所述第二凹槽连通所述第一二次电极及第二二次电极，并于所述N型键合层背向所述第一二次电极的一面及所述P型键合层背向所述第二二次电极的一面分别设置锡焊盘。
与现有技术相比，本发明的有益效果在于：通过设置包括所述布拉格反射层的所述复合层，使所述复合层的反射率提高，进而提高后续的倒装LED芯片的光效，通过设置包括所述第一二次电极及所述第二二次电极的所述PD3二次电极，因所述第一二次电极及所述第二二次电极与两所述第一凹槽之间的相对位置并不相同，且后续所述N型键合层与所述第一二次电极之间的相对位置、所述P型键合层与所述第二二次电极之间的相对位置并不相同，使得所述PD3二次电极于两所述锡焊盘下呈现非对称结构，提高了电流的扩散能力，达到了更好的降低电压的效果，进一步提高了后续的倒装LED芯片的光效。
进一步，所述对所述外延片进行第一光刻的步骤包括：
于所述P型GaN层上涂覆第一光刻胶，对所述第一光刻胶进行曝光处理及显影处理，所述第一光刻胶的厚度为2.5µm~10µm，所述曝光处理的能量为150mj~1400mj，所述显影处理的时间为50s~250s。
更进一步，所述于所述P型面上依次设置电流阻挡层及电流扩展层，所述电流扩展层包覆所述电流阻挡层的步骤包括：
通过PECVD化学气相沉积法于第一沉积条件下在所述第一半成品芯片的上表面沉积初始阻挡层；
对所述第一半成品芯片进行第三光刻，以于所述初始阻挡层上形成第三图案掩膜，对所述第一半成品芯片进行第一腐蚀处理，以通过所述第三图案掩膜腐蚀掉部分所述初始阻挡层，于所述P型面上形成电流阻挡层；
通过磁控溅射技术于所述第一半成品芯片的上表面沉积初始扩展层，并对沉积所述初始扩展层后的所述第一半成品芯片进行退火处理；
对退火处理后的所述第一半成品芯片进行第四光刻，以于所述初始扩展层上形成第四图案掩膜，对所述第一半成品芯片进行第二腐蚀处理，以通过所述第四图案掩膜腐蚀掉部分所述初始扩展层，于所述P型面上形成包覆所述电流阻挡层的电流扩展层。
更进一步，所述第一沉积条件包括第一沉积温度及沉积气体，所述第一沉积温度为250℃~350℃，所述沉积气体包括N2O2及SiH4，所述退火处理的温度为500℃~600℃，所述退火处理的时间为2min~4min。
更进一步，所述于所述第三半成品芯片上沉积包括第一绝缘保护层及布拉格反射层的复合层的步骤包括：
于所述第三半成品芯片的上表面以第二沉积条件沉积SiO2薄膜，以形成第一绝缘保护层；
于所述第一绝缘保护层上沉积M个复合结构，所述复合结构包括依次蒸镀形成的SiO2层及TiO2层，以形成所述布拉格反射层。
更进一步，所述第二沉积条件包括第二沉积温度，所述第二沉积温度为250℃~350℃，所述布拉格反射层中M的取值范围为2~60，所述SiO2层的厚度为50埃~140埃，所述TiO2层的厚度为30埃~80埃。
更进一步，所述在所述第四半成品芯片的上表面蒸镀包括第一二次电极及第二二次电极的PD3二次电极的步骤包括：
对所述第四半成品芯片进行第五光刻，以于所述第四半成品芯片的上表面形成第五图案掩膜，所述第五图案掩膜包括分别与两所述第一凹槽连通的第一开口及第二开口，其一所述第一凹槽位于所述第一开口的侧部，另一所述第一凹槽位于所述第二开口的中部；
于所述第四半成品芯片的上表面依次蒸镀Ni及混合金属，所述混合金属包括Ag，以分别于所述第一开口及所述第二开口内形成第一二次电极及第二二次电极，所述第一二次电极及所述第二二次电极形成PD3二次电极。
更进一步，所述混合金属还包括：Al、Cu、Ti、Ni、Pt及Au。
更进一步，在所述于所述P型面上依次设置电流阻挡层及电流扩展层，所述电流扩展层包覆所述电流阻挡层，以形成第二半成品芯片的步骤之后，还包括：
对所述第二半成品芯片进行第六光刻，以于所述第二半成品芯片的上表面形成第六图案掩膜，通过第三刻蚀处理使所述第二半成品芯片相对的两侧壁形成倾斜的切割道。
第二方面，本发明提供了一种倒装LED芯片，所述倒装LED芯片由上述第一方面所述的倒装LED芯片的制备方法制备而成。
附图说明
图1为本发明实施例1中倒装LED芯片的制备方法的流程图；
图2为本发明实施例1中倒装LED芯片的制备方法制备形成的倒装LED芯片的剖视图；
图3为本发明实施例1中倒装LED芯片的制备方法制备形成的倒装LED芯片的俯视图；
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1及图2，本发明实施例1提供了一种倒装LED芯片的制备方法，包括以下步骤：
S10：提供一生长所需的衬底，于所述衬底上依次生长N型GaN层、有源层及P型GaN层，以形成外延片；
所述有源层包括依次设置的量子垒层及量子阱层。在获取所述外延片后，对所述外延片进行有机清洗，以去除所述外延片在运输过程中及生长过程中产生的有机物杂质。
S20：对所述外延片进行第一光刻，以在所述P型GaN层的表面形成第一图案掩膜，对所述外延片进行第一刻蚀处理，以通过所述第一图案掩膜刻蚀掉部分所述P型GaN层及部分所述有源层，直至暴露部分所述N型GaN层，使所述外延片的上表面区隔为N型面及P型面，以形成第一半成品芯片；
具体地，于所述P型GaN层上涂覆第一光刻胶，对所述第一光刻胶进行曝光处理及显影处理，优选地，所述第一光刻胶的厚度为2.5µm~10µm，所述曝光处理的能量为150mj~1400mj，所述显影处理的时间为50s~250s，在本实施例中，所述第一光刻胶的厚度为3µm，所述曝光处理的能量为200mj，所述显影处理的时间为85s。所述第一图案掩膜的作用是在所述外延片的上表面形成遮挡区域及开放区域，在进行所述第一刻蚀处理时，阻挡对所述遮挡区域的刻蚀效果，可在所述开放区域刻蚀所述外延片。可以理解地，在完成所述第一刻蚀处理后，所述外延片的上表面形成台阶面，即所述N型面通过一倾斜面连接所述P型面，可以理解地，所述P型面的高度高于所述N型面的高度。优选地，所述第一刻蚀处理的时间为800s~1000s，在本实施例中，所述第一刻蚀处理的时间为900s。在获取所述第一半成品芯片后，对所述第一半成品芯片进行去胶处理。
S30：于所述P型面上依次设置电流阻挡层及电流扩展层，所述电流扩展层包覆所述电流阻挡层，以形成第二半成品芯片；
所述步骤S30包括：
S310：通过PECVD化学气相沉积法于第一沉积条件下在所述第一半成品芯片的上表面沉积初始阻挡层；
所述第一沉积条件包括第一沉积温度及沉积气体，所述沉积气体包括N2O2及SiH4，优选地，所述第一沉积温度为250℃~350℃，所述初始阻挡层的厚度为2000埃~5000埃，在本实施例中，所述第一沉积温度为300℃，所述初始阻挡层的厚度为3000埃。
S320：对所述第一半成品芯片进行第三光刻，以于所述初始阻挡层上形成第三图案掩膜，对所述第一半成品芯片进行第一腐蚀处理，以通过所述第三图案掩膜腐蚀掉部分所述初始阻挡层，于所述P型面上形成电流阻挡层；
所述第三光刻与所述第一光刻的步骤、所述第三图案掩膜与所述第一图案掩膜的作用相同，此处不再进行赘述。所述第一腐蚀处理为BOE腐蚀。在完成所述电流阻挡层的制备后，对所述第一半成品芯片进行去胶处理。
S330：通过磁控溅射技术于所述第一半成品芯片的上表面沉积初始扩展层，并对沉积所述初始扩展层后的所述第一半成品芯片进行退火处理；
对去胶处理后的所述第一半成品芯片进行SPM清洗及水洗，所述SPM清洗的时间为30s，以便于所述初始扩展层的沉积。优选地，所述退火处理的温度为500℃~600℃，所述退火处理的时间为2min~4min，所述初始扩展层的厚度为200埃~400埃，在本实施例中，所述退火处理的温度为550℃，所述退火处理的时间为3min，所述初始扩展层的厚度为250埃。通过所述退火处理，可使所述初始扩展层与所述P型GaN层形成更好的欧姆接触。
S340：对退火处理后的所述第一半成品芯片进行第四光刻，以于所述初始扩展层上形成第四图案掩膜，对所述第一半成品芯片进行第二腐蚀处理，以通过所述第四图案掩膜腐蚀掉部分所述初始扩展层，于所述P型面上形成包覆所述电流阻挡层的电流扩展层。
所述第四光刻与所述第一光刻的步骤、所述第四图案掩膜与所述第一图案掩膜的作用相同，此处不再进行赘述，所述第二腐蚀处理为ITO腐蚀处理。在完成所述电流扩展层的制备后，对所述第一半成品芯片进行去胶处理。
S40：分别于所述N型面及所述电流扩展层背向所述P型面的一面蒸镀PD1一次电极，以形成第三半成品芯片；
通过真空蒸镀的方式进行所述PD1一次电极的蒸镀，所述PD1一次电极包括Cr、Al、Ti、Pt、Ni、Au及Cu。需要说明的是，可通过涂覆光刻胶的方式调节所述PD1一次电极的设置位置，在完成所述PD1一次电极的设置后，通过剥离光刻胶，完成所述第三半成品芯片的制备。
S50：于所述第三半成品芯片上沉积包括第一绝缘保护层及布拉格反射层的复合层，对沉积所述复合层后的所述第三半成品芯片进行第二光刻，以于所述复合层上形成第二图案掩膜，对所述第三半成品芯片进行第二刻蚀处理，以通过所述第二图案掩膜刻蚀掉部分所述复合层，于所述复合层上分别形成与两所述PD1一次电极连通的第一凹槽，并形成第四半成品芯片。
具体地，所述步骤S50包括：
S510：于所述第三半成品芯片的上表面以第二沉积条件沉积SiO2薄膜，以形成第一绝缘保护层；
所述第二沉积条件包括第二沉积温度，优选地，所述第二沉积温度为250℃~350℃，所述第一绝缘保护层的厚度为4000埃~6000埃，在本实施例中，所述第二沉积温度为230℃，所述第一绝缘保护层的厚度为5000埃。
S520：于所述第一绝缘保护层上沉积M个复合结构，所述复合结构包括依次蒸镀形成的SiO2层及TiO2层，以形成所述布拉格反射层；
对真空蒸镀机进行抽真空处理，以使真空蒸镀机内的真空度达到5×10-5帕，此时，将完成所述第一绝缘保护层的制备后的第三半成品芯片置于真空蒸镀机内，以SiO2及TiO2为靶材，依次蒸镀SiO2层及TiO2层，蒸镀的镀率为0.1埃/s~10埃/s。优选地，所述布拉格反射层中M的取值范围为2~60，所述SiO2层的厚度为50埃~140埃，所述TiO2层的厚度为30埃~80埃，在本实施例中，所述布拉格反射层中M的取值为10，所述SiO2层的厚度为76埃，所述TiO2层的厚度为43埃。通过设置包括所述布拉格反射层的所述复合层，使所述复合层的反射率提高，进而提高后续的倒装LED芯片的光效。所述第二光刻与所述第一光刻的步骤、所述第二图案掩膜与所述第一图案掩膜的作用相同，此处不再进行赘述。所述第二刻蚀处理的刻蚀气体包括CF4及BCL3，所述第二刻蚀处理的时间为1230s。
S60：在所述第四半成品芯片的上表面蒸镀包括第一二次电极及第二二次电极的PD3二次电极，所述第一二次电极及所述第二二次电极分别通过两所述第一凹槽与两所述PD1一次电极连通，其一所述第一凹槽位于所述第一二次电极的侧部，另一所述第一凹槽位于所述第二二次电极的中部，以形成第五半成品芯片；
所述步骤S60包括：
S610：对所述第四半成品芯片进行第五光刻，以于所述第四半成品芯片的上表面形成第五图案掩膜，所述第五图案掩膜包括分别与两所述第一凹槽连通的第一开口及第二开口，其一所述第一凹槽位于所述第一开口的侧部，另一所述第一凹槽位于所述第二开口的中部；
通过第三刻蚀处理，形成所述第一开口及所述第二开口，即通过所述第三刻蚀处理，可控制后续所述第一二次电极及所述第二二次电极的设置位置，且所述第一二次电极及所述第二二次电极可分别通过两所述第一凹槽连通所述PD1一次电极。
S620：于所述第四半成品芯片的上表面依次蒸镀Ni及混合金属，所述混合金属包括Ag，以分别于所述第一开口及所述第二开口内形成第一二次电极及第二二次电极，所述第一二次电极及所述第二二次电极形成PD3二次电极；
优选地，所述混合金属还包括：Al、Cu、Ti、Ni、Pt及Au。所述PD3二次电极中的Ni起黏附作用，之后镀高反射率和高电导率的金属Ag以及保护和抗刻蚀的金属，通过Ag和所述复合层一起产生反射作用，可更好的提升成品的倒装LED芯片的光效，Ni、Ag的反射率在450nm处可以达到93%，且粘附性良好，和所述复合层协同进行复合反射后，反射率可以达到99.5%以上。
S70：于所述第五半成品芯片的上表面沉积第二绝缘保护层，并于所述第二绝缘保护层上分别开设与所述第一二次电极及所述第二二次电极连通的第二凹槽，其一所述第二凹槽邻近所述第一二次电极的中部，另一所述第二凹槽邻近所述第二二次电极的侧部，以形成第六半成品芯片；
优选地，所述第二绝缘保护层的厚度为8000埃~12000埃，在本实施例中，所述第二绝缘保护层的厚度为10000埃。同样通过光刻及刻蚀工艺，形成所述第二凹槽，以暴露出所述第一二次电极及所述第二二次电极。所述第二绝缘保护层包括SiN、SiO2及Al2O3。
S80：于所述第六半成品芯片上蒸镀N型键合层及P型键合层，所述N型键合层及所述P型键合层分别通过两所述第二凹槽连通所述第一二次电极及第二二次电极，并于所述N型键合层背向所述第一二次电极的一面及所述P型键合层背向所述第二二次电极的一面分别设置锡焊盘。
请参阅图3，通过设置包括所述第一二次电极及所述第二二次电极的所述PD3二次电极，因所述第一二次电极及所述第二二次电极与两所述第一凹槽之间的相对位置并不相同，且后续所述N型键合层与所述第一二次电极之间的相对位置、所述P型键合层与所述第二二次电极之间的相对位置并不相同，使得所述PD3二次电极于两所述锡焊盘下呈现非对称结构，提高了电流的扩散能力，达到了更好的降低电压的效果，进一步提高了后续的倒装LED芯片的光效。
本发明第二方面还提供了一种倒装LED芯片，所述倒装LED芯片由上述实施例1所述的倒装LED芯片的制备方法制备而成。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种倒装LED芯片的制备方法，其特征在于，包括以下步骤：
提供一生长所需的衬底，于所述衬底上依次生长N型GaN层、有源层及P型GaN层，以形成外延片；
对所述外延片进行第一光刻，以在所述P型GaN层的表面形成第一图案掩膜，对所述外延片进行第一刻蚀处理，以通过所述第一图案掩膜刻蚀掉部分所述P型GaN层及部分所述有源层，直至暴露部分所述N型GaN层，使所述外延片的上表面区隔为N型面及P型面，以形成第一半成品芯片；
于所述P型面上依次设置电流阻挡层及电流扩展层，所述电流扩展层包覆所述电流阻挡层，以形成第二半成品芯片；
分别于所述N型面及所述电流扩展层背向所述P型面的一面蒸镀PD1一次电极，以形成第三半成品芯片；
于所述第三半成品芯片上沉积包括第一绝缘保护层及布拉格反射层的复合层，对沉积所述复合层后的所述第三半成品芯片进行第二光刻，以于所述复合层上形成第二图案掩膜，对所述第三半成品芯片进行第二刻蚀处理，以通过所述第二图案掩膜刻蚀掉部分所述复合层，于所述复合层上分别形成与两所述PD1一次电极连通的第一凹槽，并形成第四半成品芯片；
在所述第四半成品芯片的上表面蒸镀包括第一二次电极及第二二次电极的PD3二次电极，所述第一二次电极及所述第二二次电极分别通过两所述第一凹槽与两所述PD1一次电极连通，其一所述第一凹槽位于所述第一二次电极的侧部，另一所述第一凹槽位于所述第二二次电极的中部，以形成第五半成品芯片；
于所述第五半成品芯片的上表面沉积第二绝缘保护层，并于所述第二绝缘保护层上分别开设与所述第一二次电极及所述第二二次电极连通的第二凹槽，其一所述第二凹槽邻近所述第一二次电极的中部，另一所述第二凹槽邻近所述第二二次电极的侧部，以形成第六半成品芯片；
于所述第六半成品芯片上蒸镀N型键合层及P型键合层，所述N型键合层及所述P型键合层分别通过两所述第二凹槽连通所述第一二次电极及第二二次电极，并于所述N型键合层背向所述第一二次电极的一面及所述P型键合层背向所述第二二次电极的一面分别设置锡焊盘。
2.根据权利要求1所述的倒装LED芯片的制备方法，其特征在于，所述对所述外延片进行第一光刻的步骤包括：
于所述P型GaN层上涂覆第一光刻胶，对所述第一光刻胶进行曝光处理及显影处理，所述第一光刻胶的厚度为2.5µm~10µm，所述曝光处理的能量为150mj~1400mj，所述显影处理的时间为50s~250s。
3.根据权利要求1所述的倒装LED芯片的制备方法，其特征在于，所述于所述P型面上依次设置电流阻挡层及电流扩展层，所述电流扩展层包覆所述电流阻挡层的步骤包括：
通过PECVD化学气相沉积法于第一沉积条件下在所述第一半成品芯片的上表面沉积初始阻挡层；
对所述第一半成品芯片进行第三光刻，以于所述初始阻挡层上形成第三图案掩膜，对所述第一半成品芯片进行第一腐蚀处理，以通过所述第三图案掩膜腐蚀掉部分所述初始阻挡层，于所述P型面上形成电流阻挡层；
通过磁控溅射技术于所述第一半成品芯片的上表面沉积初始扩展层，并对沉积所述初始扩展层后的所述第一半成品芯片进行退火处理；
对退火处理后的所述第一半成品芯片进行第四光刻，以于所述初始扩展层上形成第四图案掩膜，对所述第一半成品芯片进行第二腐蚀处理，以通过所述第四图案掩膜腐蚀掉部分所述初始扩展层，于所述P型面上形成包覆所述电流阻挡层的电流扩展层。
4.根据权利要求3所述的倒装LED芯片的制备方法，其特征在于，所述第一沉积条件包括第一沉积温度及沉积气体，所述第一沉积温度为250℃~350℃，所述沉积气体包括N2O2及SiH4，所述退火处理的温度为500℃~600℃，所述退火处理的时间为2min~4min。
5.根据权利要求1所述的倒装LED芯片的制备方法，其特征在于，所述于所述第三半成品芯片上沉积包括第一绝缘保护层及布拉格反射层的复合层的步骤包括：
于所述第三半成品芯片的上表面以第二沉积条件沉积SiO2薄膜，以形成第一绝缘保护层；
于所述第一绝缘保护层上沉积M个复合结构，所述复合结构包括依次蒸镀形成的SiO2层及TiO2层，以形成所述布拉格反射层。
6.根据权利要求5所述的倒装LED芯片的制备方法，其特征在于，所述第二沉积条件包括第二沉积温度，所述第二沉积温度为250℃~350℃，所述布拉格反射层中M的取值范围为2~60，所述SiO2层的厚度为50埃~140埃，所述TiO2层的厚度为30埃~80埃。
7.根据权利要求1所述的倒装LED芯片的制备方法，其特征在于，所述在所述第四半成品芯片的上表面蒸镀包括第一二次电极及第二二次电极的PD3二次电极的步骤包括：
对所述第四半成品芯片进行第五光刻，以于所述第四半成品芯片的上表面形成第五图案掩膜，所述第五图案掩膜包括分别与两所述第一凹槽连通的第一开口及第二开口，其一所述第一凹槽位于所述第一开口的侧部，另一所述第一凹槽位于所述第二开口的中部；
于所述第四半成品芯片的上表面依次蒸镀Ni及混合金属，所述混合金属包括Ag，以分别于所述第一开口及所述第二开口内形成第一二次电极及第二二次电极，所述第一二次电极及所述第二二次电极形成PD3二次电极。
8.根据权利要求7所述的倒装LED芯片的制备方法，其特征在于，所述混合金属还包括：Al、Cu、Ti、Ni、Pt及Au。
9.根据权利要求1所述的倒装LED芯片的制备方法，其特征在于，在所述于所述P型面上依次设置电流阻挡层及电流扩展层，所述电流扩展层包覆所述电流阻挡层，以形成第二半成品芯片的步骤之后，还包括：
对所述第二半成品芯片进行第六光刻，以于所述第二半成品芯片的上表面形成第六图案掩膜，通过第三刻蚀处理使所述第二半成品芯片相对的两侧壁形成倾斜的切割道。
10.一种倒装LED芯片，其特征在于，所述倒装LED芯片由权利要求1~9任一项所述的倒装LED芯片的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410160161.0A CN117712245A (zh) | 2024-02-05 | 2024-02-05 | 一种倒装led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410160161.0A CN117712245A (zh) | 2024-02-05 | 2024-02-05 | 一种倒装led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117712245A true CN117712245A (zh) | 2024-03-15 |
Family
ID=90162765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410160161.0A Pending CN117712245A (zh) | 2024-02-05 | 2024-02-05 | 一种倒装led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117712245A (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103515504A (zh) * | 2013-10-23 | 2014-01-15 | 扬州中科半导体照明有限公司 | 一种led芯片及其加工工艺 |
| CN107195747A (zh) * | 2017-06-01 | 2017-09-22 | 华南理工大学 | 一种微米尺寸倒装led芯片及其制备方法 |
| CN108172674A (zh) * | 2018-02-06 | 2018-06-15 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
| CN109244197A (zh) * | 2018-08-29 | 2019-01-18 | 武汉大学 | 一种倒装结构发光二极管芯片及其制备方法 |
| CN114530531A (zh) * | 2022-01-20 | 2022-05-24 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN114709311A (zh) * | 2022-03-21 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
| CN114709304A (zh) * | 2022-03-04 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
| CN115579438A (zh) * | 2022-12-09 | 2023-01-06 | 江西兆驰半导体有限公司 | 一种倒装银镜发光二极管芯片及其制备方法 |
| CN115832129A (zh) * | 2023-02-22 | 2023-03-21 | 江西兆驰半导体有限公司 | 一种倒装led芯片制备方法 |
| CN116581225A (zh) * | 2023-07-13 | 2023-08-11 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116646435A (zh) * | 2023-07-26 | 2023-08-25 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116722087A (zh) * | 2023-06-02 | 2023-09-08 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116779634A (zh) * | 2023-08-15 | 2023-09-19 | 潍坊职业学院 | 一种高压倒装结构的紫外led芯片及其制作方法 |
-
2024
- 2024-02-05 CN CN202410160161.0A patent/CN117712245A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103515504A (zh) * | 2013-10-23 | 2014-01-15 | 扬州中科半导体照明有限公司 | 一种led芯片及其加工工艺 |
| CN107195747A (zh) * | 2017-06-01 | 2017-09-22 | 华南理工大学 | 一种微米尺寸倒装led芯片及其制备方法 |
| CN108172674A (zh) * | 2018-02-06 | 2018-06-15 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
| CN109244197A (zh) * | 2018-08-29 | 2019-01-18 | 武汉大学 | 一种倒装结构发光二极管芯片及其制备方法 |
| CN114530531A (zh) * | 2022-01-20 | 2022-05-24 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN114709304A (zh) * | 2022-03-04 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
| CN114709311A (zh) * | 2022-03-21 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
| CN115579438A (zh) * | 2022-12-09 | 2023-01-06 | 江西兆驰半导体有限公司 | 一种倒装银镜发光二极管芯片及其制备方法 |
| CN115832129A (zh) * | 2023-02-22 | 2023-03-21 | 江西兆驰半导体有限公司 | 一种倒装led芯片制备方法 |
| CN116722087A (zh) * | 2023-06-02 | 2023-09-08 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116581225A (zh) * | 2023-07-13 | 2023-08-11 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116646435A (zh) * | 2023-07-26 | 2023-08-25 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116779634A (zh) * | 2023-08-15 | 2023-09-19 | 潍坊职业学院 | 一种高压倒装结构的紫外led芯片及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107195747B (zh) | 一种微米尺寸倒装led芯片及其制备方法 | |
| CN109545934B (zh) | 微孔型led电极结构及其制备方法 | |
| EP2257997A1 (en) | Semiconductor light-emitting device with double-sided passivation | |
| CN206834196U (zh) | 一种微米尺寸倒装led芯片 | |
| CN204441323U (zh) | 倒装led芯片 | |
| CN102024893B (zh) | 衬底、垂直结构led芯片及制备方法 | |
| CN114709307A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN114551673A (zh) | 发光二极管芯片及其制备方法 | |
| EP2721651B1 (en) | Method for forming current diffusion layer in semiconductor light emitting device and method for fabricating semiconductor light emitting device | |
| CN108336197B (zh) | 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法 | |
| KR20120030430A (ko) | 발광 반도체 디바이스 및 제조방법 | |
| CN116960253B (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN103682021B (zh) | 金属电极具有阵列型微结构的发光二极管及其制造方法 | |
| CN116387428B (zh) | 一种led芯片制备方法 | |
| CN115863498B (zh) | 一种正装led芯片制备方法 | |
| CN117712245A (zh) | 一种倒装led芯片及其制备方法 | |
| KR101239852B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 | |
| CN116722087A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN110571315A (zh) | 一种led芯片及其制作方法 | |
| WO2018113327A1 (zh) | 发光二极管及其制作方法 | |
| CN117410401B (zh) | 一种led芯片及其制备方法 | |
| CN205657078U (zh) | 一种垂直结构芯片 | |
| CN117393681B (zh) | 一种倒装发光二极管芯片的制备方法及发光二极管芯片 | |
| CN115832128B (zh) | 一种led芯片的制备方法 | |
| CN219716889U (zh) | 一种倒装mini LED芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |