CN114709304A - 一种倒装发光二极管芯片及制备方法 - Google Patents
一种倒装发光二极管芯片及制备方法 Download PDFInfo
- Publication number
- CN114709304A CN114709304A CN202210212704.XA CN202210212704A CN114709304A CN 114709304 A CN114709304 A CN 114709304A CN 202210212704 A CN202210212704 A CN 202210212704A CN 114709304 A CN114709304 A CN 114709304A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- type
- reflective
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 393
- 239000002184 metal Substances 0.000 claims abstract description 393
- 230000005540 biological transmission Effects 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 44
- 238000004519 manufacturing process Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 229910052804 chromium Inorganic materials 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 10
- 229910052697 platinum Inorganic materials 0.000 description 10
- 229910052709 silver Inorganic materials 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000009413 insulation Methods 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 238000009616 inductively coupled plasma Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 238000005286 illumination Methods 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 230000032683 aging Effects 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 238000005234 chemical deposition Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910009815 Ti3O5 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- WHWDWIHXSPCOKZ-UHFFFAOYSA-N hexahydrofarnesyl acetone Natural products CC(C)CCCC(C)CCCC(C)CCCC(C)=O WHWDWIHXSPCOKZ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种倒装发光二极管芯片及制备方法，该芯片包括：衬底、外延层、电流阻挡层、电流扩展层、电流传输金属层、布拉格反射层、反射金属层、绝缘层及键合金属层；反射金属层包括第一反射金属层与第二反射金属层，绝缘层包括第一绝缘层与第二绝缘层，第一反射金属层与第二反射金属层在芯片的层叠高度上相互错开，第一绝缘层与第二绝缘层中的一个设于第一反射金属层与第二反射金属层之间，第一绝缘层与第二绝缘层中的另一个设于第一反射金属层或第二反射金属层与键合金属层之间。旨在解决现有倒装芯片的N型反射金属层与P型反射金属层处于同一平面，N型反射金属层与P型反射金属层之间容易短路以及芯片长时间老化后快速失效的问题。
Description
技术领域
本发明涉及芯片技术领域，具体涉及一种倒装发光二极管芯片及制备方法。
背景技术
发光二极管以其节能、高亮、耐久性高、寿命长、轻巧等优势广泛应用于普通照明，特种照明、景观照明、植因照明、户外显示，户内显示、液晶显示，车载照明，车载显示等领域。目前，倒装LED可在大功率下稳定使用，具有较高的外量子效率，应用逐渐成熟，倒装芯片的反射镜也由原来的布拉格反射层变为布拉格反射层加金属的双层反射结构，从而提升芯片的亮度。
然而，现有倒装芯片的N型反射金属层与P型反射金属层处于同一平面，若要提升芯片亮度，就需要增加反射金属层面积，或者缩短N型反射金属层与P型反射金属层之间的距离，这样，便增加了N型反射金属层与P型反射金属层之间短路以及芯片长时间老化后失效的风险，芯片亮度与可靠性难以两全。
发明内容
针对现有技术的不足，本发明的目的在于提供一种倒装发光二极管芯片及制备方法，旨在解决现有倒装芯片的N型反射金属层与P型反射金属层处于同一平面，N型反射金属层与P型反射金属层之间容易短路以及芯片长时间老化后快速失效的问题。
本发明的第一方面在于提供一种倒装发光二极管芯片，所述芯片包括：
衬底及设于所述衬底之上的外延层，所述外延层包括依次层叠的缓冲层、N型半导体层、有源层及P型半导体层，其中，所述外延层上设有MESA台阶以暴露出所述N型半导体层，所述MESA台阶上设有隔离槽以暴露出所述衬底；
所述芯片还包括电流阻挡层、电流扩展层、电流传输金属层、布拉格反射层、反射金属层、绝缘层及键合金属层；
其中，所述反射金属层包括第一反射金属层与第二反射金属层，所述绝缘层包括第一绝缘层与第二绝缘层，所述第一反射金属层与第二反射金属层在芯片的层叠高度上相互错开，所述第一绝缘层与所述第二绝缘层中的一个设于所述第一反射金属层与所述第二反射金属层之间，与之对应的，所述第一绝缘层与所述第二绝缘层中的另一个设于所述第一反射金属层或所述第二反射金属层与所述键合金属层之间。
根据上述技术方案的一方面，所述电流传输金属层包括N型电流传输金属层与P型电流传输金属层；
其中，所述第一反射金属层为N型反射金属层，所述第二反射金属层为P型反射金属层，所述第一反射金属层与所述N型电流传输金属层接触，所述第二反射金属层与所述P型电流传输金属层接触；
或者，所述第一反射金属层为P型反射金属层，所述第二反射金属层为N型反射金属层，所述第一反射金属层与所述P型电流传输金属层接触，所述第二反射金属层与所述N型电流传输金属层接触。
根据上述技术方案的一方面，当所述第一反射金属层为N型反射金属层、所述第二反射金属层为P型反射金属层时，所述第一反射金属层通过所述布拉格反射层上预设的N型反射通孔与N型电流传输金属层接触以形成电性连接，第二反射金属层通过所述第一绝缘层及所述布拉格反射层上预设的P型反射通孔与P型电流传输金属层接触以形成电性连接。
根据上述技术方案的一方面，所述键合金属层包括N型键合金属层与P型键合金属层；
其中，所述N型键合金属层通过所述第二绝缘层及第一绝缘层上预设的绝缘层通孔与所述第一反射金属层接触以形成电性连接，所述P型键合金属层单独穿过所述第二绝缘层上预设的绝缘层通孔与第二反射金属层接触以形成电性连接。
根据上述技术方案的一方面，当所述第一反射金属层为P型反射金属层、所述第二反射金属层为N型反射金属层时，所述第一反射金属层通过所述第一绝缘层及所述布拉格反射层上预设的P型反射通孔与P型电流传输金属层接触以形成电性连接，所述第二反射金属层通过所述布拉格反射层上预设的N型反射通孔与N型电流传输金属层接触以形成电性连接。
根据上述技术方案的一方面，所述键合金属层包括N型键合金属层与P型键合金属层；
其中，所述N型键合金属层单独穿过所述第二绝缘层上预设的绝缘层通孔与第一反射金属层接触以形成电性连接，所述P型键合金属层通过所述第二绝缘层及第一绝缘层上预设的绝缘层通孔与所述第二反射金属层接触以形成电性连接。
根据上述技术方案的一方面，所述P型电流传输金属层围绕在所述N型电流传输金属层的***密集排布，以减小所述P型电流传输金属层与所述N型电流传输金属层之间的电流横向传输距离。
根据上述技术方案的一方面，所述MESA台阶的深度为所述外延层厚度的15％-30％。
根据上述技术方案的一方面，所述隔离槽的角度为30°-80°。
本发明的第二方面还提供了一种倒装发光二极管芯片的制备方法，用于制备上述技术方案当中所述的倒装发光二极管芯片，所述制备方法包括：
提供一衬底；
在所述衬底之上制作一外延层，所述外延层包括依次层叠的缓冲层、N型半导体层、有源层及P型半导体层；
在所述外延层上制作一MESA台阶，以暴露出所述N型半导体层；
在所述MESA台阶及所述P型半导体层上制作电流阻挡层；
在所述P型半导体层及所述电流阻挡层上制作电流扩展层；
对所述MESA台阶进行蚀刻，去除MESA台阶处的N型半导体层与缓冲层以制作得到隔离槽；
在所述MESA台阶及所述扩展层上分别制作N型电流传输金属层与P型电流传输金属层；
在所述MESA台阶、P型半导体层、电流扩展层、电流传输金属层的表面制作布拉格反射层；
在所述布拉格反射金属层上制作第一反射金属层，在所述第一反射金属层上制作第一绝缘层，在所述第一绝缘层上制作第二反射金属层，在所述第二反射金属层上制作第二绝缘层，在所述第二绝缘层上制作键合金属层；
或者，在所述布拉格反射金属层上制作第二反射金属层，在所述第二反射金属层上制作第二绝缘层，在所述第二绝缘层上制作第一反射金属层，在所述第一反射金属层上制作第一反射层，在所述第一反射层上制作键合金属层。
与现有技术相比，采用本发明所示的倒装发光二极管芯片及制备方法，有益效果在于：
通过将第一反射金属层与第二反射金属层在芯片的层叠高度上相互错开，即在空间上分层设置，且在第一反射金属层与第二反射金属层之间增加绝缘层，从而能够彻底解决现有技术中N型反射金属层与P型反射金属层处于同一平面时，由于N型反射金属层与P型反射金属层之间距离太短，容易发生短路以及芯片长时间老化后快速失效的问题。
本发明的附加方面与优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明第一实施例中倒装发光二极管芯片的结构示意图；
图2为本发明第一实施例中倒装发光二极管芯片的结构俯视示意图；
图3为本发明第二实施例中倒装发光二极管芯片的结构示意图；
图4为本发明第二实施例中倒装发光二极管芯片的结构俯视示意图；
图5为本发明第三实施例中倒装发光二极管芯片的结构俯视示意图；
图6为本发明第四实施例中倒装发光二极管芯片的制备方法的流程示意图；
图7为本发明第四实施例中另一倒装发光二极管芯片的制备方法的流程示意图；
附图标记说明：
11-衬底、12-外延层、121-缓冲层、122-N型半导体层、123-有源层、124-P型半导体层、13-MESA台阶、14-电流阻挡层、15-电流扩展层、16-隔离槽、171-P型电流传输金属层、172-N型电流传输金属层、18-布拉格反射层、181-布拉格反射层上预设的N型反射通孔、19-第一反射金属层、20-第一绝缘层、201-第一绝缘层及所述布拉格反射层上预设的P型反射通孔、21-第二反射金属层、22-第二绝缘层、221-第二绝缘层上预设的绝缘层通孔、222-第二绝缘层及第一绝缘层上预设的P型反射通孔、231-P型键合金属层、232-N型键合金属层。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造与操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定与限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的与所有的组合。
实施例一
请参阅图1与图2，本发明的第一实施例提供了一种倒装发光二极管芯片，该芯片包括：衬底11及设于衬底11之上的外延层12；芯片还包括电流阻挡层14、电流扩展层15、电流传输金属层、布拉格反射层18、反射金属层、绝缘层及键合金属层。
本领域技术人员容易理解的是，外延层12包括依次层叠的缓冲层121、N型半导体层122、有源层123及P型半导体层124；其中，外延层12上设有MESA台阶13以暴露出N型半导体层122，MESA台阶13上设有隔离槽16以暴露出衬底11。
其中，电流传输金属层包括N型电流传输金属层172与P型电流传输金属层171，键合金属层包括N型键合金属层232与P型键合金属层231。
进一步的，反射金属层包括第一反射金属层19与第二反射金属层21，绝缘层包括第一绝缘层20与第二绝缘层22，第一反射金属层19与第二反射金属层21在芯片的层叠高度上相互错开，第一绝缘层20设于第一反射金属层19与第二反射金属层21之间，与之对应的，第二绝缘层22设于第二反射金属层21与键合金属层之间。
本实施例当中，第一反射金属层19为N型反射金属层，第二反射金属层21为P型反射金属层，第一反射金属层19在芯片的层叠高度上低于第二反射金属层21，第一反射金属层19与N型电流传输金属层172接触，第二反射金属层21与P型电流传输金属层171接触。
具体而言，为了使第一反射金属层19与N型电流传输金属层172接触以形成电性连接，第一反射金属层19通过布拉格反射层18上预设的N型反射通孔181与N型电流传输金属层172接触以形成电性连接。而在芯片的层叠高度上高于第一反射金属层19的第二反射金属层21，需要通过第一绝缘层20及布拉格反射层18上预设的P型反射通孔201与P型电流传输金属层171接触以形成电性连接；也即第二反射金属层21不仅需要穿过布拉格反射层18，还需要同时穿过设于第一反射金属层19之上的第一绝缘层20才能与P型电流传输金属层171接触。
进一步的，N型键合金属层232通过第二绝缘层22及第一绝缘层20上预设的绝缘层通孔222(两个绝缘层相互连通设置的通孔)与第一反射金属层19接触以形成电性连接；也即，N型键合金属层232不仅需要穿过设置高度更高的第二绝缘层22，还需要穿过设于第二绝缘层22之下的第一绝缘层20才能与第一反射金属层19进行接触以形成电性连接。P型键合金属层231单独穿过第二绝缘层22上预设的绝缘层通孔221(第二绝缘层22上单独设置的通孔)与第二反射金属层21接触以形成电性连接；也即，P型键合金属层231仅需要穿过第二绝缘层22即可与第二反射金属层21接触以形成电性连接。
综上，通过将第一反射金属层19与第二反射金属层21在芯片的层叠高度上相互错开，即在空间上分层设置，且在第一反射金属层19与第二反射金属层21之间增加第一绝缘层20，从而能够彻底解决现有技术中倒装芯片的N型反射金属层与P型反射金属层处于同一平面时，由于N型反射金属层与P型反射金属层之间距离太短，容易发生短路以及芯片长时间老化后快速失效的问题。
在本实施例当中，MESA台阶13的深度为外延层12厚度的15％-30％，隔离槽16的角度为30°-80°。
在本实施例当中，用于制备电流传输金属层的材料包括Cr、Al、Ti、Ni、Pt、Au、Ag中一种或多种上述金属组合的叠层；布拉格反射层18总厚度为
；用于制备第一反射金属层19与第二反射金属层21的材料为Cr、Al、Ti、Ni、Pt、Au、Ag中一种或多种上述金属组合的叠层；用于制备第一绝缘层20与第二绝缘层22的材料为SiO2或SiN，厚度为
；用于制备键合金属层的材料为Cr、Al、Ti、Ni、Pt、Au、Ag中一种或多种上述金属组合的叠层。
实施例二
请参阅图3与图4，本发明的第二实施例提供了一种倒装发光二极管芯片，该芯片包括：衬底11及设于衬底11之上的外延层12；芯片还包括电流阻挡层14、电流扩展层15、电流传输金属层、布拉格反射层18、反射金属层、绝缘层及键合金属层。
本领域技术人员容易理解的是，外延层12包括依次层叠的缓冲层121、N型半导体层122、有源层123及P型半导体层124；其中，外延层12上设有MESA台阶13以暴露出N型半导体层122，MESA台阶13上设有隔离槽16以暴露出衬底11。
其中，电流传输金属层包括N型电流传输金属层172与P型电流传输金属层171，键合金属层包括N型键合金属层232与P型键合金属层231。
进一步的，反射金属层包括第一反射金属层19与第二反射金属层21，绝缘层包括第一绝缘层20与第二绝缘层22，第一反射金属层19与第二反射金属层21在芯片的层叠高度上相互错开，第二绝缘层22设于第一反射金属层19与第二反射金属层21之间，与之对应的，第一绝缘层20设于第一反射金属层19与键合金属层之间。
在本实施例当中，第一反射金属层19为P型反射金属层，第二反射金属层21为N型反射金属层，第一反射金属层19在芯片的层叠高度上高于第二反射金属层21，第一反射金属层19与P型电流传输金属层172接触，第二反射金属层21与N型电流传输金属层171接触。
具体而言，为了使第二反射金属层21与N型电流传输金属层171接触以形成电性连接，第二反射金属层21通过布拉格反射层18上预设的N型反射通孔181与N型电流传输金属层171接触以形成电性连接。而在芯片的层叠高度上高于第二反射金属层21的第一反射金属层19，需要通过第一绝缘层20及布拉格反射层18上预设的N型反射通孔201与P型电流传输金属层172接触以形成电性连接；也即第一反射金属层19不仅需要穿过布拉格反射层18，还需要同时穿过设于第二反射金属层21之上的第一绝缘层20才能与P型电流传输金属层172接触。
进一步的，P型键合金属层231通过第二绝缘层22及第一绝缘层20上预设的绝缘层通孔222(两个绝缘层相互连通设置的通孔)与第二反射金属层21接触以形成电性连接；也即，P型键合金属层231不仅需要穿过设置高度更高的第二绝缘层22，还需要穿过设于第二绝缘层22之下的第一绝缘层20才能与第二反射金属层21进行接触以形成电性连接。N型键合金属层232单独穿过第二绝缘层22上预设的绝缘层通孔221(第二绝缘层22上单独设置的通孔)与第一反射金属层19接触以形成电性连接；也即，N型键合金属层232仅需要穿过第二绝缘层22即可与第一反射金属层19接触以形成电性连接。
综上，通过将第一反射金属层19与第二反射金属层21在芯片的层叠高度上相互错开，即在空间上分层设置，且在第一反射金属层19与第二反射金属层21之间增加第二绝缘层22，从而能够彻底解决现有技术中倒装芯片的N型反射金属层与P型反射金属层处于同一平面时，由于N型反射金属层与P型反射金属层之间距离太短，容易发生短路以及芯片长时间老化后快速失效的问题。
在本实施例当中，MESA台阶13的深度为外延层12厚度的15％-30％，隔离槽16的角度为30°-80°。
在本实施例当中，用于制备电流传输金属层的材料包括Cr、Al、Ti、Ni、Pt、Au、Ag中一种或多种上述金属组合的叠层；布拉格反射层18总厚度为
用于制备第一反射金属层19与第二反射金属层21的材料为Cr、Al、Ti、Ni、Pt、Au、Ag中一种或多种上述金属组合的叠层；用于制备第一绝缘层20与第二绝缘层22的材料为SiO2或SiN，厚度为
用于制备键合金属层的材料为Cr、Al、Ti、Ni、Pt、Au、Ag中一种或多种上述金属组合的叠层。
实施例三
请参阅图5，本发明的第三实施例提供了一种倒装发光二极管芯片，相比于第二实施例，在本实施例当中，P型电流传输金属层171围绕在N型电流传输金属层172的***密集排布。
结合第二实施例，通过将第一反射金属层与第二反射金属层在芯片的层叠高度上相互错开，对应的P型电流传输金属层与N型电流传输金属层也在芯片的层叠高度上相互错开，有效减小电流横向传输距离，从而降低芯片的工作电压。
实施例四
请参阅图6，本发明的第四实施例提供了一种倒装发光二极管芯片的制备方法，用于制备上述第一实施例当中的倒装发光二极管芯片，该制备方法包括步骤S10-S90：
步骤S10，提供一衬底；
步骤S20，在衬底之上制作一外延层，外延层包括依次层叠的缓冲层、N型半导体层、有源层及P型半导体层；
步骤S30，在外延层上制作一MESA台阶，以暴露出N型半导体层；
步骤S40，在MESA台阶及P型半导体层上制作电流阻挡层；
步骤S50，在P型半导体层及电流阻挡层上制作电流扩展层；
步骤S60，对MESA台阶进行蚀刻，去除MESA台阶处的N型半导体层与缓冲层以制作得到隔离槽；
步骤S70，在MESA台阶及扩展层上分别制作N型电流传输金属层与P型电流传输金属层；
步骤S80，在MESA台阶、P型半导体层、电流扩展层、电流传输金属层的表面制作布拉格反射层；
步骤S90，在布拉格反射金属层上制作第一反射金属层，在第一反射金属层上制作第一绝缘层，在第一绝缘层上制作第二反射金属层，在第二反射金属层上制作第二绝缘层，在第二绝缘层上制作键合金属层。
具体而言，该制备方法包括以下步骤：
首先提供一衬底；
接着在衬底上生长外延层；外延层自下而上依次为缓冲层、N型半导体层、有源层及P型半导体层124；
接着制备MESA台阶；通过光刻工艺在P型半导体层表面形成图形，然后通过ICP(电感耦合等离子体)刻蚀工艺，去除掉部分P型半导体层124、有源层及N型半导体层，暴露出MESA台阶，然后去除光刻胶；MESA台阶深度为外延层15％-30％；
接着制备电流阻挡层；利用PECVD(物理化学沉积)工艺在P型半导体层124及MESA台阶表面沉积SiO2，然后光刻形成图形，然后利用SiO2腐蚀液去除掉部分SiO2，然后去除光刻胶；电流阻挡层材料为SiO2或SiN，厚度为
接着制备电流扩展层；利用磁控溅射工艺在MESA台阶、P型半导体层124表面、电流阻挡层表面沉积ITO(氧化铟锡)，然后光刻形成图形，然后利用ITO腐蚀液去除掉部分ITO，然后去除光刻胶；电流扩展层材料为ITO(氧化铟锡)或Ag，厚度为
接着制备隔离槽，通过光刻工艺，在MESA台阶暴露出需要刻蚀的部分，然后利用ICP刻蚀，去除部分MESA台阶处的N型半导体层和缓冲层，暴露出衬底，形成隔离槽；隔离槽的角度为30°-80°；
接着制备电流传输金属层；先光刻形成图形，然后蒸镀金属，然后利用蓝膜剥离技术去除部分金属层，然后去除光刻胶；金属层材料为Cr、Al、Ti、Ni、Pt、Au、Ag中一种或多种上述金属组合的叠层；电流传输金属层分为N型电流传输金属层和P型电流传输金属层；
接着制备布拉格反射层；利用蒸镀技术在MESA台阶、P型半导体层124、电流扩展层、电流产出金属层表面沉积SiO2与Ti3O5叠层，接着光刻形成图形；然后利用ICP刻蚀工艺去除掉部分布拉格反射层，形成布拉格反射层通孔，然后去除光刻胶；布拉格反射层总厚度为
接着制备第一反射金属层，先光刻形成图形，然后蒸镀金属，然后利用蓝膜剥离技术去除部分金属层，然后去除光刻胶；第一反射金属层材料为Cr、Al、Ti、Ni、Pt、Au、Ag中一种或多种上述金属组合的叠层；
接着制备第一绝缘层，利用PECVD(物理化学沉积)工艺在布拉格反射层、第一反射金属层表面沉积SiO2，然后光刻形成图形，然后利用ICP刻蚀工艺去除掉部分SiO2以及SiO2下面的布拉格反射层，形成第一绝缘层及布拉格反射层通孔；第一绝缘层材料为SiO2或SiN，厚度为
接着制备第二反射金属层，先光刻形成图形，然后蒸镀金属，然后利用蓝膜剥离技术去除部分金属层，然后去除光刻胶；第二反射金属层材料为Cr、Al、Ti、Ni、Pt、Au、Ag中一种或多种上述金属组合的叠层；
接着制备第二绝缘层，利用PECVD(物理化学沉积)工艺在第一绝缘层、第二反射金属层表面沉积SiO2，然后光刻形成图形，然后利用ICP刻蚀工艺去除掉部分SiO2形成第二绝缘层及第一绝缘层通孔和单独的第二绝缘层通孔，然后去除光刻胶；第二绝缘层材料为SiO2或SiN，厚度为
接着制备键合金属层；先光刻形成图形，然后蒸镀金属，然后利用蓝膜剥离技术去除部分金属层，然后去除光刻胶；键合金属层的材料为Cr、Al、Ti、Ni、Pt、Au、Ag中一种或多种上述金属组合的叠层；键合金属层分为N型键合金属层和P型键合金属层；
其中，第一反射金属层为N型反射金属层，第二反射金属层为P型反射金属层，N型反射金属层通过布拉格反射层通孔与N型电流传输金属层形成电性连接，P型反射金属层通过第一绝缘层及布拉格反射层通孔与P型电流传输金属层形成电性连接，N型键合金属层通过第二绝缘层及第一绝缘层通孔与N型反射金属层形成电性连接，P型键合金属层通过单独的第二绝缘层通孔与P型反射金属层形成电性连接。
请参阅图7，在另一个实施例当中，该制备方法用于制备上述第二实施例当中的倒装发光二极管芯片，该制备方法经步骤S80直接到步骤S91：
步骤S91，在布拉格反射金属层上制作第二反射金属层，在第二反射金属层上制作第二绝缘层，在第二绝缘层上制作第一反射金属层，在第一反射金属层上制作第一绝缘层，在第一绝缘层上制作键合金属层。
其中，第一反射金属层为P型反射金属层，第二反射金属层为N型反射金属层，P型反射金属层通过布拉格反射层通孔与P型电流传输金属层形成电性连接，N型反射金属层通过第一绝缘层及布拉格反射层通孔与N型电流传输金属层形成电性连接，P型键合金属层通过第二绝缘层及第一绝缘层通孔与P型反射金属层形成电性连接，N型键合金属层通过单独的第二绝缘层通孔与N型反射金属层形成电性连接。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体与详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形与改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种倒装发光二极管芯片，其特征在于，所述芯片包括：
衬底及设于所述衬底之上的外延层，所述外延层包括依次层叠的缓冲层、N型半导体层、有源层及P型半导体层，其中，所述外延层上设有MESA台阶以暴露出所述N型半导体层，所述MESA台阶上设有隔离槽以暴露出所述衬底；
所述芯片还包括电流阻挡层、电流扩展层、电流传输金属层、布拉格反射层、反射金属层、绝缘层及键合金属层；
其中，所述反射金属层包括第一反射金属层与第二反射金属层，所述绝缘层包括第一绝缘层与第二绝缘层，所述第一反射金属层与第二反射金属层在芯片的层叠高度上相互错开，所述第一绝缘层与所述第二绝缘层中的一个设于所述第一反射金属层与所述第二反射金属层之间，与之对应的，所述第一绝缘层与所述第二绝缘层中的另一个设于所述第一反射金属层或所述第二反射金属层与所述键合金属层之间。
2.根据权利要求1所述的倒装发光二极管芯片，其特征在于，所述电流传输金属层包括N型电流传输金属层与P型电流传输金属层；
其中，所述第一反射金属层为N型反射金属层，所述第二反射金属层为P型反射金属层，所述第一反射金属层与所述N型电流传输金属层接触，所述第二反射金属层与所述P型电流传输金属层接触；
或者，所述第一反射金属层为P型反射金属层，所述第二反射金属层为N型反射金属层，所述第一反射金属层与所述P型电流传输金属层接触，所述第二反射金属层与所述N型电流传输金属层接触。
3.根据权利要求2所述的倒装发光二极管芯片，其特征在于，当所述第一反射金属层为N型反射金属层、所述第二反射金属层为P型反射金属层时，所述第一反射金属层通过所述布拉格反射层上预设的N型反射通孔与N型电流传输金属层接触以形成电性连接，第二反射金属层通过所述第一绝缘层及所述布拉格反射层上预设的P型反射通孔与P型电流传输金属层接触以形成电性连接。
4.根据权利要求3所述的倒装发光二极管芯片，其特征在于，所述键合金属层包括N型键合金属层与P型键合金属层；
其中，所述N型键合金属层通过所述第二绝缘层及第一绝缘层上预设的绝缘层通孔与所述第一反射金属层接触以形成电性连接，所述P型键合金属层单独穿过所述第二绝缘层上预设的绝缘层通孔与第二反射金属层接触以形成电性连接。
5.根据权利要求2所述的倒装发光二极管芯片，其特征在于，当所述第一反射金属层为P型反射金属层、所述第二反射金属层为N型反射金属层时，所述第一反射金属层通过所述第一绝缘层及所述布拉格反射层上预设的P型反射通孔与P型电流传输金属层接触以形成电性连接，所述第二反射金属层通过所述布拉格反射层上预设的N型反射通孔与N型电流传输金属层接触以形成电性连接。
6.根据权利要求5所述的倒装发光二极管芯片，其特征在于，所述键合金属层包括N型键合金属层与P型键合金属层；
其中，所述N型键合金属层单独穿过所述第二绝缘层上预设的绝缘层通孔与第一反射金属层接触以形成电性连接，所述P型键合金属层通过所述第二绝缘层及第一绝缘层上预设的绝缘层通孔与所述第二反射金属层接触以形成电性连接。
7.根据权利要求6所述的倒装发光二极管芯片，其特征在于，所述P型电流传输金属层围绕在所述N型电流传输金属层的***密集排布，以减小所述P型电流传输金属层与所述N型电流传输金属层之间的电流横向传输距离。
8.根据权利要求1-7任一项所述的倒装发光二极管芯片，其特征在于，所述MESA台阶的深度为所述外延层厚度的15％-30％。
9.根据权利要求8所述的倒装发光二极管芯片，其特征在于，所述隔离槽的角度为30°-80°。
10.一种倒装发光二极管芯片的制备方法，其特征在于，用于制备权利要求1-9任一项所述的倒装发光二极管芯片，所述制备方法包括：
提供一衬底；
在所述衬底之上制作一外延层，所述外延层包括依次层叠的缓冲层、N型半导体层、有源层及P型半导体层；
在所述外延层上制作一MESA台阶，以暴露出所述N型半导体层；
在所述MESA台阶及所述P型半导体层上制作电流阻挡层；
在所述P型半导体层及所述电流阻挡层上制作电流扩展层；
对所述MESA台阶进行蚀刻，去除MESA台阶处的N型半导体层与缓冲层以制作得到隔离槽；
在所述MESA台阶及所述扩展层上分别制作N型电流传输金属层与P型电流传输金属层；
在所述MESA台阶、P型半导体层、电流扩展层、电流传输金属层的表面制作布拉格反射层；
在所述布拉格反射金属层上制作第一反射金属层，在所述第一反射金属层上制作第一绝缘层，在所述第一绝缘层上制作第二反射金属层，在所述第二反射金属层上制作第二绝缘层，在所述第二绝缘层上制作键合金属层；
或者，在所述布拉格反射金属层上制作第二反射金属层，在所述第二反射金属层上制作第二绝缘层，在所述第二绝缘层上制作第一反射金属层，在所述第一反射金属层上制作第一反射层，在所述第一反射层上制作键合金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210212704.XA CN114709304A (zh) | 2022-03-04 | 2022-03-04 | 一种倒装发光二极管芯片及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210212704.XA CN114709304A (zh) | 2022-03-04 | 2022-03-04 | 一种倒装发光二极管芯片及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114709304A true CN114709304A (zh) | 2022-07-05 |
Family
ID=82167323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210212704.XA Pending CN114709304A (zh) | 2022-03-04 | 2022-03-04 | 一种倒装发光二极管芯片及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114709304A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115050878A (zh) * | 2022-07-27 | 2022-09-13 | 淮安澳洋顺昌光电技术有限公司 | 一种倒装led芯片及其制备方法 |
| CN115579438A (zh) * | 2022-12-09 | 2023-01-06 | 江西兆驰半导体有限公司 | 一种倒装银镜发光二极管芯片及其制备方法 |
| CN115863514A (zh) * | 2023-03-03 | 2023-03-28 | 江西兆驰半导体有限公司 | 一种垂直led芯片及其制备方法 |
| CN116014046A (zh) * | 2022-12-29 | 2023-04-25 | 淮安澳洋顺昌光电技术有限公司 | 一种发光二极管芯片 |
| CN117712245A (zh) * | 2024-02-05 | 2024-03-15 | 江西兆驰半导体有限公司 | 一种倒装led芯片及其制备方法 |
-
2022
- 2022-03-04 CN CN202210212704.XA patent/CN114709304A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115050878A (zh) * | 2022-07-27 | 2022-09-13 | 淮安澳洋顺昌光电技术有限公司 | 一种倒装led芯片及其制备方法 |
| CN115579438A (zh) * | 2022-12-09 | 2023-01-06 | 江西兆驰半导体有限公司 | 一种倒装银镜发光二极管芯片及其制备方法 |
| CN116014046A (zh) * | 2022-12-29 | 2023-04-25 | 淮安澳洋顺昌光电技术有限公司 | 一种发光二极管芯片 |
| CN115863514A (zh) * | 2023-03-03 | 2023-03-28 | 江西兆驰半导体有限公司 | 一种垂直led芯片及其制备方法 |
| CN117712245A (zh) * | 2024-02-05 | 2024-03-15 | 江西兆驰半导体有限公司 | 一种倒装led芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114709304A (zh) | 一种倒装发光二极管芯片及制备方法 | |
| US11804511B2 (en) | Light emitting device with LED stack for display and display apparatus having the same | |
| US9825013B2 (en) | Transfer-bonding method for the light emitting device and light emitting device array | |
| US11552061B2 (en) | Light emitting device with LED stack for display and display apparatus having the same | |
| CN109244197B (zh) | 一种倒装结构发光二极管芯片及其制备方法 | |
| US20220367771A1 (en) | Display device using micro led, and manufacturing method therefor | |
| CN114725276B (zh) | Micro-LED分立器件 | |
| JP6410870B2 (ja) | 発光ダイオード | |
| JP2013045846A (ja) | 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法 | |
| CN114899298B (zh) | 一种像素单元及其制作方法、微显示屏、分立器件 | |
| CN114899286A (zh) | 一种像素级分立器件及其制作方法 | |
| CN114335279A (zh) | 一种倒装高压发光二极管芯片及制备方法 | |
| CN114551680A (zh) | 一种倒装发光二极管芯片及制备方法 | |
| CN114864777A (zh) | Led芯片及其制备方法 | |
| CN114050171A (zh) | 发光二极管芯片及发光装置 | |
| CN113270522A (zh) | 一种微发光二极管芯片、其制作方法及显示装置 | |
| US20220302352A1 (en) | Mini light-emitting diode chip and manufacturing method thereof | |
| CN113437197A (zh) | 一种倒装led芯片及其制作方法 | |
| CN112510133A (zh) | 发光二极管芯片、发光二极管及发光二极管芯片制备方法 | |
| CN210325841U (zh) | 发光二极管芯片及发光二极管 | |
| CN116230734B (zh) | 一种全彩mini LED芯片及制备方法 | |
| CN215869439U (zh) | Led芯片 | |
| US20220005792A1 (en) | Light emitting device and display apparatus having the same | |
| US20220336428A1 (en) | Light emitting diode and display apparatus having the same | |
| CN115394762B (zh) | 一种具有透明衬底的像素级分立器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |