CN115579399A - 一种碳化硅mosfet元胞版图结构 - Google Patents

一种碳化硅mosfet元胞版图结构 Download PDF

Info

Publication number
CN115579399A
CN115579399A CN202211587276.5A CN202211587276A CN115579399A CN 115579399 A CN115579399 A CN 115579399A CN 202211587276 A CN202211587276 A CN 202211587276A CN 115579399 A CN115579399 A CN 115579399A
Authority
CN
China
Prior art keywords
region
silicon carbide
type
source
mosfet cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211587276.5A
Other languages
English (en)
Inventor
陈显平
钱靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Original Assignee
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingchuang Semiconductor Research Institute Co ltd, Shenzhen Pingchuang Semiconductor Co ltd filed Critical Chongqing Pingchuang Semiconductor Research Institute Co ltd
Priority to CN202211587276.5A priority Critical patent/CN115579399A/zh
Publication of CN115579399A publication Critical patent/CN115579399A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供了一种碳化硅MOSFET元胞版图结构。该结构包括SBD和四个八边形碳化硅MOSFET元胞结构，通过改变所述八边形碳化硅MOSFET元胞结构的斜边比例从而调节所述中间方形空洞区域与所述八边形碳化硅MOSFET元胞结构的元胞版图占比，并设置与所述中间方形空洞区域面积相同的所述SBD。本申请中与源极金属相连的P+区域能够屏蔽部分分离栅结构的栅氧化层电场，提高可靠性，八边形交错排列结构形成的中心区域来集成SBD，结构布局简单，工艺简单。

Description

一种碳化硅MOSFET元胞版图结构
技术领域
本申请涉及半导体器件技术领域，具体涉及一种碳化硅MOSFET元胞版图结构。
背景技术
碳化硅MOSFET器件凭借其更低的功耗、更高的开关频率，在许多大功率变流器应用场景下，正逐步取代硅基IGBT器件。传统碳化硅功率MOSFET元胞包括漏极、源极、第一隔离栅极区域、衬底、第一N型碳化硅区域、第一源极区域、JFET区域。第一N型碳化硅区域具有第一N型掺杂浓度，位于衬底上方，具有第一表面；衬底具有第二表面。JFET区域与第一N型碳化硅区域相邻或者位于第一N型碳化硅区域内；第一源极区域，位于第一N型碳化硅区域上方、JFET区域两侧，第一源极区域包括第二N型碳化硅区域、第一P型体区、第二P型体区，第二N型碳化硅区域具有第二N型掺杂浓度，第二N型掺杂浓度可以大于第一N型掺杂浓度，第一P型体区具有第一P型掺杂浓度，第二P型体区具有第二P型掺杂浓度，第二P型掺杂浓度可以大于第一P型掺杂浓度；第一隔离栅极区域位于JFET区域和第一源极区域上方，第一隔离栅极区域包括栅氧层、栅电极层、钝化层；源极包括第一金属化层，第一金属层在第一表面上方延伸并且与第一源极区域直接接触在交界位置处形成欧姆接触。漏极包括第二金属化层，第二金属化层在第二表面下方延伸并且与衬底在交界位置处形成欧姆接触。
由于传统MOSFET器件存在第三象限工作时体二极管特性退化问题，在功率碳化硅MOSFET应用于大功率变流器时，都需要并联一个续流二极管在MOS关断时提供电流通路。但靠堆叠硬件在外部反向并联肖特基势垒二极管SBD（Schottky Barrier Diode）将会增大电路规模及***成本，降低集成度，引入更多寄生的电容电感。
发明内容
为了解决上述技术问题，本发明提出了一种碳化硅MOSFET元胞版图结构，通过八边形交错排列结构形成的中心区域来集成SBD，与源极金属相连的P+型源区能够屏蔽部分分离栅结构的栅氧化层电场，结构布局简单的同时，提高了结构的可靠性。
本发明所采用的技术方案如下：
一种碳化硅MOSFET元胞版图结构，该结构包括SBD和四个八边形碳化硅MOSFET元胞结构；
四个所述八边形碳化硅MOSFET元胞结构的斜边对接阵列排布形成中间方形空洞区域；
所述SBD设置于所述中间方形空洞区域，SBD所在的中间方形空洞区域与四个所述八边形碳化硅MOSFET元胞结构的斜边相互接触。
进一步的，四个所述八边形碳化硅MOSFET元胞结构的连接结构包括正常栅极结构与裂栅结构，所述SBD所在的中间方形空洞区域为裂栅结构，SBD所在的中间方形空洞区域与四个所述八边形碳化硅MOSFET元胞结构的斜边相互接触区域均为正常栅极结构。
进一步的，四个所述八边形碳化硅MOSFET元胞结构均包括：
N型碳化硅衬底；
第一源级金属，与所述N型碳化硅衬底欧姆接触；
N型漂移区，由所述N型碳化硅衬底外延生长而形成，在沿外延生长方向的外延层顶部，所述N型漂移区的表面内设置有第一源极区域、第二源极区域和JFET区，所述所述第一源极区域包括具有不同掺杂浓度的P-Body区、第一P+型源区以及N+型源区，所述第一P+型源区和N+型源区相邻且位于所述P-Body区之上，所述N+型源区比所述第一P+型源区更加靠近所述JFET区；第二源极区域为第二P+型源区，所述JFET区位于所述第一源极区域和第二源极区域之间；
在N型漂移区上制备有隔离栅极区，所述隔离栅极区与所述N型漂移区欧姆接触，所述隔离栅极区包括POLY区，在所述POLY区表面包裹一层栅氧化层；
在N型漂移区和隔离栅极区上生长第二源级金属，所述第二源级金属与所述N型漂移区欧姆接触。
进一步的，四个所述八边形碳化硅MOSFET元胞结构中的每一个均与所述SBD共同使用一个所述N型漂移区和结终端。
进一步的，所述N型碳化硅衬底的衬底浓度为1e19~1e21cm-3，所述N型碳化硅衬底的衬底厚度为100~500μm。
进一步的，所述P-Body区的离子注入剂量为1e13~1e15cm-2，注入能量为50~400KeV，结深为0.6~1.2μm，形成的所述P-Body区的浓度范围为5e16~5e18cm-3。
进一步的，所述P+型源区的离子注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，形成的所述P+型源区的掺杂浓度范围为5e18~1e20cm-3。
进一步的，所述N+型源区的离子注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，形成的所述N+型源区的掺杂浓度范围为5e18~1e20cm-3。
进一步的，所述JFET区的离子注入剂量为1e11~1e14cm-2，注入能量为20~300KeV，结深为0.1~0.8μm，形成的所述JFET区掺杂浓度范围为1e16~1e18cm-3。
一种上述碳化硅MOSFET元胞版图结构的制作方法，其特征在于，该制作方法包括如下步骤：
步骤1、在N型碳化硅衬底外延层生长N型漂移区；
步骤2、在N型漂移区上进行多次离子注入以生成第一源极区域、第二源极区域、JFET区和SBD区，所述第一源极区域包括具有不同掺杂浓度的P-Body区、第一P+型源区以及N+型源区，第二源极区域为第二P+型源区；
步骤3、在N型漂移区上制备隔离栅极区，所述隔离栅极区包括POLY区，通过热氧生长方式在所述POLY区表面包裹一层栅氧化层，通过金属溅射在SBD区上方形成肖特基接触区；
步骤4、在N型漂移区、隔离栅极区和SBD区上生长源极金属；
步骤5、在N型碳化硅衬底下方生长漏极金属。
通过本申请实施例，可以获得如下技术效果：
八边形交错排列结构形成的中心区域来集成SBD，结构布局简单，工艺简单。部分***栅结构能降低栅漏电容，但也会导致器件***处栅氧化层电场过高，本申请中与源极金属相连的P+型源区能够屏蔽部分分离栅结构的栅氧化层电场，提高可靠性。选用八边形的原因是只有八边形交错排布才能形成中间用于集成SBD的方形区域，不需要额外复杂布局，即可实现最佳的SBD胞内集成。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为碳化硅MOSFET元胞版图的一种结构示意图；
图2为碳化硅MOSFET元胞版图的另一种结构示意图；
图3为芯片结构的剖面图；
图4（a）至图4（n）为本申请方法各步骤中间产物的结构示意图。
附图标记：
1 P+型源区、2 N+型源区、3 P-Body区、4 接触窗。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本申请保护的范围。
图1、图2分别表示两种集成SBD的八边形碳化硅MOSFET元胞版图结构的整体示意图。如图1所示，本申请的一种集成SBD的八边形碳化硅MOSFET元胞版图结构，该结构包括SBD以及四个八边形碳化硅MOSFET元胞结构，四个八边形碳化硅MOSFET元胞结构的斜边对接阵列排布形成中间方形空洞区域，SBD设置于中间方形空洞区域，SBD与八边形碳化硅MOSFET元胞结构的斜边相互接触。
四个八边形碳化硅MOSFET元胞结构的连接结构包括正常栅极结构与裂栅结构，SBD所在的中间方形空洞区域为裂栅结构，SBD与四个八边形碳化硅MOSFET元胞结构的斜边相互接触区域均为正常栅极结构。四个八边形碳化硅MOSFET元胞结构均包括：
N型碳化硅衬底；
第一源级金属，与N型碳化硅衬底欧姆接触；
N型漂移区，由N型碳化硅衬底外延生长而形成，在沿外延生长方向的一端，N型漂移区的表面内设置有第一源极区域、第二源极区域和JFET区，第一源极区域包括具有不同掺杂浓度的P-Body区、第一P+型源区以及N+型源区，第一P+型源区和N+型源区相邻且位于P-Body区之上，N+型源区比第一P+型源区更加靠近JFET区；第二源极区域为第二P+型源区，JFET区位于第一源极区域和第二源极区域之间。
在N型漂移区上制备有隔离栅极区，隔离栅极区与N型漂移区欧姆接触，隔离栅极区包括POLY区，在POLY区表面包裹一层栅氧化层；在N型漂移区和隔离栅极区上生长第二源级金属，第二源级金属与N型漂移区欧姆接触。四个八边形碳化硅MOSFET元胞结构中的每一个均与SBD共同使用一个N型漂移区和结终端。
N型碳化硅衬底的衬底浓度为1e19~1e21cm-3，N型碳化硅衬底的衬底厚度为100~500μm。P-Body区的离子注入剂量为1e13~1e15cm-2，注入能量为50~400KeV，结深为0.6~1.2μm，形成的P-Body区的浓度范围为5e16~5e18cm-3。第一P+型源区、第二P+型源区的离子注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，形成的P+型源区的掺杂浓度范围为5e18~1e20cm-3。N+型源区的离子注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，形成的N+型源区的掺杂浓度范围为5e18~1e20cm-3。JFET区的离子注入剂量为1e11~1e14cm-2，注入能量为20~300KeV，结深为0.1~0.8μm，形成的JFET区掺杂浓度范围为1e16~1e18cm-3。
图1和图2两种元胞版图结构的差异仅在于中间的方形SBD面积占比有所不同，用于表示可通过调节八边形的斜边直边比例来调节中间SBD区域占比，从而体现调节灵活。图3为芯片结构的剖面图。
八边形碳化硅MOSFET元胞版图结构的制作方法包括如下步骤，各个步骤的中间产物的结构示意图如图4（a）至图4（n）所示：
步骤1、在N型碳化硅衬底外延层生长N型漂移区；
所述N型碳化硅衬底衬底浓度为1e19~1e21cm-3，衬底厚度为100~500μm，如图4（a）所示。在N型碳化硅衬底外延层生长N型漂移区N-drift，所述外延层厚度为5~50μm，掺杂浓度为1e15~1e17 cm-3，如图4（b）所示。
步骤2、在N型漂移区上进行多次离子注入以生成第一源极区域、第二源极区域、JFET区和SBD区，所述所述第一源极区域包括具有不同掺杂浓度的P-Body区、第一P+型源区以及N+型源区，第二源极区域为第二P+型源区；
在上述步骤中，将P-Body区离子注入，在N型漂移区N-drift的左右两侧分别形成对称的P-Body区，注入剂量为1e13~1e15cm-2，注入能量为50~400KeV，结深为0.6~1.2μm，形成的P-Body掺杂区域浓度范围为5e16~5e18cm-3，如图4（c）所示。共用一块掩膜版，在两个SBD与P-Body区之间的区域、以及P-Body区内部靠近边缘的区域注入P+区离子，P+区离子的注入剂量为1e14~1e16cm-2，注入能量为40~300KeV，结深为0.1~0.8μm，形成的第一P+型源区、第二P+型源区掺杂浓度范围为5e18~1e20cm-3，如图4（d）所示。在P-Body区中靠近第一P+型源区的位置注入N+区离子，N+区离子的注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，形成的N+型源区掺杂浓度范围为5e18~1e20cm-3，如图4（e）所示。在第一P+型源区和P-Body区之间注入JFET区离子，JFET区离子注入剂量为1e11~1e14cm-2，注入能量为20~300KeV，结深为0.1~0.8μm，形成的N+型源区掺杂浓度范围为1e16~1e18cm-3，如图4（f）所示。碳膜退火，激活注入离子，淀积碳膜厚度为0.1~2.0μm，退火温度为1000℃~2000℃，退火时间为0.1~1h，如图4（g）所示，场氧淀积刻蚀，场氧厚度为0.5~4μm。
步骤3、在N型漂移区上制备隔离栅极区，所述隔离栅极区包括POLY区，通过热氧生长方式在所述POLY区表面包裹一层栅氧化层，通过肖特基接触金属溅射在SBD区上方形成肖特基接触区；
在上述步骤3中，在N+型源区、JFET区以及P-body区上方生长栅氧化层Oxide区，所述栅氧化层oxide区的生长温度为1000~1500℃，时间为0.5~4h，生长环境为干氧/空气/水蒸气，生长完栅氧化层厚度为0.3~0.8μm，如图4（h）所示。在所述栅氧化层oxide区之上进行淀积刻蚀以形成多晶硅栅极Poly区，多晶硅栅极Poly区中多晶硅淀积厚度为0.5~3.0μm，如图4（i）所示。进行绝缘层淀积刻蚀以形成将所述多晶硅栅极Poly区包围其中的栅氧化层Oxide区，栅氧化层Oxide区的淀积厚度为0.5~3.0μm，如图4（j）所示。
进行欧姆接触开孔金属溅射以形成Ohmic区，溅射金属为Ti/Ni，所述Ohmic区的厚度为0.05~0.5μm，如图4（k）所示。进行肖特基接触金属溅射以在SBD结构上方形成肖特基接触Schottky区，溅射金属为Ti/Ni/W/Pt，溅射厚度为0.05~0.5μm，退火温度为1000~2000℃，如图4（l）所示。
步骤4、在N型漂移区、隔离栅极区和SBD区上生长源极金属；
在上述步骤4中，进行栅极接触开孔，进行金属淀积刻蚀以形成芯片顶部的源级金属Metal区，将所述Metal区作为源极金属，金属厚度为0.5~5.0μm，如图4（m）所示。
步骤5、在N型碳化硅衬底下方生长漏极金属。
进行背部欧姆接触及金属淀积以形成芯片底部的漏极金属Metal区，将Metal区所述作为漏极金属，金属厚度为0.5~5.0μm，如图4（n）所示。
综上所述，本申请通过新的元胞结构设计，将SBD集成到碳化硅MOSFET器件内部，不但能够减少器件的封装成本，提高器件集成度，还能避免额外的寄生效应。此外，集成SBD的碳化硅MOSFET结构中，碳化硅MOSFET和SBD共用一个漂移区和结终端，从而进一步减小了芯片面积。研究表明，将SBD均匀地***到每个碳化硅MOSFET元胞之中，能够使SBD工作在最大的电流下，体二极管也不会导通，因此胞内集成要比胞外集成更有优势。此外，相较于裂源结构，裂栅结构降低了栅漏面积，减小了栅漏电容，能够提高开关速度，降低开关功耗。
专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。 所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置和设备的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本发明实施例方案的目的。
另外，在本发明实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
应理解，本发明的发明内容及实施例中各步骤的序号的大小并不绝对意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

Claims (10)

1.一种碳化硅MOSFET元胞版图结构，其特征在于，该结构包括SBD和四个八边形碳化硅MOSFET元胞结构；
四个所述八边形碳化硅MOSFET元胞结构的斜边对接阵列排布形成中间方形空洞区域；
所述SBD设置于所述中间方形空洞区域，SBD所在的中间方形空洞区域与四个所述八边形碳化硅MOSFET元胞结构的斜边相互接触。
2.根据权利要求1所述的碳化硅MOSFET元胞版图结构，其特征在于，四个所述八边形碳化硅MOSFET元胞结构的连接结构包括正常栅极结构与裂栅结构，所述SBD所在的中间方形空洞区域为裂栅结构，SBD所在的中间方形空洞区域与四个所述八边形碳化硅MOSFET元胞结构的斜边相互接触区域均为正常栅极结构。
3.根据权利要求2所述的碳化硅MOSFET元胞版图结构，其特征在于，四个所述八边形碳化硅MOSFET元胞结构均包括：
N型碳化硅衬底；
第一源级金属，与所述N型碳化硅衬底欧姆接触；
N型漂移区，由所述N型碳化硅衬底外延生长而形成，在沿外延生长方向的外延层顶部，所述N型漂移区的表面内设置有第一源极区域、第二源极区域和JFET区，所述第一源极区域包括具有不同掺杂浓度的P-Body区、第一P+型源区以及N+型源区，所述第一P+型源区和N+型源区相邻且位于所述P-Body区之上，所述N+型源区比所述第一P+型源区更加靠近所述JFET区；第二源极区域为第二P+型源区，所述JFET区位于所述第一源极区域和第二源极区域之间；
在N型漂移区上制备有隔离栅极区，所述隔离栅极区与所述N型漂移区欧姆接触，所述隔离栅极区包括POLY区，在所述POLY区表面包裹一层栅氧化层；
在N型漂移区和隔离栅极区上生长第二源级金属，所述第二源级金属与所述N型漂移区欧姆接触。
4.根据权利要求3所述的碳化硅MOSFET元胞版图结构，其特征在于，四个所述八边形碳化硅MOSFET元胞结构中的每一个均与所述SBD共同使用一个所述N型漂移区和结终端。
5.根据权利要求4所述的碳化硅MOSFET元胞版图结构，其特征在于，所述N型碳化硅衬底的衬底浓度为1e19~1e21cm-3，所述N型碳化硅衬底的衬底厚度为100~500μm。
6.根据权利要求4所述的碳化硅MOSFET元胞版图结构，其特征在于，所述P-Body区的离子注入剂量为1e13~1e15cm-2，注入能量为50~400KeV，结深为0.6~1.2μm，形成的所述P-Body区的浓度范围为5e16~5e18cm-3。
7.根据权利要求4所述的碳化硅MOSFET元胞版图结构，其特征在于，所述P+型源区的离子注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，形成的所述P+型源区的掺杂浓度范围为5e18~1e20cm-3。
8.根据权利要求4所述的碳化硅MOSFET元胞版图结构，其特征在于，所述N+型源区的离子注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，形成的所述N+型源区的掺杂浓度范围为5e18~1e20cm-3。
9.根据权利要求4所述的碳化硅MOSFET元胞版图结构，其特征在于，所述JFET区的离子注入剂量为1e11~1e14cm-2，注入能量为20~300KeV，结深为0.1~0.8μm，形成的所述JFET区掺杂浓度范围为1e16~1e18cm-3。
10.一种如权利要求1至9之一所述碳化硅MOSFET元胞版图结构的制作方法，其特征在于，该制作方法包括如下步骤：
步骤1、在N型碳化硅衬底外延层生长N型漂移区；
步骤2、在N型漂移区上进行多次离子注入以生成第一源极区域、第二源极区域、JFET区和SBD区，所述第一源极区域包括具有不同掺杂浓度的P-Body区、第一P+型源区以及N+型源区，第二源极区域为第二P+型源区；
步骤3、在N型漂移区上制备隔离栅极区，所述隔离栅极区包括POLY区，通过热氧生长方式在所述POLY区表面包裹一层栅氧化层，通过金属溅射在SBD区上方形成肖特基接触区；
步骤4、在N型漂移区、隔离栅极区和SBD区上生长源极金属；
步骤5、在N型碳化硅衬底下方生长漏极金属。
CN202211587276.5A 2022-12-12 2022-12-12 一种碳化硅mosfet元胞版图结构 Pending CN115579399A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211587276.5A CN115579399A (zh) 2022-12-12 2022-12-12 一种碳化硅mosfet元胞版图结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211587276.5A CN115579399A (zh) 2022-12-12 2022-12-12 一种碳化硅mosfet元胞版图结构

Publications (1)

Publication Number Publication Date
CN115579399A true CN115579399A (zh) 2023-01-06

Family

ID=84590266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211587276.5A Pending CN115579399A (zh) 2022-12-12 2022-12-12 一种碳化硅mosfet元胞版图结构

Country Status (1)

Country Link
CN (1) CN115579399A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115763259A (zh) * 2023-02-13 2023-03-07 泰科天润半导体科技（北京）有限公司 一种交叉式平面栅碳化硅vdmosfet的制造方法
CN117253923A (zh) * 2023-11-20 2023-12-19 深圳平创半导体有限公司 集成jbs的凸台***栅碳化硅mosfet及制备工艺
CN117995841A (zh) * 2024-04-03 2024-05-07 深圳市至信微电子有限公司 一种lvff碳化硅场效应管及制备工艺

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140175559A1 (en) * 2012-12-20 2014-06-26 Industrial Technology Research Institute Integrated device having mosfet cell array embedded with barrier schottky diode
US20160005883A1 (en) * 2014-07-02 2016-01-07 Hestia Power Inc. Silicon carbide semiconductor device
US20160111533A1 (en) * 2014-07-02 2016-04-21 Hestia Power Inc. Silicon carbide semiconductor device
CN107580725A (zh) * 2015-02-11 2018-01-12 莫诺利斯半导体有限公司 高压半导体器件及其制造方法
CN107845683A (zh) * 2016-09-21 2018-03-27 株式会社东芝 半导体装置
CN109216351A (zh) * 2017-07-05 2019-01-15 意法半导体股份有限公司 具有集成二极管的碳化硅mosfet器件及其制造方法
CN111986991A (zh) * 2020-08-19 2020-11-24 株洲中车时代半导体有限公司 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件
CN112786587A (zh) * 2019-11-08 2021-05-11 株洲中车时代电气股份有限公司 一种碳化硅mosfet器件及其元胞结构
CN114220844A (zh) * 2021-12-15 2022-03-22 株洲中车时代半导体有限公司 集成sbd的碳化硅mosfet器件及其制备方法
CN217306514U (zh) * 2022-01-17 2022-08-26 海科(嘉兴)电力科技有限公司 集成结势垒肖特基二极管的平面型功率mosfet器件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140175559A1 (en) * 2012-12-20 2014-06-26 Industrial Technology Research Institute Integrated device having mosfet cell array embedded with barrier schottky diode
US20160005883A1 (en) * 2014-07-02 2016-01-07 Hestia Power Inc. Silicon carbide semiconductor device
US20160111533A1 (en) * 2014-07-02 2016-04-21 Hestia Power Inc. Silicon carbide semiconductor device
CN107580725A (zh) * 2015-02-11 2018-01-12 莫诺利斯半导体有限公司 高压半导体器件及其制造方法
CN107845683A (zh) * 2016-09-21 2018-03-27 株式会社东芝 半导体装置
CN109216351A (zh) * 2017-07-05 2019-01-15 意法半导体股份有限公司 具有集成二极管的碳化硅mosfet器件及其制造方法
CN112786587A (zh) * 2019-11-08 2021-05-11 株洲中车时代电气股份有限公司 一种碳化硅mosfet器件及其元胞结构
CN111986991A (zh) * 2020-08-19 2020-11-24 株洲中车时代半导体有限公司 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件
CN114220844A (zh) * 2021-12-15 2022-03-22 株洲中车时代半导体有限公司 集成sbd的碳化硅mosfet器件及其制备方法
CN217306514U (zh) * 2022-01-17 2022-08-26 海科(嘉兴)电力科技有限公司 集成结势垒肖特基二极管的平面型功率mosfet器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115763259A (zh) * 2023-02-13 2023-03-07 泰科天润半导体科技（北京）有限公司 一种交叉式平面栅碳化硅vdmosfet的制造方法
CN117253923A (zh) * 2023-11-20 2023-12-19 深圳平创半导体有限公司 集成jbs的凸台***栅碳化硅mosfet及制备工艺
CN117995841A (zh) * 2024-04-03 2024-05-07 深圳市至信微电子有限公司 一种lvff碳化硅场效应管及制备工艺

Similar Documents

Publication Publication Date Title
TWI464885B (zh) 在金氧半場效電晶體元件中整合肖特基之結構及其方法
CN115579399A (zh) 一种碳化硅mosfet元胞版图结构
CN101452967B (zh) 肖特基势垒二极管器件及其制作方法
CN108962977B (zh) 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
CN111081759B (zh) 一种增强型碳化硅mosfet器件及其制造方法
CN114975602B (zh) 一种高可靠性的igbt芯片及其制作方法
CN108346688B (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN115332317A (zh) 集成sbd的碳化硅平面mosfet及其制造方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN114927562B (zh) 碳化硅jfet器件结构及其制备方法
CN102097479A (zh) 一种低压埋沟vdmos器件
CN117080269A (zh) 一种碳化硅mosfet器件及其制备方法
CN116454137A (zh) 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法
CN115832052A (zh) 胞内集成二极管的碳化硅mosfet器件及其制备方法
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN111370479A (zh) 沟槽栅功率器件及其制造方法
CN112216743A (zh) 沟槽功率半导体器件及制造方法
CN102290434B (zh) 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
CN115117151B (zh) 一种具复合元胞结构的igbt芯片及其制作方法
CN106876471B (zh) 双槽umosfet器件
CN112259599B (zh) 一种硅片键合式igbt器件及其制作方法
CN111199970B (zh) 用于静电防护的晶体管结构及其制造方法
CN109390336B (zh) 一种新型宽禁带功率半导体器件及其制作方法
CN113437142A (zh) 一种沟槽式igbt结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230106

RJ01 Rejection of invention patent application after publication