CN101452967B - 肖特基势垒二极管器件及其制作方法 - Google Patents

肖特基势垒二极管器件及其制作方法 Download PDF

Info

Publication number
CN101452967B
CN101452967B CN2007100943496A CN200710094349A CN101452967B CN 101452967 B CN101452967 B CN 101452967B CN 2007100943496 A CN2007100943496 A CN 2007100943496A CN 200710094349 A CN200710094349 A CN 200710094349A CN 101452967 B CN101452967 B CN 101452967B
Authority
CN
China
Prior art keywords
active region
cathode active
polysilicon
region
barrier diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100943496A
Other languages
English (en)
Other versions
CN101452967A (zh
Inventor
过乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2007100943496A priority Critical patent/CN101452967B/zh
Publication of CN101452967A publication Critical patent/CN101452967A/zh
Application granted granted Critical
Publication of CN101452967B publication Critical patent/CN101452967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种肖特基势垒二极管器件，在N-阱上包括的正极有源区中包括环形硅沟槽，所述硅沟槽内填充有多晶硅，所述多晶硅与所述N-阱之间隔离有栅氧化层，所述沟槽两外侧上部均有P型杂质重掺杂区，正极有源区和负极有源区上方均覆盖有金属硅化物层。本发明还公开了一种肖特基势垒二极管器件的制作方法，其步骤包括，先在N-阱上制作隔离区；然后刻蚀出环形硅沟槽；依次生长栅氧化层和淀积多晶硅并进行刻蚀，然后对P型杂质重掺杂区和负极有源区进行掺杂；淀积正极有源区和负极有源区上方的金属硅化物层。本发明工艺步骤简单，通过在肖特基接触区域外掺杂P型杂质精确控制与金属硅化物的接触面积，提高肖特基管的反向击穿电压低，减小漏电。

Description

肖特基势垒二极管器件及其制作方法
技术领域
本发明涉及一种半导体器件，尤其是一种肖特基势垒二极管器件。本发明还涉及一种半导体器件的制作方法，尤其是一种肖特基势垒二极管的制作方法。
背景技术
肖特基二极管器件主要应用于高速整流领域。现有的肖特基二极管的结构基本上为Ti/W等金属合金层延伸到N型外延层通过在适当的合金温度后形成的，这种器件性能稳定，能有效地降低饱和压降和提高开关速度，但这种器件制作工艺复杂，与普通CMOS工艺不兼容。同时肖特基管的反向击穿电压低，漏电大也是急需解决的问题。
发明内容
本发明所要解决的技术问题是提供一种肖特基势垒二极管器件，以及一种肖特基势垒二极管器件的制作方法，能够通过简单的工艺步骤，精确控制肖特基接触区域面积，减小肖特基势垒二极管的漏电，提高的反向击穿电压。
为解决上述技术问题，本发明肖特基势垒二极管器件的技术方案是，在N-阱上包括有正极有源区、负极有源区和隔离区，所述隔离区将所述正极有源区和负极有源区隔开，所述正极有源区中包括环形硅沟槽，所述硅沟槽内填充有多晶硅，所述多晶硅与所述N-阱之间隔离有栅氧化层，所述沟槽两外侧上部均有P型杂质重掺杂区，所述负极有源区为N型杂质重掺杂区，所述正极有源区和负极有源区上方均覆盖有金属硅化物层。
本发明肖特基势垒二极管的制作方法的技术方案是，包括如下步骤：
(1)在N-阱上制作隔离区；
(2)刻蚀出环形硅沟槽；
(3)依次生长栅氧化层和淀积多晶硅；
(4)对硅沟槽以外的多晶硅进行刻蚀，然后对P型杂质重掺杂区和负极有源区进行掺杂；
(5)淀积正极有源区和负极有源区上方的金属硅化物层。
本发明利用现有CMOS工艺，实现了金属硅化物和N-阱间的直接接触，在肖特基接触区域之外刻蚀出一圈沟槽，在沟槽内生长栅氧化层、淀积多晶硅以及金属硅化物，从而形成肖特基势垒二极管，其工艺步骤简单，通过在肖特基接触区域外掺杂P型杂质精确控制与金属硅化物的接触面积，提高肖特基管的反向击穿电压低，减小漏电。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为本发明肖特基势垒二极管器件的剖面结构示意图；
图2～图5为本发明肖特基势垒二极管器件制作方法各步骤的示意图；
图6为本发明肖特基势垒二极管器件的俯视示意图。
具体实施方式
本发明提供了一种肖特基势垒二极管器件，如图1所示，在N-阱上包括有正极有源区、负极有源区和隔离区，所述隔离区Field将所述正极有源区和负极有源区隔开，所述正极有源区中包括环形硅沟槽，所述硅沟槽内填充有多晶硅，所述多晶硅与所述N-阱之间隔离有栅氧化层，所述沟槽两外侧上部均有P型杂质重掺杂区，如图1中P+区域所示，所述负极有源区为N型杂质重掺杂区，如图1中N+区域所示，所述正极有源区和负极有源区上方均覆盖有金属硅化物层。
本发明还提供了一种上述肖特基势垒二极管器件的制作方法，包括如下步骤：
(1)在N-阱上制作隔离区；
(2)刻蚀出环形硅沟槽，如图2所示；
(3)依次生长栅氧化层和淀积多晶硅；
(4)对硅沟槽以外的多晶硅进行刻蚀，然后对P型杂质重掺杂区和负极有源区进行掺杂，如图3所示；
(5)淀积正极有源区和负极有源区上方的金属硅化物层，如图4所示。
最后进行后续工艺，制作肖特基势垒二极管器件的接触电极等部分，从而完成如图5所示的肖特基势垒二极管的器件结构。
本发明肖特基势垒二极管器件及其制作方法还可结合图6所示，对图6中有源区刻蚀区域进行刻蚀，就得到了环形硅沟槽。正极有源区上设置有正极电极，负极有源区上设置有负极电极。负极有源区套在正极有源区外，中间隔有隔离区Field。图6中，线条NP所包围的区域中，进行N型杂质的掺杂，成为N型杂质重掺杂区；线条PP所包围的区域中，进行P型杂质掺杂，成为P型杂质重掺杂区。
本发明利用现有CMOS工艺，通过金属硅化物层来实现合金化金属和N-阱间的直接接触，在肖特基接触区域之外刻蚀出一圈沟槽，运用形成MOS管栅极区域的方法，在沟槽内生长栅氧化层、淀积多晶硅以及金属硅化物，从而形成一种肖特基势垒二极管；同时通过在肖特基接触区域外掺杂P型杂质精确控制接触面积，反向工作时，环形硅沟槽附近的N-阱区域产生指向多晶硅的电场，可以有效分解由N-阱指向金属硅化物层的电场，以此提高了击穿电压，减小了漏电。

Claims (2)

1.一种肖特基势垒二极管器件，其特征在于，在N-阱上包括有正极有源区、负极有源区和隔离区，所述隔离区将所述正极有源区和负极有源区隔开，所述正极有源区中包括环形硅沟槽，所述硅沟槽内填充有多晶硅，所述多晶硅与所述N-阱之间隔离有栅氧化层，所述沟槽两外侧上部均有P型杂质重掺杂区，所述负极有源区为N型杂质重掺杂区，所述正极有源区和负极有源区上方均覆盖有金属硅化物层。
2.一种如权利要求1所述的肖特基势垒二极管器件的制作方法，其特征在于，包括如下步骤：
(1)在N-阱上制作隔离区；
(2)刻蚀出环形硅沟槽；
(3)依次生长栅氧化层和淀积多晶硅；
(4)对硅沟槽以外的多晶硅进行刻蚀，然后对P型杂质重掺杂区和负极有源区进行掺杂；
(5)淀积正极有源区和负极有源区上方的金属硅化物层。
CN2007100943496A 2007-11-30 2007-11-30 肖特基势垒二极管器件及其制作方法 Active CN101452967B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100943496A CN101452967B (zh) 2007-11-30 2007-11-30 肖特基势垒二极管器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100943496A CN101452967B (zh) 2007-11-30 2007-11-30 肖特基势垒二极管器件及其制作方法

Publications (2)

Publication Number Publication Date
CN101452967A CN101452967A (zh) 2009-06-10
CN101452967B true CN101452967B (zh) 2010-11-03

Family

ID=40735085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100943496A Active CN101452967B (zh) 2007-11-30 2007-11-30 肖特基势垒二极管器件及其制作方法

Country Status (1)

Country Link
CN (1) CN101452967B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094358A (zh) * 2011-11-01 2013-05-08 比亚迪股份有限公司 一种肖特基二极管及其制造方法
CN103456773A (zh) * 2012-05-30 2013-12-18 中芯国际集成电路制造(上海)有限公司 肖特基二极管及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247694A (zh) * 2012-02-07 2013-08-14 刘福香 一种沟槽肖特基半导体装置及其制备方法
CN103383969B (zh) * 2012-05-06 2017-04-26 朱江 一种肖特基器件及其制备方法
CN102683431B (zh) * 2012-06-11 2016-09-07 上海华虹宏力半导体制造有限公司 肖特基二极管及其制造方法
CN103681318B (zh) * 2012-09-18 2016-06-29 桂林斯壮微电子有限责任公司 使用硅的选择氧化技术制造结势垒肖特基二极管的方法
CN103855226A (zh) * 2012-12-06 2014-06-11 上海华虹宏力半导体制造有限公司 含沟槽结构肖特基嵌位二极管及终端结构
CN103035746B (zh) * 2013-01-05 2015-07-08 无锡市晶源微电子有限公司 一种恒流二极管及其制造方法
CN103325846B (zh) * 2013-06-19 2015-09-16 张家港凯思半导体有限公司 一种斜沟槽肖特基势垒整流器件的制造方法
CN103943688B (zh) * 2014-04-21 2017-06-13 中航（重庆）微电子有限公司 一种肖特基势垒二极管器件结构及其制作方法
CN105789333A (zh) * 2014-12-25 2016-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
TW201804624A (zh) * 2016-07-21 2018-02-01 捷達創新股份有限公司 一種肖特基二極體
CN106784024B (zh) * 2016-12-27 2019-10-11 深圳市华科半导体有限公司 一种肖特基二极管
CN110808234B (zh) * 2019-08-30 2022-06-17 中国振华集团永光电子有限公司（国营第八七三厂） 一种电机转子用旋转整流二极管及其制作工艺
CN116093166B (zh) * 2023-04-10 2023-06-30 深圳市晶扬电子有限公司 一种具有快速开关切换速度的高压肖特基二极管
CN116344628B (zh) * 2023-05-26 2023-08-08 湖南楚微半导体科技有限公司 一种屏蔽栅结构的肖特基二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591908A (zh) * 2003-08-18 2005-03-09 谢福淵 低正向导通电压降、高反向阻断电压的结势垒萧特基器件
CN1855551A (zh) * 2005-04-28 2006-11-01 恩益禧电子股份有限公司 半导体器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591908A (zh) * 2003-08-18 2005-03-09 谢福淵 低正向导通电压降、高反向阻断电压的结势垒萧特基器件
CN1855551A (zh) * 2005-04-28 2006-11-01 恩益禧电子股份有限公司 半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094358A (zh) * 2011-11-01 2013-05-08 比亚迪股份有限公司 一种肖特基二极管及其制造方法
CN103456773A (zh) * 2012-05-30 2013-12-18 中芯国际集成电路制造(上海)有限公司 肖特基二极管及其制造方法
CN103456773B (zh) * 2012-05-30 2016-03-16 中芯国际集成电路制造(上海)有限公司 肖特基二极管及其制造方法

Also Published As

Publication number Publication date
CN101452967A (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
CN101452967B (zh) 肖特基势垒二极管器件及其制作方法
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN107623027A (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN105321995A (zh) 双极晶体管结构和制造双极晶体管结构的方法
CN111430453B (zh) 一种反向恢复特性好的rc-igbt芯片及其制造方法
CN114975602B (zh) 一种高可靠性的igbt芯片及其制作方法
CN102044560B (zh) 超高频硅锗异质结双极晶体管
CN105679667A (zh) 一种沟槽igbt器件的终端结构制造方法
TW201114029A (en) IGBT with fast reverse recovery time rectifier and manufacturing method thereof
CN107731899A (zh) 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN106876449A (zh) 一种沟槽金属－氧化物半导体及其制备方法
CN115579399A (zh) 一种碳化硅mosfet元胞版图结构
CN111211168B (zh) 一种rc-igbt芯片及其制造方法
CN110429134B (zh) 一种具有非对称原胞的igbt器件及制备方法
CN108010964A (zh) 一种igbt器件及制造方法
CN203774332U (zh) 一种igbt芯片
CN104347403B (zh) 一种绝缘栅双极性晶体管的制造方法
CN105280493A (zh) 一种沟槽igbt器件的制造方法
CN206697482U (zh) 一种沟槽金属－氧化物半导体
CN104934470A (zh) 一种igbt芯片及其制造方法
CN108922888A (zh) 一种功率器件的终端结构及其制作方法
CN115241051A (zh) 一种碳化硅功率器件及其制备方法
CN113964197A (zh) 一种低泄漏电流的igbt器件及其制备方法
CN109390336B (zh) 一种新型宽禁带功率半导体器件及其制作方法
CN113206013A (zh) 具有背面缓冲层结构的igbt器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.