CN115332272A - 一种阵列基板及其制备方法、显示面板 - Google Patents
一种阵列基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN115332272A CN115332272A CN202211256571.2A CN202211256571A CN115332272A CN 115332272 A CN115332272 A CN 115332272A CN 202211256571 A CN202211256571 A CN 202211256571A CN 115332272 A CN115332272 A CN 115332272A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- hole
- substrate
- layer
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 80
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 27
- 230000000149 penetrating effect Effects 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000002834 transmittance Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明的实施例公开了一种阵列基板及其制备方法、显示面板。所述阵列基板包括衬底；金属层，设于所述衬底的一侧；第一绝缘层，设于所述金属层的远离所述衬底的一侧，所述第一绝缘层具有贯穿所述第一绝缘层的第一过孔；第二绝缘层，设于所述第一绝缘层的远离所述金属层的一侧，所述第二绝缘层具有贯穿所述第二绝缘层的第一通孔；所述第一通孔与所述第一过孔连通，所述第一过孔在所述衬底上的投影完全落入所述第一通孔在所述衬底上的投影中，所述第一通孔的侧壁与所述第一过孔的侧壁位于同一倾斜面上，倾斜角度相同，从而顺滑连接形成连续性的结构，解决了断层错开的问题。
Description
技术领域
本发明涉及显示面板领域，特别涉及一种阵列基板及其制备方法、显示面板。
背景技术
薄膜晶体管(Thin Film Transistor,TFT)是平板显示的核心器件，目前的TFT器件广泛采用底栅结构。根据制作工艺的差异，底栅结构的TFT器件一般分为BCE(Back-channel Etchant,背沟道蚀刻)型TFT器件和ESL(Etched-stopper Layer，蚀刻阻挡层)型器件。其中由于BCE型TFT器件具有制程工艺步骤少，且不会对半导体层的背沟道造成蚀刻损伤的优势，因此BCE型TFT器件得到广泛应用。
在常用的底栅型的背沟道蚀刻(BCE结构薄膜晶体管中，需要对GI层进行蚀刻，用于将两个金属层进行导通连接。请参阅图1，图1为现有技术中提供的阵列基板100的结构示意图，阵列基板100包括衬底10、金属层20、第一绝缘层30和第二绝缘层40，对第一绝缘层30和第二绝缘层40蚀刻使得第一绝缘层30具有贯穿第一绝缘层30的初始过孔311，第二绝缘层40具有贯穿第二绝缘层40的初始通孔411，初始通孔411与初始过孔311连通。在干刻的蚀刻过程中，第一绝缘层30的蚀刻速率比第二绝缘层40的蚀刻速率快，因此蚀刻后，初始通孔411的侧壁与初始过孔311的侧壁就会出现不连续的断层情况，后续在金属层搭接时会出现断线异常。
有鉴于此，实有必要开发一种新型的阵列基板及其制备方法，用以解决现有技术中金属层搭接出现断线异常的问题。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示面板，用以解决现有技术中金属层搭接出现断线异常的问题。
为了解决上述技术问题，本发明的实施例公开了如下技术方案：
一方面，本申请提供一种阵列基板，包括：衬底；金属层，设于所述衬底的一侧；第一绝缘层，设于所述金属层的远离所述衬底的一侧，所述第一绝缘层具有贯穿所述第一绝缘层的第一过孔；第二绝缘层，设于所述第一绝缘层的远离所述金属层的一侧，所述第二绝缘层具有贯穿所述第二绝缘层的第一通孔；所述第一通孔与所述第一过孔连通，且所述第一过孔在所述衬底上的投影完全落入所述第一通孔在所述衬底上的投影中。
除了上述公开的一个或多个特征之外，或者作为替代，所述第一通孔的底部与所述第一过孔的顶部重合，所述第一通孔的侧壁与所述第一过孔的侧壁呈连续性连接。
除了上述公开的一个或多个特征之外，或者作为替代，所述第一绝缘层为氮化硅层，所述第二绝缘层为氧化硅层。
另一方面，还提供一种阵列基板的制备方法，所述制备方法包括以下步骤：提供一衬底，在所述衬底上依次形成金属层、第一绝缘层、第二绝缘层以及一图案化的掩模层，所述掩模层包括第一遮光部和第二遮光部，所述第一遮光部的厚度小于所述第二遮光部的厚度，所述第一遮光部上形成有暴露所述第二绝缘层的透光孔；通过所述掩模层对所述第一绝缘层和所述第二绝缘层进行第一次蚀刻，以在所述第二绝缘层与所述透光孔对应的位置形成一初始通孔，在所述第一绝缘层与所述透光孔对应的位置形成一初始过孔，所述初始通孔与所述初始过孔连通；以及去除所述第一遮光部，并通过所述掩模层对所述第一绝缘层和所述第二绝缘层进行第二次蚀刻，以将所述初始通孔蚀刻形成为第一通孔，将所述初始过孔蚀刻形成为第一过孔，其中，所述第一过孔在所述衬底上的投影完全落入所述第一通孔在所述衬底上的投影中。
除了上述公开的一个或多个特征之外，或者作为替代，在所述衬底上依次形成金属层、第一绝缘层、第二绝缘层以及一图案化的掩模层的步骤包括：在所述衬底上依次形成金属层、第一绝缘层、第二绝缘层以及一掩模层；提供一半色调掩模版，所述半色调掩模版具有透光区、第一遮光区和第二遮光区，所述第一遮光区和所述第二遮光区的光透过率不同；以及通过所述半色调掩模版对所述掩模层进行曝光和显影，以在与所述透光区对应的位置形成所述透光孔，在与所述第一遮光区对应的位置形成所述第一遮光部，在与所述第二遮光区对应的位置形成所述第二遮光部。
除了上述公开的一个或多个特征之外，或者作为替代，所述第一遮光部的厚度范围为0.3um~1um，所述第一遮光部的宽度范围为0.3um~0.6um。
除了上述公开的一个或多个特征之外，或者作为替代，所述第二遮光部的厚度范围为0.6um~2um，所述第二遮光部的宽度范围为0.6um~1.2um。
除了上述公开的一个或多个特征之外，或者作为替代，在所述的通过所述掩模层对所述第一绝缘层和所述第二绝缘层进行第一次蚀刻的步骤中，所述第二绝缘层的蚀刻速率小于所述第一绝缘层的蚀刻速率，所述初始通孔的底部孔径小于所述初始过孔的顶部孔径，且所述初始通孔在所述衬底上的投影完全落入所述初始过孔在所述衬底上的投影中；所述初始通孔的内侧壁和所述初始过孔的内侧壁呈断层错开。
除了上述公开的一个或多个特征之外，或者作为替代，在所述对所述第一绝缘层和所述第二绝缘层进行第一次蚀刻的步骤中，采用干法蚀刻。
除了上述公开的一个或多个特征之外，或者作为替代，在所述对所述第一绝缘层和所述第二绝缘层进行第一次蚀刻的步骤中，所述第二绝缘层没有受到垂直方向的蚀刻，只受到水平方向的蚀刻。
除了上述公开的一个或多个特征之外，或者作为替代，在所述的去除所述第一遮光部的步骤中，通过灰化工艺去除所述第一遮光部和至少部分所述第二遮光部。
除了上述公开的一个或多个特征之外，或者作为替代，在通过所述掩模层对所述第一绝缘层和所述第二绝缘层进行第二次蚀刻的步骤中，对所述第二绝缘层的蚀刻速率大于所述第一绝缘层的蚀刻速率，所述第一通孔的底部孔径大于所述第一过孔的顶部孔径，且所述第一过孔在所述衬底上的投影完全落入所述第一通孔在所述衬底上的投影中。
除了上述公开的一个或多个特征之外，或者作为替代，在所述的对所述第一绝缘层和所述第二绝缘层进行第二次蚀刻的步骤之后，还包括：移除所述掩模层。
除了上述公开的一个或多个特征之外，或者作为替代，在所述对所述第一绝缘层和所述第二绝缘层进行第二次蚀刻的步骤中，采用干法蚀刻。
除了上述公开的一个或多个特征之外，或者作为替代，在所述的对所述第一绝缘层和所述第二绝缘层进行第二次蚀刻的步骤中，所述第二绝缘层的蚀刻速率大于所述第一绝缘层的蚀刻速率。
除了上述公开的一个或多个特征之外，或者作为替代，在所述的对所述第一绝缘层和所述第二绝缘层进行第二次蚀刻的步骤中，所述第二绝缘层受到垂直方向的蚀刻和水平方向的蚀刻，所述第一绝缘层仅受到水平方向的蚀刻，垂直方向的蚀刻速率大于水平方向的蚀刻速率。
因为干刻的离子在垂直方向电场的引导下轰击膜层造成物理性蚀刻，造成垂直方向除开水平方向有的化学性蚀刻下还有垂直方向下的物理性蚀刻，所以垂直方向蚀刻速率远大于水平方向蚀刻率，垂直方向的蚀刻速率可以大于3倍的水平方向的蚀刻速率，第一次蚀刻时第一遮光部的第二绝缘层因为有光刻胶的阻挡，所以没有垂直方向的蚀刻，只有水平方向的蚀刻，因为第一绝缘层采用氮化硅，氮化硅与离子反应更剧烈，同时氮化硅膜质也疏松一些，因此所述第一绝缘层的蚀刻速率大于所述第二绝缘层的蚀刻速率。第二次蚀刻时第一遮光部的光刻胶已去除，裸露在外的第二绝缘层经受垂直和水平方向的蚀刻，所以所述第二绝缘层的蚀刻速率大于所述第一绝缘层的蚀刻速率，以使得所述第一通孔的侧壁与所述第一过孔的侧壁呈连续性连接。
通过对第一绝缘层和第二绝缘层进行两次蚀刻，使得所述第一过孔在所述衬底上的投影完全落入所述第一通孔在所述衬底上的投影中，避免后续金属层搭接会出现断线异常的问题，提升器件的稳定性；并且工艺简单可操作性高。
另一方面，还提供一种显示面板，包括本发明涉及的所述阵列基板。
上述技术方案中的一个技术方案具有如下优点或有益效果：第一通孔的侧壁与第一过孔的侧壁位于同一倾斜面上，倾斜角度相同，从而顺滑连接形成连续性的结构，解决了断层错开的问题。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为现有技术提供的阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的结构示意图；
图3为本发明实施例提供的阵列基板的制备方法的流程图；
图4为本发明实施例提供的制备方法中步骤1时的结构示意图；
图5为本发明实施例提供的制备方法中步骤2时的结构示意图；
图6为本发明实施例提供的制备方法中步骤3时的结构示意图；
图7为本发明实施例提供的制备方法中步骤4时的结构示意图。
附图标记：
阵列基板-100；衬底-10；
金属层-20；
第一绝缘层-30；第二绝缘层-40；
掩模层-50；第二遮光部-51；
第一遮光部-52；透光孔-53；
初始通孔-411；初始过孔-311；
第一通孔-41；第一过孔-31。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
请参阅图2，图2为本发明实施例提供的一种阵列基板100的结构示意图，阵列基板100，包括衬底10、金属层20、第一绝缘层30和第二绝缘层40。
金属层20设于衬底10的一侧。第一绝缘层30设于金属层20的远离衬底10的一侧，第一绝缘层30为氮化硅层，第一绝缘层30具有贯穿第一绝缘层30的第一过孔31。第二绝缘层40设于第一绝缘层30的远离金属层20的一侧，第二绝缘层40为氧化硅层，第二绝缘层40具有贯穿第二绝缘层40的第一通孔41。
第一通孔41与第一过孔31连通，第一通孔41的侧壁与第一过孔31的侧壁呈连续性连接。第一通孔41的底部与第一过孔31的顶部重合，且第一过孔31在衬底10上的投影完全落入第一通孔41在衬底10上的投影中。第一通孔41的侧壁与第一过孔31的侧壁位于同一倾斜面上，倾斜角度相同，从而顺滑连接形成连续性的结构，解决了断层错开的问题。
本发明实施例还提供一种显示面板，包括本发明涉及的阵列基板100。
请参阅图3，图3为本发明实施例提供的一种阵列基板100的制备方法的流程图，制备方法包括步骤1-步骤4。
步骤1：提供一衬底10，在衬底10上依次形成金属层20、第一绝缘层30、第二绝缘层40以及一图案化的掩模层50；掩模层50包括第一遮光部52和第二遮光部51，第一遮光部52的厚度小于第二遮光部51的厚度，第一遮光部52上形成有暴露第二绝缘层40的透光孔53。
请参阅图4，第一遮光部52的厚度范围为0.3um~1um。优选地，第一遮光部52的宽度范围为0.3um~0.6um。
第二遮光部51的厚度范围为0.6um~2um。优选地，第二遮光部51的宽度范围为0.6um~1.2um。
步骤1的具体步骤包括：
在衬底10上依次形成金属层20、第一绝缘层30、第二绝缘层40以及一掩模层50；
提供一半色调掩模版，半色调掩模版具有透光区、第一遮光区和第二遮光区，第一遮光区和第二遮光区的光透过率不同；以及
通过半色调掩模版对掩模层50进行曝光和显影，以在与透光区对应的位置形成透光孔53，在与第一遮光区对应的位置形成第一遮光部52，在与第二遮光区对应的位置形成第二遮光部51。
步骤2：通过掩模层50对第一绝缘层30和第二绝缘层40进行第一次蚀刻；以在第二绝缘层40与透光孔53对应的位置形成有一初始通孔411，在第一绝缘层30与透光孔53对应的位置形成有一初始过孔311，初始通孔411与初始过孔311连通。
请参阅图5，第一次蚀刻采用干法蚀刻。
第一次蚀刻时第一遮光部52的第二绝缘层40因为有光刻胶的阻挡，所以没有垂直方向的蚀刻，只有水平方向的蚀刻，因为第一绝缘层30采用氮化硅，氮化硅与离子反应更剧烈，同时氮化硅膜质也疏松一些，因此第一绝缘层30的蚀刻速率大于第二绝缘层40的蚀刻速率。
第二绝缘层40的蚀刻速率小于第一绝缘层30的蚀刻速率，初始通孔411的底部孔径小于初始过孔311的顶部孔径，且初始通孔411在衬底10上的投影完全落入初始过孔311在衬底10上的投影中；初始通孔411的内侧壁和初始过孔311的内侧壁呈断层错开。
步骤3：去除第一遮光部52，并通过掩模层50对第一绝缘层30和第二绝缘层40进行第二次蚀刻，以将初始通孔411蚀刻形成为第一通孔41，将初始过孔311蚀刻形成为第一过孔31，其中，第一过孔31在衬底10上的投影完全落入第一通孔41在衬底10上的投影中。
请参阅图6，通过灰化工艺去除第一遮光部52和至少部分第二遮光部51。
第二次蚀刻采用干法蚀刻。
初始通孔411被扩大形成第一通孔41，初始过孔311被扩大或不变化形成第一过孔31，第一通孔41的底部与第一过孔31的顶部重合，第一过孔31在衬底10上的投影完全落入第一通孔41在衬底10上的投影中。
第二绝缘层40的蚀刻速率大于第一绝缘层30的蚀刻速率，第一通孔41的底部孔径大于第一过孔31的顶部孔径。
第二绝缘层40受到垂直方向的蚀刻和水平方向的蚀刻，第一绝缘层30仅受到水平方向的蚀刻，垂直方向的蚀刻速率大于水平方向的蚀刻速率。
因为干刻的离子在垂直方向电场的引导下轰击膜层造成物理性蚀刻，造成垂直方向除开水平方向有的化学性蚀刻下还有垂直方向下的物理性蚀刻，所以垂直方向蚀刻速率远大于水平方向蚀刻率，垂直方向的蚀刻速率可以大于3倍的水平方向的蚀刻速率。第二次蚀刻时第一遮光部52的光刻胶已去除，裸露在外的第二绝缘层40经受垂直和水平方向的蚀刻，所以第二绝缘层40的蚀刻速率大于第一绝缘层30的蚀刻速率，以使得第一通孔41的侧壁与第一过孔31的侧壁呈连续性连接。
步骤4：移除掩模层50。
请参阅图7，第一通孔41的侧壁与第一过孔31的侧壁位于同一倾斜面上，倾斜角度相同，从而顺滑连接形成连续性的结构，解决了断层错开的问题。
通过对第一绝缘层30和第二绝缘层40进行两次蚀刻，使得第一过孔31在衬底上的投影完全落入第一通孔41在衬底上的投影中，避免后续金属层搭接会出现断线异常的问题，提升器件的稳定性；并且工艺简单可操作性高。
以上对本发明实施例所提供的一种阵列基板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括
衬底；
金属层，设于所述衬底的一侧；
第一绝缘层，设于所述金属层的远离所述衬底的一侧，所述第一绝缘层具有贯穿所述第一绝缘层的第一过孔；
第二绝缘层，设于所述第一绝缘层的远离所述金属层的一侧，所述第二绝缘层具有贯穿所述第二绝缘层的第一通孔；所述第一通孔与所述第一过孔连通，且所述第一过孔在所述衬底上的投影完全落入所述第一通孔在所述衬底上的投影中。
2.如权利要求1所述的阵列基板，其特征在于，所述第一通孔的底部与所述第一过孔的顶部重合，所述第一通孔的侧壁与所述第一过孔的侧壁呈连续性连接。
3.如权利要求1所述的阵列基板，其特征在于，所述第一绝缘层为氮化硅层，所述第二绝缘层为氧化硅层。
4.一种阵列基板的制备方法，其特征在于，所述制备方法包括以下步骤：
提供一衬底，在所述衬底上依次形成金属层、第一绝缘层、第二绝缘层以及一图案化的掩模层，所述掩模层包括第一遮光部和第二遮光部，所述第一遮光部的厚度小于所述第二遮光部的厚度，所述第一遮光部上形成有暴露所述第二绝缘层的透光孔；
通过所述掩模层对所述第一绝缘层和所述第二绝缘层进行第一次蚀刻以在所述第二绝缘层与所述透光孔对应的位置形成一初始通孔，在所述第一绝缘层与所述透光孔对应的位置形成一初始过孔，所述初始通孔与所述初始过孔连通；以及
去除所述第一遮光部，并通过所述掩模层对所述第一绝缘层和所述第二绝缘层进行第二次蚀刻，以将所述初始通孔蚀刻形成为第一通孔，将所述初始过孔蚀刻形成为第一过孔，其中，所述第一过孔在所述衬底上的投影完全落入所述第一通孔在所述衬底上的投影中。
5.如权利要求4所述的制备方法，其特征在于，在所述衬底上依次形成金属层、第一绝缘层、第二绝缘层以及一图案化的掩模层的步骤包括：
在所述衬底上依次形成金属层、第一绝缘层、第二绝缘层以及一掩模层；
提供一半色调掩模版，所述半色调掩模版具有透光区、第一遮光区和第二遮光区，所述第一遮光区和所述第二遮光区的光透过率不同；以及
通过所述半色调掩模版对所述掩模层进行曝光和显影，以在与所述透光区对应的位置形成所述透光孔，在与所述第一遮光区对应的位置形成所述第一遮光部，在与所述第二遮光区对应的位置形成所述第二遮光部。
6.如权利要求4所述的制备方法，其特征在于，在所述的通过所述掩模层对所述第一绝缘层和所述第二绝缘层进行第一次蚀刻的步骤中，所述第二绝缘层的蚀刻速率小于所述第一绝缘层的蚀刻速率，所述初始通孔的底部孔径小于所述初始过孔的顶部孔径，且所述初始通孔在所述衬底上的投影完全落入所述初始过孔在所述衬底上的投影中。
7.如权利要求4所述的制备方法，其特征在于，在所述的去除所述第一遮光部的步骤中，通过灰化工艺去除所述第一遮光部和至少部分所述第二遮光部。
8.如权利要求4所述的制备方法，其特征在于，在通过所述掩模层对所述第一绝缘层和所述第二绝缘层进行第二次蚀刻的步骤中，所述第二绝缘层的蚀刻速率大于所述第一绝缘层的蚀刻速率，所述第一通孔的底部孔径大于所述第一过孔的顶部孔径，且所述第一过孔在所述衬底上的投影完全落入所述第一通孔在所述衬底上的投影中。
9.如权利要求4所述的制备方法，其特征在于，在所述的对所述第一绝缘层和所述第二绝缘层进行第二次蚀刻的步骤之后，还包括：移除所述掩模层。
10.一种显示面板，包括如权利要求1-3任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211256571.2A CN115332272B (zh) | 2022-10-14 | 2022-10-14 | 一种阵列基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211256571.2A CN115332272B (zh) | 2022-10-14 | 2022-10-14 | 一种阵列基板及其制备方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115332272A true CN115332272A (zh) | 2022-11-11 |
| CN115332272B CN115332272B (zh) | 2023-01-24 |
Family
ID=83914269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211256571.2A Active CN115332272B (zh) | 2022-10-14 | 2022-10-14 | 一种阵列基板及其制备方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115332272B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08272071A (ja) * | 1995-03-30 | 1996-10-18 | Toppan Printing Co Ltd | 位相シフトマスクとその製造方法、ならびにマスクブランク |
| US20060138424A1 (en) * | 2002-10-08 | 2006-06-29 | Bo Sung Kim | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| CN102116980A (zh) * | 2009-12-31 | 2011-07-06 | 乐金显示有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| US20120276697A1 (en) * | 2011-04-29 | 2012-11-01 | Boe Technology Group Co., Ltd. | Manufacturing method of array substrate |
| US20140070206A1 (en) * | 2012-03-08 | 2014-03-13 | Boe Technology Group Co., Ltd. | Array Substrate, Method For Manufacturing The Same And Display Device |
| CN105261591A (zh) * | 2015-08-19 | 2016-01-20 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106653697A (zh) * | 2017-01-03 | 2017-05-10 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示面板 |
| WO2018188152A1 (zh) * | 2017-04-14 | 2018-10-18 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板的制作方法 |
| CN111446264A (zh) * | 2020-04-15 | 2020-07-24 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法 |
| CN113594185A (zh) * | 2021-07-29 | 2021-11-02 | 北海惠科光电技术有限公司 | 阵列基板的制作方法及阵列基板 |
| CN113889526A (zh) * | 2021-09-30 | 2022-01-04 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管、显示基板及显示基板的制备方法 |
-
2022
- 2022-10-14 CN CN202211256571.2A patent/CN115332272B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08272071A (ja) * | 1995-03-30 | 1996-10-18 | Toppan Printing Co Ltd | 位相シフトマスクとその製造方法、ならびにマスクブランク |
| US20060138424A1 (en) * | 2002-10-08 | 2006-06-29 | Bo Sung Kim | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| CN102116980A (zh) * | 2009-12-31 | 2011-07-06 | 乐金显示有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| US20120276697A1 (en) * | 2011-04-29 | 2012-11-01 | Boe Technology Group Co., Ltd. | Manufacturing method of array substrate |
| US20140070206A1 (en) * | 2012-03-08 | 2014-03-13 | Boe Technology Group Co., Ltd. | Array Substrate, Method For Manufacturing The Same And Display Device |
| CN105261591A (zh) * | 2015-08-19 | 2016-01-20 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106653697A (zh) * | 2017-01-03 | 2017-05-10 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示面板 |
| WO2018188152A1 (zh) * | 2017-04-14 | 2018-10-18 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板的制作方法 |
| CN111446264A (zh) * | 2020-04-15 | 2020-07-24 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法 |
| CN113594185A (zh) * | 2021-07-29 | 2021-11-02 | 北海惠科光电技术有限公司 | 阵列基板的制作方法及阵列基板 |
| CN113889526A (zh) * | 2021-09-30 | 2022-01-04 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管、显示基板及显示基板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115332272B (zh) | 2023-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6608658B1 (en) | Top gate TFT structure having light shielding layer and method to fabricate the same | |
| EP0405585B1 (en) | A method of manufacturing a semiconductor device | |
| KR100286100B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100192521B1 (ko) | 반도체장치의 제조방법 | |
| KR100258364B1 (ko) | 반도체 소자의 콘택 제조방법 | |
| CN112002636A (zh) | 阵列基板、其制备方法以及显示面板 | |
| CN115332272B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| US20010055843A1 (en) | Method for fabricating semiconductor device | |
| CN111293080A (zh) | 显示面板的制备方法及显示面板 | |
| KR100308515B1 (ko) | 반도체장치의제조방법 | |
| KR0131728B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR100346449B1 (ko) | 반도체소자의 제조방법 | |
| KR20060128490A (ko) | 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법 | |
| KR100284071B1 (ko) | 반도체소자의 콘택 제조방법 | |
| CN111430379B (zh) | 一种显示面板及其制作方法 | |
| KR0172768B1 (ko) | 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법 | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100663293B1 (ko) | 박막트랜지스터 액정 표시장치의 제조방법 | |
| KR100261682B1 (ko) | 반도체 소자의 제조방법 | |
| KR100396685B1 (ko) | 반도체소자의배선및그제조방법 | |
| KR100298462B1 (ko) | 반도체 소자의 제조방법 | |
| KR100341129B1 (ko) | 박막 트랜지스터-액정 표시 장치의 제조방법 | |
| JP3331065B2 (ja) | 半導体デバイスのコンタクトホール形成方法 | |
| KR100370132B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000032858A (ko) | 미스얼라인 마진을 확보할 수 있는 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |