CN113594185A - 阵列基板的制作方法及阵列基板 - Google Patents

阵列基板的制作方法及阵列基板 Download PDF

Info

Publication number
CN113594185A
CN113594185A CN202110864742.9A CN202110864742A CN113594185A CN 113594185 A CN113594185 A CN 113594185A CN 202110864742 A CN202110864742 A CN 202110864742A CN 113594185 A CN113594185 A CN 113594185A
Authority
CN
China
Prior art keywords
layer
ohmic contact
insulating layer
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110864742.9A
Other languages
English (en)
Inventor
刘凯军
周佑联
许哲豪
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202110864742.9A priority Critical patent/CN113594185A/zh
Publication of CN113594185A publication Critical patent/CN113594185A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请适用于显示技术领域，提供了一种阵列基板的制作方法及阵列基板。阵列基板的制作方法包括：提供基板，基板包括衬底、设于衬底上的栅极、覆盖于衬底和栅极上的第一绝缘层、覆盖于第一绝缘层上的半导体层以及覆盖于半导体层的金属层；在金属层上形成第二绝缘层，以覆盖金属层；在第二绝缘层上设置光刻胶，采用光罩对光刻胶进行曝光和显影处理，得到阻挡层，以露出需要蚀刻的第二绝缘层；以阻挡层为遮挡，对第二绝缘层进行第一次蚀刻，去除露出的第二绝缘层，以露出需要蚀刻的金属层；对金属层进行第二次蚀刻，去除露出的金属层，得到金属线，第二绝缘层可以防止金属层被氧化或者杂质掉落至金属层的表面，有效避免金属线咬伤或断线的情况发生。

Description

阵列基板的制作方法及阵列基板
技术领域
本申请属于显示技术领域，特别涉及一种阵列基板的制作方法及阵列基板。
背景技术
液晶显示器作为传递信息的主要媒介，已经被广泛应用于工作、生活中的各个领域。随着科技的进步，社会的发展，显示器向高刷新率、高分辨率、大尺寸方向发展已成为必然趋势，铜导线因电阻率低、膜厚均匀性好等优点，被认为是生产高刷新频率、大尺寸面板最佳的金属材料。但是铜有易腐蚀、氧化等特性，使其在生产中存在影响范围广、需关注流程多、开发工序复杂等难点。
阵列基板在制作过程中，在基板上沉积金属材料(例如铜)形成金属层(铜层)后，将形成有金属层的基板转移至其他车间，以对金属层进行蚀刻，在转移过程中，金属层容易被氧化，且金属层的表面容易吸附杂质，导致后续光阻附着不佳而引起所制得的金属线咬伤或断线。
发明内容
本申请的目的在于提供一种阵列基板的制作方法及阵列基板，旨在解决阵列基板的金属线容易咬伤或断线的技术问题。
本申请是这样实现的，一种阵列基板的制作方法，包括：
提供基板，所述基板包括衬底、设于所述衬底上的栅极、覆盖于所述衬底和所述栅极上的第一绝缘层、覆盖于所述第一绝缘层上的半导体层、覆盖于所述半导体层上的金属层以及设于所述金属层和所述半导体层之间的欧姆接触层，所述衬底设有TFT区域，所述TFT区域具有沟道区，所述栅极对应所述TFT区域设置；
在所述金属层上形成第二绝缘层，以覆盖所述金属层；
在所述第二绝缘层上设置光刻胶，采用光罩对所述光刻胶进行曝光和显影处理，得到阻挡层，以露出需要蚀刻的所述第二绝缘层；
以所述阻挡层为遮挡，对所述第二绝缘层进行第一次蚀刻，保留对应所述TFT区域设置的所述第二绝缘层，去除露出的所述第二绝缘层，以露出需要蚀刻的所述金属层；
对所述金属层进行第二次蚀刻，去除露出的所述金属层，得到金属线；
对所述阻挡层、所述第二绝缘层、所述半导体层和所述欧姆接触层进行第三次蚀刻，去除所述沟道区的所述阻挡层和所述第二绝缘层，以露出所述沟道区的所述金属层；并且去除露出的所述欧姆接触层和所述半导体层，保留所述TFT区域的所述欧姆接触层和所述半导体层；
对所述金属层进行第四次蚀刻，去除所述沟道区的所述金属层，形成间隔设置的源极和漏极；
对所述欧姆接触层进行第五次蚀刻，去除所述沟道区的所述欧姆接触层，形成对应所述源极设置的第一欧姆接触层和对应所述漏极设置的第二欧姆接触层，所述第一欧姆接触层和所述第二欧姆接触层间隔设置。
在一个实施例中，采用干法蚀刻工艺对所述第二绝缘层进行第一次蚀刻。
在一个实施例中，采用湿法蚀刻工艺对所述金属层进行第二次蚀刻。
在一个实施例中，采用干法蚀刻工艺对所述阻挡层、所述第二绝缘层、所述半导体层和所述欧姆接触层进行第三次蚀刻。
在一个实施例中，采用湿法蚀刻工艺对所述金属层进行第四次蚀刻。
在一个实施例中，采用干法蚀刻工艺对所述欧姆接触层进行第五次蚀刻。
在一个实施例中，还包括：在对所述欧姆接触层进行第五次蚀刻后，在所述阻挡层和所述第一绝缘层上形成钝化层，在所述钝化层上形成像素电极，所述像素电极与所述漏极电性连接。
在一个实施例中，所述光罩为半色调光罩。
在一个实施例中，所述基板还包括与所述栅极同层设置的扫描线，所述扫描线与所述金属线垂直设置。
本申请的另一目的在于提供一种阵列基板，采用如上所述的阵列基板的制作方法制得，所述阵列基板包括：
衬底；
栅极，设于所述衬底上；
第一绝缘层，覆盖于所述衬底和所述栅极上；
半导体层，设于所述第一绝缘层上，且对应所述栅极设置；
第一欧姆接触层和第二欧姆接触层，间隔设于所述半导体层上；
金属层，包括设于所述第一欧姆接触层上的源极、设于所述第二欧姆接触层上的漏极以及电性连接于所述漏极的金属线。
本申请实施例提供的阵列基板及其制作方法的有益效果在于：本申请通过在基板上形成金属层后，在金属层上形成第二绝缘层以覆盖所述金属层，可以防止基板在转移过程中，金属层被氧化或者杂质掉落至金属层的表面，后续设置的光刻胶能够稳定附着在第二绝缘层上，保证金属层的蚀刻正常进行，有效避免金属线咬伤或断线的情况发生。
附图说明
图1是本申请实施例提供的阵列基板的制作方法的流程示意图；
图2是本申请实施例提供的步骤S1-S3的示意图；
图3是本申请实施例提供的步骤S4的示意图；
图4是本申请实施例提供的步骤S5的示意图；
图5是本申请实施例提供的步骤S6的示意图；
图6是本申请实施例提供的步骤S7的示意图；
图7是本申请实施例提供的步骤S8的示意图；
图8是本申请实施例提供的步骤S9的示意图及阵列基板的结构示意图。
其中，图中各附图标记：
100-基板；110-衬底；111-TFT区域；112-沟道区；120-栅极；130-存储电极；140-第一绝缘层；150-半导体层；160-欧姆接触层；161-第一欧姆接触层；162-第二欧姆接触层；170-金属层；171-源极；172-漏极；200-第二绝缘层；300-阻挡层；400-钝化层；500-像素电极；600-光罩。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接或者间接位于该另一个部件上。当一个部件被称为“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置为基于附图所示的方位或位置，仅是为了便于描述，不能理解为对本技术方案的限制。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本发明的说明书和权利要求书及术语“包括”及其任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了说明本申请所述的技术方案，以下结合具体附图及实施例进行详细说明。
请参阅图1，本申请实施例提供一种阵列基板100的制作方法，包括：
步骤S1、如图2所示，提供基板100，基板100包括衬底110、设于衬底110上的栅极120、覆盖于衬底110和栅极120上的第一绝缘层140、覆盖于第一绝缘层140上的半导体层150、覆盖于半导体层150上的金属层170以及设于金属层170和半导体层150之间的欧姆接触层160，衬底110设有TFT区域111，TFT区域111具有沟道区112，栅极120对应TFT区域111设置；
步骤S2、如图2所示，在金属层170上形成第二绝缘层200，以覆盖金属层170；
步骤S3、如图2所示，在第二绝缘层200上设置光刻胶，采用光罩600对光刻胶进行曝光和显影处理，得到阻挡层300，以露出需要蚀刻的第二绝缘层200；
步骤S4、如图3所示，以阻挡层300为遮挡，对第二绝缘层200进行第一次蚀刻，保留对应TFT区域111设置的第二绝缘层200，去除露出的第二绝缘层200，以露出需要蚀刻的金属层170；
步骤S5、如图4所示，对金属层170进行第二次蚀刻，去除露出的金属层170，得到金属线(图未示)；
步骤S6、如图5所示，对阻挡层300、第二绝缘层200、半导体层150和欧姆接触层160进行第三次蚀刻，去除沟道区112的阻挡层300和第二绝缘层200，以露出沟道区112的金属层170；并且去除露出的欧姆接触层160和半导体层150，保留TFT区域111的欧姆接触层160和半导体层150；
步骤S7、如图6所示，对金属层170进行第四次蚀刻，去除沟道区112的金属层170，形成间隔设置的源极171和漏极172；
步骤S8、如图7所示，对欧姆接触层160进行第五次蚀刻，去除沟道区112的欧姆接触层160，形成对应源极171设置的第一欧姆接触层161和对应漏极172设置的第二欧姆接触层162，第一欧姆接触层161和第二欧姆接触层162间隔设置。需要说明的是，欧姆接触层160用于使后续制得的源极171和漏极172二者分别与半导体层150欧姆接触，有效降低阻值，有利于电流的输入和输出。
本申请通过在基板100上形成金属层170后，在金属层170上形成第二绝缘层200以覆盖所述金属层170，第二绝缘层200可以起到保护作用，可以防止基板100在转移过程中，金属层170被氧化或者杂质掉落至金属层170的表面，后续设置的光刻胶能够稳定附着在第二绝缘层200上，保证金属层170的蚀刻正常进行，有效避免金属线咬伤或断线的情况发生。
作为本申请的一个具体实施方式，在上述步骤S1中，金属层170的材料为铜，可以理解的是，根据实际情况的选择和具体需求，金属层170的材料可以做适当修改，在此不作唯一限定。
作为本申请的一个具体实施方式，在上述步骤S4中，采用干法蚀刻工艺进行第一次蚀刻，具体而言，可以但不限于采用等离子体对第二绝缘层200进行轰击，以达到蚀刻的效果。
作为本申请的一个具体实施方式，在上述步骤S5中，采用湿法蚀刻工艺进行第二次蚀刻，具体而言，可以但不限于为采用腐蚀液侵蚀露出的金属层170，以达到蚀刻的效果。
值得一提的是，本申请实施例中，源极171、漏极172和金属线均由金属层170经图案化处理后获得，即源极171、漏极172和金属线位于同一层结构；金属线为数据线，漏极172与金属线连接，使得漏极172与金属线电性连接。此结构下，源极171、漏极172和金属线不需要通过对应的金属结构层制作，而是仅采用同一金属层170制作源极171、漏极172和金属线，大大节省了制作成本。
作为本申请的一个具体实施方式，在上述步骤S6中，采用干法蚀刻工艺进行第三次蚀刻，具体而言，可以但不限于采用等离子体对阻挡层300、第二绝缘层200、欧姆接触层160和半导体层150进行轰击，以达到蚀刻的效果。
作为本申请的一个具体实施方式，在上述步骤S7中，采用湿法蚀刻工艺进行第四次蚀刻，具体而言，可以但不限于为采用腐蚀液侵蚀露出的金属层170，以达到蚀刻的效果。
作为本申请的一个具体实施方式，在上述步骤S8中，采用干法蚀刻工艺进行第五次蚀刻，具体而言，可以但不限于采用等离子体对欧姆接触层160进行轰击，以达到蚀刻的效果。
作为本申请的一个具体实施方式，在上述步骤S1中，半导体层150的材料为非晶硅(a-Si)，欧姆接触层160的材料为进行N型重掺杂的非晶硅，可以理解的是，根据实际情况的选择和具体需求，半导体层150和欧姆接触层160的材料可以做适当修改，在此不作唯一限定。
作为本申请的一个具体实施方式，阵列基板100的制作方法还包括：
步骤S9、如图8所示，在对欧姆接触层160进行第五次蚀刻后，在阻挡层300和第一绝缘层140上形成钝化层400，在钝化层400上形成像素电极500，像素电极500与漏极172电性连接。
在该实施例中，通过在钝化层400、阻挡层300和第二绝缘层200上设置连通的过孔并裸露出漏极172，在过孔中填充导电材料，使得像素电极500通过导电材料与漏极172电性连接。
作为本申请的一个具体实施方式，在上述步骤S2中，像素电极500的材料和导电材料为氧化铟锡(Indium Tin Oxide，ITO)，可以理解的是，根据实际情况的选择和具体需求，像素电极500的材料和导电材料可以做适当修改，在此不作唯一限定。
作为本申请的一个具体实施方式，如图2至图8所示，在上述步骤S1中，基板100还包括设于衬底110和第一绝缘层140之间的存储电极130，存储电极130与后续形成的像素电极500相对设置，存储电极130和像素电极500组成存储电容。在该实施例中，存储电极130和栅极120为同层结构。
作为本申请的一个具体实施方式，如图2所示，在上述步骤S3中，光罩600为半色调光罩，以便于获取高度不同的阻挡层300，可以理解的是，光罩600也可以为具有不同透光率的区域的光罩600，以便于获取高度不同的阻挡层300，在此不作唯一限定。
作为本申请的一个具体实施方式，在上述步骤S1中，基板100还包括与栅极120同层设置的扫描线(图未示)，扫描线与金属线垂直设置，多条金属线和多条扫描线相交，在基板100上限定出多个像素区域。在该实施例中，每一条扫描线和对应的栅极120连接，使得扫描线每一条扫描线和对应的栅极120电性连接，扫描线和栅极120为同层结构。
请参阅图8，本申请实施例还提供一种阵列基板100，采用上述的阵列基板100的制作方法制得，阵列基板100包括衬底110、设于衬底110上的栅极120、覆盖于衬底110和栅极120上的第一绝缘层140、设于第一绝缘层140上且对应栅极120设置的半导体层150、间隔设于半导体层150上的第一欧姆接触层161和第二欧姆接触层162以及金属层170，金属层170包括设于第一欧姆接触层161上的源极171、设于第二欧姆接触层162上的漏极172以及电性连接于漏极172的金属线。由于本实施例提供的阵列基板100采用了上述制作方法制得，因此同样具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
作为本申请的一个具体实施方式，阵列基板100还包括覆盖于金属层170上的钝化层400以及设于钝化层400上的像素电极500，像素电极500电性连接于漏极172。
以上所述仅为本申请的可选实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
提供基板，所述基板包括衬底、设于所述衬底上的栅极、覆盖于所述衬底和所述栅极上的第一绝缘层、覆盖于所述第一绝缘层上的半导体层、覆盖于所述半导体层上的金属层以及设于所述金属层和所述半导体层之间的欧姆接触层，所述衬底设有TFT区域，所述TFT区域具有沟道区，所述栅极对应所述TFT区域设置；
在所述金属层上形成第二绝缘层，以覆盖所述金属层；
在所述第二绝缘层上设置光刻胶，采用光罩对所述光刻胶进行曝光和显影处理，得到阻挡层，以露出需要蚀刻的所述第二绝缘层；
以所述阻挡层为遮挡，对所述第二绝缘层进行第一次蚀刻，保留对应所述TFT区域设置的所述第二绝缘层，去除露出的所述第二绝缘层，以露出需要蚀刻的所述金属层；
对所述金属层进行第二次蚀刻，去除露出的所述金属层，得到金属线；
对所述阻挡层、所述第二绝缘层、所述半导体层和所述欧姆接触层进行第三次蚀刻，去除所述沟道区的所述阻挡层和所述第二绝缘层，以露出所述沟道区的所述金属层；并且去除露出的所述欧姆接触层和所述半导体层，保留所述TFT区域的所述欧姆接触层和所述半导体层；
对所述金属层进行第四次蚀刻，去除所述沟道区的所述金属层，形成间隔设置的源极和漏极；
对所述欧姆接触层进行第五次蚀刻，去除所述沟道区的所述欧姆接触层，形成对应所述源极设置的第一欧姆接触层和对应所述漏极设置的第二欧姆接触层，所述第一欧姆接触层和所述第二欧姆接触层间隔设置。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，采用干法蚀刻工艺对所述第二绝缘层进行第一次蚀刻。
3.如权利要求1所述的阵列基板的制作方法，其特征在于，采用湿法蚀刻工艺对所述金属层进行第二次蚀刻。
4.如权利要求1所述的阵列基板的制作方法，其特征在于，采用干法蚀刻工艺对所述阻挡层、所述第二绝缘层、所述半导体层和所述欧姆接触层进行第三次蚀刻。
5.如权利要求1所述的阵列基板的制作方法，其特征在于，采用湿法蚀刻工艺对所述金属层进行第四次蚀刻。
6.如权利要求1所述的阵列基板的制作方法，其特征在于，采用干法蚀刻工艺对所述欧姆接触层进行第五次蚀刻。
7.如权利要求1至6任一项所述的阵列基板的制作方法，其特征在于，还包括：在对所述欧姆接触层进行第五次蚀刻后，在所述阻挡层和所述第一绝缘层上形成钝化层，在所述钝化层上形成像素电极，所述像素电极与所述漏极电性连接。
8.如权利要求1至6任一项所述的阵列基板的制作方法，其特征在于，所述光罩为半色调光罩。
9.如权利要求1至6任一项所述的阵列基板的制作方法，其特征在于，所述基板还包括与所述栅极同层设置的扫描线，所述扫描线与所述金属线垂直设置。
10.一种阵列基板，其特征在于，采用如权利要求1至9任一项所述的阵列基板的制作方法制得，所述阵列基板包括：
衬底；
栅极，设于所述衬底上；
第一绝缘层，覆盖于所述衬底和所述栅极上；
半导体层，设于所述第一绝缘层上，且对应所述栅极设置；
第一欧姆接触层和第二欧姆接触层，间隔设于所述半导体层上；
金属层，包括设于所述第一欧姆接触层上的源极、设于所述第二欧姆接触层上的漏极以及电性连接于所述漏极的金属线。
CN202110864742.9A 2021-07-29 2021-07-29 阵列基板的制作方法及阵列基板 Pending CN113594185A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110864742.9A CN113594185A (zh) 2021-07-29 2021-07-29 阵列基板的制作方法及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110864742.9A CN113594185A (zh) 2021-07-29 2021-07-29 阵列基板的制作方法及阵列基板

Publications (1)

Publication Number Publication Date
CN113594185A true CN113594185A (zh) 2021-11-02

Family

ID=78251888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110864742.9A Pending CN113594185A (zh) 2021-07-29 2021-07-29 阵列基板的制作方法及阵列基板

Country Status (1)

Country Link
CN (1) CN113594185A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332272A (zh) * 2022-10-14 2022-11-11 广州华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101526707A (zh) * 2008-03-07 2009-09-09 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法
CN108010924A (zh) * 2017-12-06 2018-05-08 京东方科技集团股份有限公司 一种阵列基板及制作方法、显示面板
CN109768015A (zh) * 2019-01-29 2019-05-17 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN111403337A (zh) * 2020-03-31 2020-07-10 成都中电熊猫显示科技有限公司 阵列基板、显示面板及阵列基板的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101526707A (zh) * 2008-03-07 2009-09-09 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法
CN108010924A (zh) * 2017-12-06 2018-05-08 京东方科技集团股份有限公司 一种阵列基板及制作方法、显示面板
CN109768015A (zh) * 2019-01-29 2019-05-17 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN111403337A (zh) * 2020-03-31 2020-07-10 成都中电熊猫显示科技有限公司 阵列基板、显示面板及阵列基板的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332272A (zh) * 2022-10-14 2022-11-11 广州华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Similar Documents

Publication Publication Date Title
US10192904B2 (en) Array substrate and manufacturing method thereof, display device
KR101398094B1 (ko) 액정 디스플레이 및 어레이 기판
CN103187423B (zh) 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
US20100051954A1 (en) Pixel structure and method for manufacturing the same
EP3187929A1 (en) Array substrate and manufacturing method therefor, and display apparatus
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
EP3664137A1 (en) Array substrate and manufacturing method thereof, and display device
JPH01217421A (ja) 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法
US9053988B2 (en) TFT array substrate, manufacturing method of the same and display device
US6043000A (en) Method for manufacturing a semiconductor device
US8698148B2 (en) Display devices and fabrication methods thereof
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
TWI253538B (en) Thin film transistor flat display and its manufacturing method
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN113594185A (zh) 阵列基板的制作方法及阵列基板
JPS62280890A (ja) アクテイブマトリツクスアレイ
JPH0431376B2 (zh)
CN114089571A (zh) 阵列基板及制作方法和显示面板
JPH0580650B2 (zh)
JP2007206712A (ja) アクティブマトリクス方式液晶表示装置
CN107910338B (zh) 阵列基板以及显示装置
US6440783B2 (en) Method for fabricating a thin film transistor display
TWI253539B (en) Liquid crystal display
CN105047610A (zh) 一种阵列基板及其制作方法、显示装置
KR100764273B1 (ko) 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination