CN115327339A - 集成电路测试设备 - Google Patents

集成电路测试设备 Download PDF

Info

Publication number
CN115327339A
CN115327339A CN202111577205.2A CN202111577205A CN115327339A CN 115327339 A CN115327339 A CN 115327339A CN 202111577205 A CN202111577205 A CN 202111577205A CN 115327339 A CN115327339 A CN 115327339A
Authority
CN
China
Prior art keywords
integrated circuit
power
power supply
circuit device
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111577205.2A
Other languages
English (en)
Inventor
苏建华
曾昱玮
徐上茹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN115327339A publication Critical patent/CN115327339A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路测试设备用以测试待测集成电路装置。集成电路测试设备包含电源供应器以及电源补偿电路。电源供应器用以通过并联连接的第一路径或第二路径向待测集成电路装置的电源端子供电，其中第一路径包括第一开关元件，第一开关元件用以根据第一控制信号进行控制。电源补偿电路位于第二路径，电源补偿电路包括第二开关元件，第二开关元件用以根据第二控制信号进行控制，电源补偿电路用以在第一开关元件断路且第二开关元件导通时产生补偿脉冲电流。借此，测试装置可灵活选择电源供应器源，满足各种测试的要求。

Description

集成电路测试设备
技术领域
本发明是关于一种测试设备，尤其关于一种集成电路测试设备。
背景技术
随着当今移动电子设备和计算器服务器不断增加处理的数据量，半导体存储器制造商需要一种功能强大、经济高效的方法来测试他们最新一代的高速、高容量存储器集成电路，包括新兴的DDR4-SDRAM和LPDDR4-SDRAM芯片。
被配置向这样的待测集成电路装置供电的电源电路例如具有采用调节器的配置。理想情况下，这种电源电路能够提供恒定的电力，而不管负载电流如何。然而，这样的电源电路具有不可忽略的输出阻抗。因此，电源电压因负载变动而波动。电源电压的波动会影响待测集成电路装置的测试裕度。
发明内容
本发明提出一种创新的集成电路测试设备，解决先前技术的问题。
于本发明的一些实施例中，一种集成电路测试设备用以测试待测集成电路装置。集成电路测试设备包含电源供应器以及电源补偿电路。电源供应器用以通过并联连接的第一路径或第二路径向待测集成电路装置的电源端子供电，其中第一路径包括第一开关元件，第一开关元件用以根据第一控制信号进行控制。电源补偿电路位于第二路径，电源补偿电路包括第二开关元件，第二开关元件用以根据第二控制信号进行控制，电源补偿电路用以在第一开关元件断路且第二开关元件导通时产生补偿脉冲电流。
于本发明的一些实施例中，电源供应器用以在第一开关元件导通且第二开关元件断路时通过第一路径向待测集成电路装置的电源端子供电。
于本发明的一些实施例中，集成电路测试设备还包含分配给第二开关元件的驱动器。
于本发明的一些实施例中，待测集成电路装置包含在组装工序后封装的集成电路装置。
于本发明的一些实施例中，待测集成电路装置包含在组装工序后封装的存储器集成电路装置。
于本发明的一些实施例中，存储器集成电路装置包含双倍数据率同步动态随机存取存储器。
于本发明的一些实施例中，存储器集成电路装置包含低功率双倍数据率同步动态随机存取存储器。
于本发明的一些实施例中，电源供应器配置为由软件应用程序调制以在电源补偿电路发生故障时补偿电源电压降。
于本发明的一些实施例中，一种集成电路测试设备用以测试待测集成电路装置。集成电路测试设备包含第一电源供应器、第二电源供应器以及电源补偿电路。第一电源供应器用以通过第一路径向待测集成电路装置的电源端子供电。第二电源供应器用以通过第二路径向待测集成电路装置的电源端子供电。电源补偿电路位于第二路径，电源补偿电路包括开关元件，开关元件用以根据控制信号进行控制，电源补偿电路用以在开关元件导通时且第二电源供应器运作供电时产生补偿脉冲电流。
于本发明的一些实施例中，第一电源供应器用以在开关元件断路时通过第一路径向待测集成电路装置的电源端子供电。
于本发明的一些实施例中，第一电源供应器用以在第二电源供应器不运作供电时通过第一路径向待测集成电路装置的电源端子供电。
于本发明的一些实施例中，集成电路测试设备还包含分配给第二开关元件的驱动器。
于本发明的一些实施例中，待测集成电路装置包含在组装工序后封装的集成电路装置。
于本发明的一些实施例中，待测集成电路装置包含在组装工序后封装的存储器集成电路装置。
于本发明的一些实施例中，存储器集成电路装置包含双倍数据率同步动态随机存取存储器。
于本发明的一些实施例中，存储器集成电路装置包含低功率双倍数据率同步动态随机存取存储器。
于本发明的一些实施例中，电源补偿电路用以补偿电源电压降。
于本发明的一些实施例中，第一电源供应器配置为由软件应用程序调制以在电源补偿电路发生故障时补偿电源电压降。
综上所述，本文揭露的测试设备具有可切换的电源补偿电路的创造性配置。可切换的电源补偿电路可采用单路电源供应器或双路电源实现，以满足各种测试要求。测试装置可灵活选择电源供应器源，满足各种测试的要求。
以下将以实施方式对上述的说明作详细的描述，并对本发明的技术方案提供更进一步的解释。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：
图1绘示依照本发明一实施例的一种集成电路测试设备的配置图；
图2绘示依照本发明另一实施例的一种集成电路测试设备的配置图；
图3绘示依照本发明又一实施例的一种集成电路测试设备的配置图；以及
图4绘示依照本发明实施例产生的补偿脉冲电流的比较图。
具体实施方式
为了使本发明的叙述更加详尽与完备，可参照所附的图式及以下所述各种实施例，图式中相同的号码代表相同或相似的元件。另一方面，众所周知的元件与步骤并未描述于实施例中，以避免对本发明造成不必要的限制。
于实施方式与权利要求书中，涉及“电性连接”的描述，其可泛指一元件通过其他元件而间接电气耦合至另一元件，或是一元件无须通过其他元件而直接电链接至另一元件。
于实施方式与权利要求书中，除非内文中对于冠词有所特别限定，否则“一”与“该”可泛指单一个或复数个。
请参照图1，其绘示依照本发明一实施例的一种集成电路测试设备的配置图。图1仅显示了测试设备的一部分(例如具有高保真测试夹具设计的Advantest存储器测试仪T5503HS)和半导体待测集成电路装置DUT。具体地，配置电源供应器PS通过路径向半导体集成电路待测集成电路装置DUT的电源端子VDD供电，以执行一些测试工序，并在此路径设计了电源补偿电路PCC补偿电源电压VT的降低。在某些情况下，如果电源补偿电路PCC出现故障，则该路径不能用于测试半导体集成电路装置。在本揭露的一些实施例中，电源补偿电路PCC是一种半导体集成电路。
请参照图2，其绘示依照本发明另一实施例的一种集成电路测试设备的配置图。在图2的配置中，电源供应器PS可以通过第一路径R1或第二路径R2向半导体待测集成电路装置DUT的电源端子VDD供电，以执行一些测试工序。第一路径R1和第二路径R2并联在电源供应器PS和电源端子VDD之间。第一路径R1包括第一开关元件S1，用于根据控制信号进行控制，例如通过驱动器提供的控制信号对第一开关元件S1进行控制。电源补偿电路PCC设置在第二路径R2上。电源补偿电路PCC包括第二开关元件S2，第二开关元件S2配置为根据控制信号进行控制，例如通过分配给第二开关元件S2的驱动器DR提供的控制信号对第二开关元件S2进行控制。第二开关元件S2用以在导通状态和断路状态之间切换电源补偿电路PCC。当第一开关元件S1关断或断路(第一路径R1因此断开)，第二开关元件S2导通(即电源补偿电路PCC作动)时，电源供应器PS配置通过第二路径R2向半导体待测集成电路装置DUT的电源端子VDD供电，电源补偿电路PCC用以产生补偿脉冲电流以补偿电源电压VT的降低，借以执行一些测试工序。在本公开的一些实施例中，电源补偿电路PCC是一种半导体集成电路。当第一开关元件S1导通，第二开关元件S2关断或断路时(即电源补偿电路PCC停止作动)，电源供应器PS通过第一路径R1向半导体待测集成电路DUT的电源端子VDD供电。由于第一路径R1上没有设计电源补偿电路，如有需要(例如，第二路径R2上的电源补偿电路PCC出现故障)，电源供应器PS可以进一步调制，例如通过计算器软件应用程序，以提供与电源补偿电路PCC产生的补偿脉冲电流相似的电流。在本发明的一些实施例中，某些测试工序会需要电源供应器PS直接向半导体待测集成电路装置DUT的电源端子VDD供电以获得准确的测试结果，借由第一开关元件S1导通且第二开关元件S2关断或断路，以实现电源供应器PS通过第一路径R1直接向半导体待测集成电路装置DUT的电源端子VDD供电。
在本揭露的一些实施例中，待测集成电路装置DUT可以是在组装工序之后封装的集成电路装置。在本揭露的一些实施例中，待测集成电路装置DUT可以是在组装工序之后封装的存储器集成电路装置。在本揭露的一些实施例中，存储器集成电路装置包含双倍数据率同步动态随机存取存储器。在本揭露的一些实施例中，存储器集成电路装置包含低功率双倍数据率同步动态随机存取存储器。
参照图3，其绘示依照本发明又一实施例的一种集成电路测试设备的配置图。在本图的配置中，第一电源供应器PS1配置以通过第一路径R1向待测集成电路装置DUT的电源端子VDD供电，第二电源供应器PS2配置以通过第二路径R2向待测集成电路装置DUT的电源端子VDD供电。第一路径R1上没有设计电源补偿电路，第二路径R2上设计了一个电源补偿电路PCC。电源补偿电路PCC包括一个开关元件S，用以根据控制信号进行控制，例如可以通过驱动器DR提供控制信号对开关元件S进行控制。开关元件S用于在导通状态和断路状态之间切换电源补偿电路PCC。在本揭露的一些实施例中，电源补偿电路PCC是一种半导体集成电路。当开关元件S导通(即电源补偿电路PCC作动)且第二电源供应器PS2运作供电时，第二电源供应器PS2配置以通过第二路径R2向待测集成电路装置DUT的电源端子VDD供电以执行一些测试工序，电源补偿电路PCC用于产生补偿脉冲电流以补偿电源电压VT的降低。在本揭露的一些实施例中，一些测试工序需要电源供应器为半导体待测集成电路装置DUT的电源端子VDD供电，因此第一电源供应器PS1选择通过第一路径R1向待测集成电路装置DUT的电源端子VDD供电(无电源电压补偿)。当开关元件S关断或断路(电源补偿电路PCC不作动)或第二电源供应器PS2不运作时，第一电源供应器PS1通过第一路径R1向待测集成电路装置DUT的电源端子VDD供电(无电源电压补偿)。由于在第一路径R1上没有设计电源补偿电路，如有需要(例如，第二路径R2上的电源补偿电路PCC出现故障)，第一电源供应器PS1可以进一步调制，例如通过计算器软件应用程序，以提供与电源补偿电路PCC产生的补偿脉冲电流相似的电流。
在本揭露的一些实施例中，待测集成电路装置DUT可以是在组装工序之后封装的集成电路装置。在本揭露的一些实施例中，待测集成电路装置DUT可以是在组装工序之后封装的存储器集成电路装置。在本揭露的一些实施例中，存储器集成电路装置包含双倍数据率同步动态随机存取存储器。在本揭露的一些实施例中，存储器集成电路装置包含低功率双倍数据率同步动态随机存取存储器。
请参照图4，其绘示依照本发明实施例产生的补偿脉冲电流的比较图。在图4中，电压曲线402是根据图1所绘示的测试设备的配置而测量的。电源补偿电路PCC配置以补偿电压曲线402上所示的电源电压降。另一电压曲线404是根据图2或图3所示的测试设备的配置而测量的。当图2的第二开关元件S2导通(第一开关元件S1关断或断路)或图3的开关元件S导通时，电源补偿电路PCC配置以补偿电压曲线404上所示的电源电压降，使得电压曲线404能与电压曲线402实质上相同。另一电压曲线406亦是根据图2或图3所示的测试设备的配置测量的，但使用状态与电压曲线404不同。当图2的第二开关元件S2关断(第一开关元件S1导通)或图3的开关元件S关断时，对第一电源供应器PS1进行进一步调制，例如：通过计算器软件应用程序，使得电压曲线406仍得以类似于电压曲线402或电压曲线404。
综合以上，本文揭露的测试设备具有可切换的电源补偿电路的创造性配置。可切换的电源补偿电路可采用单路电源供应器或双路电源实现，以满足各种测试要求。测试装置可灵活选择电源供应器源，满足各种测试的要求。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
【符号说明】
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附符号的说明如下：
PS:电源供应器
PS1:第一电源供应器
PS2:第一电源供应器
R1:第一路径
R2:第二路径
S:开关元件
S1:第一开关元件
S2:第二开关元件
DUT:待测集成电路装置
VDD:电源端子
VT:电压
DR:驱动器
PCC:电源补偿电路
402:电压曲线
404:电压曲线
406:电压曲线。

Claims (18)

1.一种集成电路测试设备用以测试待测集成电路装置，其特征在于，该集成电路测试设备包含：
电源供应器，用以通过并联连接的第一路径或第二路径向该待测集成电路装置的电源端子供电，其中该第一路径包括第一开关元件，该第一开关元件用以根据第一控制信号进行控制；以及
电源补偿电路，位于该第二路径，该电源补偿电路包括第二开关元件，该第二开关元件用以根据第二控制信号进行控制，该电源补偿电路用以在该第一开关元件断路且该第二开关元件导通时产生补偿脉冲电流。
2.根据权利要求1所述的集成电路测试设备，其特征在于，该电源供应器用以在该第一开关元件导通且该第二开关元件断路时通过该第一路径向该待测集成电路装置的该电源端子供电。
3.根据权利要求1所述的集成电路测试设备，其特征在于，还包含分配给该第二开关元件的驱动器。
4.根据权利要求1所述的集成电路测试设备，其特征在于，该待测集成电路装置包含在组装工序后封装的集成电路装置。
5.根据权利要求1所述的集成电路测试设备，其特征在于，该待测集成电路装置包含在组装工序后封装的存储器集成电路装置。
6.根据权利要求5所述的集成电路测试设备，其特征在于，该存储器集成电路装置包含双倍数据率同步动态随机存取存储器。
7.根据权利要求5所述的集成电路测试设备，其特征在于，该存储器集成电路装置包含低功率双倍数据率同步动态随机存取存储器。
8.根据权利要求1所述的集成电路测试设备，其特征在于，该电源供应器配置为由软件应用程序调制以在该电源补偿电路发生故障时补偿电源电压降。
9.一种集成电路测试设备用以测试待测集成电路装置，其特征在于，该集成电路测试设备包含：
第一电源供应器，用以通过第一路径向该待测集成电路装置的电源端子供电；
第二电源供应器，用以通过第二路径向该待测集成电路装置的电源端子供电；以及
电源补偿电路，位于该第二路径，该电源补偿电路包括开关元件，该开关元件用以根据控制信号进行控制，该电源补偿电路用以在该开关元件导通时且该第二电源供应器运作供电时产生补偿脉冲电流。
10.根据权利要求9所述的集成电路测试设备，其特征在于，该第一电源供应器用以在该开关元件断路时通过该第一路径向该待测集成电路装置的该电源端子供电。
11.根据权利要求9所述的集成电路测试设备，其特征在于，该第一电源供应器用以在该第二电源供应器不运作供电时通过该第一路径向该待测集成电路装置的该电源端子供电。
12.根据权利要求9所述的集成电路测试设备，其特征在于，还包含分配给该第二开关元件的驱动器。
13.根据权利要求9所述的集成电路测试设备，其特征在于，该待测集成电路装置包含在组装工序后封装的集成电路装置。
14.根据权利要求9所述的集成电路测试设备，其特征在于，该待测集成电路装置包含在组装工序后封装的存储器集成电路装置。
15.根据权利要求14所述的集成电路测试设备，其特征在于，该存储器集成电路装置包含双倍数据率同步动态随机存取存储器。
16.根据权利要求14所述的集成电路测试设备，其特征在于，该存储器集成电路装置包含低功率双倍数据率同步动态随机存取存储器。
17.根据权利要求9所述的集成电路测试设备，其特征在于，该电源补偿电路用以补偿电源电压降。
18.根据权利要求9所述的集成电路测试设备，其特征在于，该第一电源供应器配置为由软件应用程序调制以在该电源补偿电路发生故障时补偿电源电压降。
CN202111577205.2A 2021-05-10 2021-12-22 集成电路测试设备 Pending CN115327339A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/316,702 US20220359035A1 (en) 2021-05-10 2021-05-10 Integrated circuit test apparatus
US17/316,702 2021-05-10

Publications (1)

Publication Number Publication Date
CN115327339A true CN115327339A (zh) 2022-11-11

Family

ID=83900595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111577205.2A Pending CN115327339A (zh) 2021-05-10 2021-12-22 集成电路测试设备

Country Status (3)

Country Link
US (1) US20220359035A1 (zh)
CN (1) CN115327339A (zh)
TW (1) TWI798966B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809902B2 (ja) * 1991-09-25 1998-10-15 株式会社東芝 自励式変換器の試験方法
WO2010029597A1 (ja) * 2008-09-10 2010-03-18 株式会社アドバンテスト 試験装置および回路システム
US8988089B2 (en) * 2010-04-22 2015-03-24 Advantest Corporation Pin card
JP2012083208A (ja) * 2010-10-12 2012-04-26 Advantest Corp 試験装置
JP2012098124A (ja) * 2010-11-01 2012-05-24 Advantest Corp 試験装置および試験方法
JP2012122854A (ja) * 2010-12-08 2012-06-28 Advantest Corp 試験装置
JP2013181831A (ja) * 2012-03-01 2013-09-12 Advantest Corp 試験装置
KR20160045506A (ko) * 2014-10-17 2016-04-27 삼성전자주식회사 메모리 장치 테스트장치 및 메모리 시스템 테스트장치
US9897632B2 (en) * 2015-04-29 2018-02-20 Mediatek Inc. Monitor circuit
JP6307532B2 (ja) * 2016-01-28 2018-04-04 株式会社アドバンテスト 電源装置およびそれを用いた試験装置、電源電圧の供給方法
CN113228483B (zh) * 2019-03-13 2024-01-19 爱德万测试公司 电源、自动化测试设备、用于操作电源的方法、用于操作自动化测试设备的方法和使用电压变动补偿机制的计算机程序

Also Published As

Publication number Publication date
US20220359035A1 (en) 2022-11-10
TWI798966B (zh) 2023-04-11
TW202244511A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
US6339338B1 (en) Apparatus for reducing power supply noise in an integrated circuit
US7342405B2 (en) Apparatus for reducing power supply noise in an integrated circuit
US7772828B2 (en) Automatic test equipment capable of high speed test
US8446790B2 (en) Circuit for supplying a reference voltage in a semiconductor memory device for testing an internal voltage generator therein
US8378700B2 (en) Wafer unit for testing semiconductor chips and test system
US6750672B2 (en) Semiconductor inspecting system for inspecting a semiconductor integrated circuit device, and semiconductor inspecting method using the same
US20080094096A1 (en) Semiconductor testing equipment and semiconductor testing method
KR101254280B1 (ko) 시험 장치 및 제조 방법
JP5066100B2 (ja) 試験装置、試験方法、及び接続部
CN115327339A (zh) 集成电路测试设备
EP2936175B1 (en) An electronic load module and a method and a system therefor
US20060170433A1 (en) Semiconductor test circuit
KR101281823B1 (ko) 고정형 파워 보드와 교체형 코어 보드를 포함하는 자동 테스트 장치
KR101297657B1 (ko) 반도체 테스트 스위치 회로
WO2020217925A1 (ja) 半導体集積回路装置および半導体集積回路装置の検査方法
KR20040059461A (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
KR101410101B1 (ko) 이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치
JP7304299B2 (ja) 電源モジュール
JP2000171510A (ja) 電源／ｇｎｄ端子導通試験用テストボード
US20230384369A1 (en) Test circuit of electronic device, electronic device including test circuit, and operating method thereof
KR20220169901A (ko) Ic소켓 검사용 다중채널 측정 시스템 및 그 다중채널 측정방법
KR100474986B1 (ko) 반도체장치
KR100327333B1 (ko) 다수개의 전원 핀들을 갖는 집적회로 장치를 테스트하는 테스트 장비
KR20200140119A (ko) 반도체 디바이스를 테스트하기 위한 프로브 카드를 포함하는 테스트 장치 및 그의 동작 방법
US20080150615A1 (en) System for providing a reference voltage to a semiconductor integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination