KR20040059461A - 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치 - Google Patents
패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치 Download PDFInfo
- Publication number
- KR20040059461A KR20040059461A KR1020020086209A KR20020086209A KR20040059461A KR 20040059461 A KR20040059461 A KR 20040059461A KR 1020020086209 A KR1020020086209 A KR 1020020086209A KR 20020086209 A KR20020086209 A KR 20020086209A KR 20040059461 A KR20040059461 A KR 20040059461A
- Authority
- KR
- South Korea
- Prior art keywords
- bias
- internal
- semiconductor device
- pin
- fuse
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치는, 정상 동작 시에 사용하지 않는 외부 패키지 핀에 연결되는 패드와, 테스트 시에 패드에 복수의 내부 DC 바이어스 전압들을 선택적으로 연결하는 복수개의 스위치 수단과, 패드와 복수개의 스위치 수단 사이에 연결된 퓨즈를 포함하여, 모든 패키지에 대해 필요할 경우 내부 DC 바이어스를 외부에서 측정하거나 내부 DC 바이어스를 임의로 조절하면서 반도체 소자 동작을 수행할 수 있다.
Description
본 발명은 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치에 관한 것으로, 보다 상세하게는 안티 퓨즈와 테스트 모드 신호를 이용하여 패키지에 있는 특정 핀에 내부 바이어스를 연결하여 특정 바이어스를 포싱(forcing)하면서 테스트를 수행할 수 있는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치에 관한 것이다.
일반적으로 패키지 레벨(package level)에서는 내부 DC 바이어스(bias)를 측정하기 위해서는 스페셜 본딩(special bonding)을 이용하여 기존에 사용하는 어드레스 핀이나 DQ 핀 등을 내부 바이어스 핀으로 대체하여 DC 바이어스를 측정하였다.
이러한 경우, 내부 DC 바이어스 측정은 가능하지만 칩이 동작하는데 사용해야할 핀을 DC 바이어스 측정 핀으로 대체하기 때문에 반도체 소자가 정상 동작하지 못하는 문제점이 있다.
따라서 종래 기술에서는 반도체 소자의 개발 초기에만 스페셜 본딩을 사용하여 내부 DC 바이어스를 측정하고, 양산단계에서는 패키지 레벨에서는 내부 DC 바이어스 측정을 할 수 없었다.
웨이퍼 레벨에서 발생하는 불량에 대한 분석 시에는 내부 DC 바이어스를 변화시켜가면서 어떤 바이어스에 의해 불량(fail)이 발생하는지 쉽게 검출할 수 있지만, 패키지 레벨에서 발생하는 불량에 대해서는 내부 DC 바이어스를 쉽게 제어하지 못하기 때문에 테스트 모드에 있는 테스트 모드 전원전압 승압 TMVPPUP, 테스트 모드 전원전압 강하 TMVPPDN 등의 방법으로 내부전압보다 특정 전압을 높이거나 낮추는 방법만을 사용할 수 있었다.
따라서 패키지 레벨에서 발생하는 불량에 대한 분석 시 내부 DC 바이어스를 변화시키는 것이 극히 제한되는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 모든 패키지에 대해 필요할경우 내부 DC 바이어스를 외부에서 측정하거나 내부 DC 바이어스를 임의로 조절하면서 반도체 소자 동작을 수행할 수 있는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치를 제공하는 것이다.
도 1은 본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치를 나타낸 블록 개념도.
도 2는 도 1에 도시된 내부 DC 바이어스 메탈 라인을 안티 퓨즈에 선택적으로 연결하는 스위치의 상세 회로도.
도 3은 도 1에 도시된 안티 퓨즈를 나타낸 개념 블록도.
도 4는 본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치의 다른 실시예를 나타낸 개념 블록도.
상기 목적을 달성하기 위한 본 발명의 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치는, 정상 동작 시에 사용하지 않는 외부 패키지 핀에 연결되는 패드; 테스트 시에 상기 패드에 복수의 내부 DC 바이어스 전압들을 선택적으로 연결하는 복수개의 스위치 수단; 및 상기 패드와 복수개의 스위치 수단 사이에 연결된 퓨즈를 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치를 나타낸 블록 개념도이다.
본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치는 다이(die) 내부에 내부 DC 바이어스를 측정할 수 있는 패드(pad)(10)를 구비한다. 여기서, 패드(10)는 패키지에서 사용하지 않는 여분의 핀(no connection; NC pin)에 연결된다.
이때, 내부 DC 바이어스를 측정하기 위해 구비된 패드(10)와 내부 DC 바이어스 연결단자 사이에는 안티 퓨즈(anti fuse)(20)를 연결하여 정상 동작에서는 NC 핀이 반도체 소자 내부와 연결되지 않도록 한다.
패키지 레벨에서 불량 분석 등의 목적으로 내부 DC 바이어스 측정이 필요할 경우, 테스트 모드 신호를 이용하여 안티 퓨즈를 끊어서 패드(10)에 내부 DC 바이어스가 연결되도록 한다.
이러한 방법을 통해 양산되는 일반 제품들은 기존 제품과 동일한 특정을 가지며 불량 분석 등의 목적으로 패키지를 사용할 필요가 있을 때에만 내부 DC 바이어스를 측정하거나 포싱(forcing)하면서 테스트를 수행할 수 있다.
일반적인 패키지에는 NC(no connection) 핀들이 존재하며, 이러한 NC 핀들은 패키지에서 사용되지 않는다.
본 발명에서는 이러한 NC 핀들을 이용하여 필요에 따라 내부 DC 바이어스를 측정한다.
반도체 소자 설계 시 내부 DC 바이어스를 측정할 수 있는 패드(10)를 형성하고, 패드(10)와 내부 DC 바이어스를 측정하는 메탈 라인 사이에 안티 퓨즈(20)를 형성한다.
또한, 안티 퓨즈(20)와 내부 DC 바이어스를 측정하는 메탈 라인 사이에 각각 스위치(30)를 형성한다.
따라서 정상 동작 시에는 안티 퓨즈(20)가 끊어져 있지 않기 때문에 외부 핀에서는 반도체 소자 내부와 전혀 연결되지 않은 상태가 된다.
한편, 내부 DC 바이어스를 측정하고자할 경우, 안티 퓨즈(20)를끊고(blowing), 측정하고자하는 내부 DC 바이어스에 해당하는 스위치(30)를 턴 온 시켜 해당하는 내부 DC 바이어스 메탈 라인은 패드(10)를 통해 외부 NC 핀에 연결된다.
도 2는 도 1에 도시된 내부 DC 바이어스 메탈 라인을 안티 퓨즈에 선택적으로 연결하는 스위치의 상세 회로를 나타낸 도면이다. 여기서는 코어 전압 VCORE을 안티 퓨즈(20)에 선택적으로 연결하는 스위치(30)를 예를 들어 설명한다.
스위치(30)는 해당하는 내부 DC 바이어스 VCORE과 안티 퓨즈(20) 사이에 연결되고, 게이트에 테스트 모드 신호 TMVCORE가 인가되는 전계 효과 트랜지스터 FET를 포함한다. 여기서는 전계 효과 트랜지스터 FET를 엔 채널 모스형 트랜지스터(N channel MOS transistor)를 사용하는 경우를 예를 들어 설명한다.
해당하는 내부 DC 바이어스 VCORE를 측정하고자 할 경우, 먼저 안티 퓨즈(20)를 끊는다(blowing).
해당하는 테스트 모드 신호 TMVCORE가 하이 레벨이 되어 해당하는 스위치(30)를 턴 온 시켜 해당하는 내부 DC 바이어스 VCORE 메탈 라인을 안티 퓨즈(20)에 연결한다. 이때 테스트 모드 신호들(예를 들어 TMVPP, TMVBB, TMVCP 등)은 로우 레벨이 되어 해당하는 스위치들(30)은 턴 오프 된다.
따라서 측정하고자 하는 내부 DC 바이어스 VCORE 메탈 라인은 턴 온 되어 있는 스위치(30)를 통해 안티 퓨즈(20)에 연결되고, 이때 안티 퓨즈(20)는 끊어져 있기 때문에, 패드(10)를 통해 외부 NC 핀으로 연결된다.
도 3은 도 1에 도시된 안티 퓨즈를 나타낸 개념 블록도이다. 여기서는 일반적인 ONO 구조를 갖는 안티 퓨즈를 예를 들어 설명한다.
안티 퓨즈(20)는 상부 전극(plate)(21), 유전체(ONO)(22) 및 하부전극(SN)(23)이 순차적으로 형성되어 있다.
안티 퓨즈(20)를 끊는(blowing) 방법은 안티 퓨즈(20)의 양단에 8V 이상의 고전압을 인가하여 유전체(ONO)(22)를 물리적(physical)으로 파괴(broken)시키는 방법을 사용한다.
즉, 안티 퓨즈(20)의 상부전극(21)이 연결된 패드(10)에 외부 NC 핀을 통해 고전압을 인가하고, 하부전극(23)이 연결된 백바이어스 전압 스위치(30)를 턴 온 시켜, 백바이어스 전압 메탈 라인 VBB을 통해 네거티브 전압(deep negative)이 인가되도록 하여 유전체(ONO)(22)의 양단의 전압차를 크게 하여 안티 퓨즈(20)를 끊는다.
도 4는 본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치의 다른 실시예를 나타낸 개념 블록도이다.
본 발명의 다른 실시예에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치는 반도체 소자의 패키지 상태에서 형성되지만 반도체 소자의 동작에 영향을 주지 않는 외부 핀을 사용하는 방법을 사용한다.
예를 들어 출력 버퍼 등에 사용되는 VDDQ, VSSQ와 같은 외부 핀들은 개수가 많고 하나를 다른 핀으로 대용하여도 반도체 소자의 동작에는 영향을 주지 않는 핀들이다.
예를 들어 VDDQ 핀을 내부 DC 바이어스 메탈 라인에 연결하는 방법은 상기한본 발명의 일실시예와 동일한 방법으로 연결할 수 있고, 정상 동작에서는 VDDQ 메탈 라인이 연결되어야 하기 때문에 VDDQ 메탈 라인과 패드 사이에 제어신호 CON에 따라 제어되는 스위치(40)를 연결한다.
여기서, 스위치(40)는 안티 퓨즈(20)가 끊어지기(blowing) 이전에는 VDDQ 메탈 라인을 패드(10)에 연결하고, 안티 퓨즈가 끊어지면(blowing) 내부 DC 바이어스 메탈 라인이 연결되는 라인을 패드(10)에 연결한다.
상기한 바에 따라 외부 NC 핀과 내부 DC 바이어스 메탈 라인이 연결되면, 불량이 발생한 패키지에 대해 내부 DC 전압이 문제가 있는지를 확인할 수 있고, 특정 내부 DC 전압을 외부에서 높이거나 낮출 수 있게 포싱(forcing)하면서 불량의 양상이 어떻게 변하는지를 검출할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치는 모든 패키지에 대해 필요할 경우 내부 DC 바이어를 외부에서 측정하거나 내부 DC 바이어스를 임의로 조절하면서 반도체 소자를 동작 시킬 수 있기 때문에, 패키지 레벨에서 발생한 불량(fail)에 대한 분석을 용이하게 실시할 수 있는 효과가 있다.
또한 패키지 레벨에 대한 테스트 시에도 특정 DC 바이어스를 최악의 조건(worst)으로 테스트를 실시하여 반도체 소자의 특성에 의해 약한 DC 레벨을 검출하거나 검출 조건을 강화하여 신뢰성을 향상시킬 수 있는 효과가 있다..
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (10)
- 정상 동작 시에 사용하지 않는 외부 패키지 핀에 연결되는 패드;테스트 시에 상기 패드에 복수의 내부 DC 바이어스 전압들을 선택적으로 연결하는 복수개의 스위치 수단; 및상기 패드와 복수개의 스위치 수단 사이에 연결된 퓨즈를 포함하는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.
- 제 1 항에 있어서,상기 외부 패키지 핀은 칩과 연결되지 않은(no connection; NC) 핀인 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.
- 제 1 항에 있어서,상기 외부 패키지 핀은 동일한 기능을 하는 핀의 개수가 많고, 정상 동작에 영향을 주지 않는 전원전압 핀인 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.
- 제 3 항에 있어서,상기 외부 패키지 핀은 VDDQ, VSSQ 등 중 어느 하나인 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.
- 제 3 항 및 제 4 항 중 어느 한 항에 있어서,상기 패드와 상기 전원전압 핀 사이에 연결되고, 테스트 모드 신호에 따라 제어되어 상기 패드와 상기 전원전압 핀을 선택적으로 연결하는 스위치 수단을 더 포함하는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.
- 제 1 항에 있어서,상기 각 스위치 수단은, 해당하는 테스트 모드 신호에 따라 제어되는 전계 효과 트랜지스터를 사용하는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.
- 제 6 항에 있어서,상기 각 스위치 수단은, 해당하는 테스트 모드 신호에 따라 제어되는 엔채널 모스형 트랜지스터를 사용하는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.
- 제 1 항에 있어서,상기 퓨즈는 전기적 퓨즈(electric fuse)를 사용하는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.
- 제 8 항에 있어서,상기 퓨즈는 안티 퓨즈를 사용하는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.
- 제 8 항 및 제 9 항 중 어느 한 항에 있어서,상기 퓨즈는, 상기 패드를 통해 상부전극으로 고전압이 인가되고, 상기 네거티브 내부 DC 바이어스를 인가하는 스위치 수단을 통해 하부전극으로 네거티브 전압이 인가되어 테스트 모드에서 끊어지는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086209A KR100576492B1 (ko) | 2002-12-30 | 2002-12-30 | 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086209A KR100576492B1 (ko) | 2002-12-30 | 2002-12-30 | 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040059461A true KR20040059461A (ko) | 2004-07-05 |
| KR100576492B1 KR100576492B1 (ko) | 2006-05-10 |
Family
ID=37351467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020086209A KR100576492B1 (ko) | 2002-12-30 | 2002-12-30 | 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100576492B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100965763B1 (ko) * | 2008-02-14 | 2010-06-24 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 장치의 셀 플레이트 전압 생성 장치 |
| US7821752B2 (en) | 2007-02-15 | 2010-10-26 | Hynix Semiconductor Inc. | Device to protect a semiconductor device from electrostatic discharge by efficiently discharging a micro current |
| US8000160B2 (en) | 2008-02-14 | 2011-08-16 | Hynix Semiconductor Inc. | Semiconductor device and cell plate voltage generating apparatus thereof |
| KR101145796B1 (ko) * | 2005-08-30 | 2012-05-16 | 에스케이하이닉스 주식회사 | 반도체메모리소자 |
| US9589603B2 (en) | 2014-02-24 | 2017-03-07 | SK Hynix Inc. | Semiconductor device and operating method thereof |
| KR102380338B1 (ko) * | 2020-10-29 | 2022-03-29 | 광운대학교 산학협력단 | 전력증폭기 칩의 웨이퍼 레벨 테스트 방법 및 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102436931B1 (ko) | 2021-10-20 | 2022-08-25 | 한국전기연구원 | 반도체 소자 신뢰성 시험장치 및 그의 구동방법 |
-
2002
- 2002-12-30 KR KR1020020086209A patent/KR100576492B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101145796B1 (ko) * | 2005-08-30 | 2012-05-16 | 에스케이하이닉스 주식회사 | 반도체메모리소자 |
| US7821752B2 (en) | 2007-02-15 | 2010-10-26 | Hynix Semiconductor Inc. | Device to protect a semiconductor device from electrostatic discharge by efficiently discharging a micro current |
| KR100965763B1 (ko) * | 2008-02-14 | 2010-06-24 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 장치의 셀 플레이트 전압 생성 장치 |
| US8000160B2 (en) | 2008-02-14 | 2011-08-16 | Hynix Semiconductor Inc. | Semiconductor device and cell plate voltage generating apparatus thereof |
| US9589603B2 (en) | 2014-02-24 | 2017-03-07 | SK Hynix Inc. | Semiconductor device and operating method thereof |
| KR102380338B1 (ko) * | 2020-10-29 | 2022-03-29 | 광운대학교 산학협력단 | 전력증폭기 칩의 웨이퍼 레벨 테스트 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100576492B1 (ko) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
| US7519882B2 (en) | Intelligent binning for electrically repairable semiconductor chips | |
| KR100245411B1 (ko) | 반도체 장치의 병렬 테스트 회로 | |
| KR20070109434A (ko) | 반도체 칩의 오픈 테스트(ｏｐｅｎ ｔｅｓｔ) 및 쇼트테스트(ｓｈｏｒｔ ｔｅｓｔ) 방법 및 반도체 테스트시스템 | |
| KR100576492B1 (ko) | 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치 | |
| US7622940B2 (en) | Semiconductor device having contact failure detector | |
| US7221170B2 (en) | Semiconductor test circuit | |
| KR100647473B1 (ko) | 멀티 칩 패키지 반도체 장치 및 불량 검출방법 | |
| KR100459698B1 (ko) | 병렬검사되는 개수를 증가시키는 반도체 소자의 전기적검사방법 | |
| KR102590203B1 (ko) | 웨이퍼 레벨 테스트를 위한 방법 및 디바이스 | |
| US20230066905A1 (en) | Test circuit and method for operating the same | |
| KR100279198B1 (ko) | 2개의 집적회로를 갖춘 플레이트 | |
| JP2007141882A (ja) | 半導体装置、半導体装置の試験装置および試験方法 | |
| JP2000206174A (ja) | 半導体装置の検査方法 | |
| KR20070002599A (ko) | 반도체 소자의 테스트 장치 | |
| KR20010113522A (ko) | 검사 모드를 갖는 집적 회로 및 상기 집적 회로를검사하기 위한 검사 장치 | |
| KR100331262B1 (ko) | Bga패키지의 접속상태 테스트회로 | |
| KR950015176B1 (ko) | 테스트가 용이한 반도체 칩 | |
| KR100470989B1 (ko) | 검증용프로우브카드 | |
| KR100474986B1 (ko) | 반도체장치 | |
| US20030210068A1 (en) | Apparatus of testing semiconductor | |
| KR200319242Y1 (ko) | 반도체장치의대기상태전류측정장치 | |
| JP2010223791A (ja) | 半導体装置及びその検査方法 | |
| KR20070009155A (ko) | 퓨즈 상태 모니터링 회로를 갖는 반도체 장치 | |
| KR20010105829A (ko) | 테스트 모드에서 다양한 테스트 데이터 패턴을 제공하는반도체 메모리 장치의 데이터 입력 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |