KR101410101B1 - 이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치 - Google Patents

이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치 Download PDF

Info

Publication number
KR101410101B1
KR101410101B1 KR1020130032708A KR20130032708A KR101410101B1 KR 101410101 B1 KR101410101 B1 KR 101410101B1 KR 1020130032708 A KR1020130032708 A KR 1020130032708A KR 20130032708 A KR20130032708 A KR 20130032708A KR 101410101 B1 KR101410101 B1 KR 101410101B1
Authority
KR
South Korea
Prior art keywords
socket
speed memory
memory component
test
pin
Prior art date
Application number
KR1020130032708A
Other languages
English (en)
Inventor
백상현
이호성
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020130032708A priority Critical patent/KR101410101B1/ko
Application granted granted Critical
Publication of KR101410101B1 publication Critical patent/KR101410101B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치가 제공된다. 고속 메모리 콤포넌트 테스트 시스템 및 장치는 중앙 제어 유닛, DIMM socket, 메인보드 및 도터보드를 포함하는 실제 메모리 동작 환경에서 고속 메모리 콤포넌트에 대한 테스트를 수행할 수 있다. 또한, 고속 메모리 콤포넌트 테스트 시스템 및 장치는 파워 핀 또는 그라운드 핀 제거를 통해 이중 인라인 메모리 모듈 환경에서 고속 메모리 콤포넌트에 대한 테스트를 수행할 수 있다.

Description

이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치{SYSTEM AND APPARATUS FOR TESTING HIGE-SPEED MEMORY COMPONENT USING DIMM AND TEST SOCKET}
본 발명은 이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치에 관한 것으로, 보다 구체적으로는 테스트 소켓에 포함된 핀 제거를 통해 이중 인라인 메모리 모듈 환경에서 고속 메모리 콤포넌트에 대한 테스트를 수행할 수 있는 시스템 및 장치에 관한 것이다.
고속 메모리 콤포넌트를 테스트할 수 있는 다양한 방법이 제공되고 있다. 이러한 테스트를 통하여 불량인 고속 메모리 콤포넌트를 판단할 수 있다.
하지만, DIMM socket을 이용하는 기존의 테스트 시스템은 중앙 제어 유닛, DIMM socket, 메인보드 및 도터보드를 포함하는 실제 메모리 동작 환경과는 달리 테스트만을 위한 환경이 구성된 상태로 제작되어 테스트의 정확도가 높지 않았다. 또한, 기존의 테스트 시스템에서는 파워 핀 또는 그라운드 핀 제거 기능이 구현되지 않았다.
이로 인해, 실질적으로 정상적인 고속 메모리 콤포넌트를 불량으로 판단하는 오버킬과 실질적으로 불량인 고속 메모리 콤포넌트를 정상으로 판단하는 언더킬이 발상하게 된다. 오버킬 및 언더킬은 테스트시 판단의 양상만 다를 뿐이지 테스트 과정에서 판단의 오류의 문제를 일으키는 대표적인 현상이다.
따라서, 실제 메모리 동작 환경과 동일 또는 유사한 환경에서 DIMM socket을 이용하고 파워 핀 또는그라운드 핀 제거 기능을 수행할 수 있는 고속 메모리 콤포넌트 테스트 시스템이 요구된다.
본 발명은 중앙 제어 유닛, DIMM socket, 메인보드 및 도터보드를 포함하는 실제 메모리 동작 환경과 유사한 환경에서 고속 메모리 콤포넌트에 대한 테스트를 수행할 수 있는 고속 메모리 콤포넌트 테스트 시스템 및 장치를 제공한다.
본 발명은 파워 핀 또는 그라운드 핀 제거 기능이 구현된 고속 메모리 콤포넌트 테스트 시스템 및 장치를 제공한다.
본 발명의 일실시예에 따른 고속 메모리 콤포넌트 테스트 시스템은 중앙 제어 유닛 및 이중 인라인 메모리 모듈 소켓을 포함하는 메인보드; 고속 메모리 콤포넌트와 연결되고 핀이 제거될 수 있는 테스트 소켓; 및 상기 이중 인라인 메모리 모듈 소켓과 상기 테스트 소켓에 연결되는 도터보드를 포함할 수 있다.
상기 핀은, 파워 핀 또는 그라운드 핀 중 적어도 하나를 포함할 수 있다.
상기 파워 핀 및 상기 그라운드 핀은, 포고핀을 이용할 수 있다.
상기 테스트 소켓은, 소켓 커버, 소켓 바디 및 소켓 보강판을 포함할 수 있다.
상기 중앙 제어 유닛은, 테스트 동작을 수행하도록 프로그램될 수 있다.
상기 테스트 동작은, 이중 인라인 메모리 모듈 환경에서 수행되는 핀 제거 테스트 동작을 포함할 수 있다.
본 발명의 일실시예에 따른 고속 메모리 콤포넌트 테스트 장치는 고속 메모리 콤포넌트와 연결되고 핀이 제거될 수 있는 테스트 소켓부; 및 상기 테스트 소켓부와 연결되는 도터보드부를 포함하고, 상기 도터보드부는, 중앙 제어 유닛 및 이중 인라인 메모리 모듈 소켓을 포함하는 메인보드와 연결될 수 있다.
상기 핀은, 파워 핀 또는 그라운드 핀 중 적어도 하나를 포함할 수 있다.
상기 파워 핀 및 상기 그라운드 핀은, 포고핀을 이용할 수 있다.
상기 테스트 소켓부는, 소켓 커버, 소켓 바디 및 소켓 보강판을 포함할 수 있다.
상기 중앙 제어 유닛은, 테스트 동작을 수행하도록 프로그램될 수 있다.
상기 테스트 동작은, 이중 인라인 메모리 모듈 환경에서 수행되는 핀 제거 테스트 동작을 포함할 수 있다.
본 발명의 일실시예에 따르면, 고속 메모리 콤포넌트를 중앙 제어 유닛, DIMM socket, 메인보드 및 도터보드를 포함하는 실제 메모리 동작 환경과 유사한 환경에서 고속 메모리 콤포넌트에 대한 테스트를 수행할 수 있다.
본 발명의 일실시예에 따르면, 파워 핀 또는 그라운드 핀 제거를 통해 고속 메모리 콤포넌트에 대한 보다 정확한 테스트를 수행할 수 있다.
본 발명의 일실시예에 따르면, 프로그램이 가능한 중앙 제어 유닛을 이용하여 사용자가 원하는 테스트 동작을 수행할 수 있다.
도 1은 고속 메모리 콤포넌트 테스트 시스템의 일례를 나타낸 도면이다.
도 2는 테스트 소켓과 도터보드가 연결된 구조의 일례를 나타낸 도면이다.
도 3은 테스트 소켓에서 핀 제거의 일례를 나타낸 도면이다.
도 4는 고속 메모리 콤포넌트 테스트 장치의 일례를 나타낸 블록 다이어그램이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 고속 메모리 콤포넌트 테스트 시스템(100)의 일례를 나타낸 도면이다.
도 1을 참조하면, 고속 메모리 콤포넌트 테스트 시스템(100)은 메인보드(110), 중앙 제어 유닛(120), 이중 인라인 메모리 모듈 소켓(DIMM socket: Dual In-line Memory Module socket)(130), 도터보드(daughter board)(140) 및 테스트 소켓(150)을 포함할 수 있다.
고속 메모리 콤포넌트 테스트 시스템(100)은 고속 메모리 콤포넌트를 실제 메모리 동작 환경과 유사한 환경에서 테스트할 수 있다. 이를 통해서, 실질적으로 정상적인 고속 메모리 콤포넌트를 불량으로 판단하는 오버킬 및 실질적으로 불량인 고속 메모리 콤포넌트를 정상으로 판단하는 언더킬을 최소화할 수 있다. 이러한 고속 메모리 콤포넌트는 더블 데이터 레이트(DDR: Double Data Rate) 기술이 적용된 메모리, 쿼드 데이터 레이트(QDR: Quad Data Rate) 기술이 적용된 메모리 또는 RLDRAM(Reduced Latency Dynamic Random Access Memory) 중 하나를 의미할 수 있으나, 이에 한정되지 않으며 고속 메모리 콤포넌트로 사용되는 모든 콤포넌트를 포함할 수 있다.
메인보드(110)는 중앙 제어 유닛(120) 및 이중 인라인 메모리 모듈 소켓(130)을 포함할 수 있다. 일실시예에 따르면, 메인보드(110)는 전자장치 내에서 기본회로 및 부품들을 포함하고 있는 기본적인 하드웨어일 수 있다.
중앙 제어 유닛(120)은 필드 프로그래머블 게이트 어레이(FPGA: Field Programmable Gate Array)를 포함할 수 있다. 일실시예에 따르면, 중앙 제어 유닛(120)은 테스트 동작을 수행하도록 프로그램될 수 있다. 이러한 테스트 동작은 이중 인라인 메모리 모듈 환경에서 수행되는 핀 제거 테스트 동작을 의미할 수 있으나, 이에 한정되지 않으며 고속 메모리 콤포넌트를 테스트하는 일련의 동작을 포함할 수 있다.
일실시예에 따르면, 프로그램된 중앙 제어 유닛(120)을 통해 고속 메모리 콤포넌트에 기준 테스트 패턴을 인가할 수 있으며, 이를 통해 고속 메모리 콤포넌트를 테스트할 수 있는 최소한의 파워 핀 및 그라운드 핀의 개수를 파악할 수 있다. 구체적으로, 기준 테스트 패턴을 인가한 결과 고속 메모리 콤포넌트가 정상으로 판단되는 경우, 파워 핀 또는 그라운드 핀을 하나씩 제거하고 다시 이러한 테스트 동작을 반복 수행할 수 있다. 이러한 테스트 동작을 통해 결정된 최소한의 파워 핀 및 그라운드 핀을 이용하여 고속 메모리 콤포넌트가 견딜 수 있는 가장 가혹한 환경을 조성할 수 있다. 여기서, 기준 테스트 패턴은 고속 메모리 콤포넌트의 고유의 기능을 테스트하는 기능 테스트 패턴(function test pattern)일 수 있으나, 이와 동일하거나 유사한 스위칭 횟수를 유발할 수 있는 패턴도 포함할 수 있다. 이러한 기준 테스트 패턴을 인가하여 고속 메모리 콤포넌트가 본래의 기능을 수행하는지 확인할 수 있다.
이어서, 파악된 최소한의 파워 핀 및 그라운드 핀 개수에 따라 고속 메모리 콤포넌트에 전류를 공급하고 지연 테스트 패턴을 인가할 수 있다. 즉, 파악된 최종 파워 핀 및 그라운드 핀 수에 따라 해당하는 파워 핀 및 그라운드 핀들만이 전원에 연결된 고속 메모리 콤포넌트에 대한 지연 테스트 패턴이 인가될 수 있다. 이러한 지연 테스트 패턴의 인가에 따라 고속 메모리 콤포넌트의 정상동작 여부를 확인할 수 있다. 이 때, 불량으로 판단되는 경우 지연 테스트 패턴의 주기를 점진적으로 증가시킬 수 있다. 이러한 동작은 고속 메모리 콤포넌트가 정상으로 판단될 때까지 수행될 수 있다. 고속 메모리 콤포넌트가 정상으로 판단되기 시작하는 때는 주기의 증가에 의해 그라운드 바운싱이 감소되는 시점일 수 있다. 이 때의 지연 테스트 패턴의 주기는 이후의 고속 메모리 콤포넌트 테스트에 사용할 수 있다.
이중 인라인 메모리 모듈 소켓(130)은 메인보드(110)와 도터보드(140)에 연결될 수 있다. 일실시예에 따르면, 이중 인라인 메모리 모듈 소켓(130)은 204핀을 포함할 수 있으나, 이에 한정되지 않으며 이중 인라인 메모리 모듈에 적용될 수 있는 모든 소켓을 포함할 수 있다.
도터보드(140)는 이중 인라인 메모리 모듈 소켓(130)과 테스트 소켓(150)에 연결될 수 있다. 일실시예에 따르면, 이러한 도터보드(140)는 메인보드(110)와 같은 다른 회로 기판에 새로운 기능을 추가하기 위해 연결되는 회로 기판일 수 있다. 구체적으로, 도터보드(140)는 테스트 소켓용 보드일 수 있으며, 이를 통해 테스트 소켓(150)을 이용할 수 있다. 이 때, 도터보드(140)는 인쇄 회로 기판(PCB: Printed Circuit Board)일 수 있다.
테스트 소켓(150)은 고속 메모리 콤포넌트와 연결되고 핀이 제거될 수 있다. 일실시예에 따르면, 이러한 테스트 소켓(150)은 하나 이상의 핀을 포함할 수 있다. 여기서, 핀은 파워 핀 또는 그라운드 핀 중 적어도 하나를 포함할 수 있다. 이 때, 파워 핀 및 그라운드 핀은 포고핀(pogo pin)을 이용할 수 있다. 다른 일실시예에 따르면, 테스트 소켓(150)은 소켓 커버, 소켓 바디 및 소켓 보강판을 포함할 수 있다. 이에 대해서는 도 2를 참조하여 설명할 수 있다.
도 2는 테스트 소켓과 도터보드가 연결된 구조의 일례를 나타낸 도면이다.
도 2를 참고하면, 테스트 소켓은 소켓 커버(210), 소켓 바디(220) 및 소켓 보강판(230)을 포함할 수 있다.
소켓 커버(210)는 고속 메모리 콤포넌트가 소켓 바디(220)와 연결될 경우 그 위에 덮어져 고속 메모리 콤포넌트를 고정시킬 수 있다.
소켓 바디(220)는 하나 이상의 핀을 포함할 수 있다. 여기서, 핀은 파워 핀 또는 그라운드 핀 중 적어도 하나를 포함할 수 있다. 이 때, 파워 핀 및 그라운드 핀은 포고핀을 이용할 수 있다. 그리고, 소켓 바디(220)는 그 속에 고속 메모리 콤포넌트를 포함할 수 있다. 이 때, 고속 메모리 콤포넌트는 핀을 통해 도터보드(240)와 연결될 수 있다. 이러한 고속 메모리 콤포넌트와 도터보드(240)를 연결시키는 핀을 제거함으로써, 고속 메모리 콤포넌트에 대한 테스트를 수행할 수 있다.
소켓 보강판(230)은 테스트 소켓을 도터보드(240)에 고정시킬 수 있다. 이를 통해, 안정적으로 테스트 소켓과 도터보드(240)가 연결될 수 있다.
도터보드(240)는 메인보드와 같은 다른 회로 기판에 새로운 기능을 추가하기 위해 연결되는 회로 기판일 수 있다. 일실시예에 따르면, 도터보드(240)는 인쇄 회로 기판(PCB)일 수 있다.
일실시예에 따르면, 이러한 테스트 소켓과 도터보드(240)는 하나의 구조(250)로 연결될 수 있다. 그리고, 연결된 하나의 구조(250)는 이중 인라인 메모리 모듈 소켓을 통해 메인보드로 연결될 수 있다.
도 3은 테스트 소켓에서 핀 제거 과정의 일례를 나타낸 도면이다.
도 3을 참조하면, 소켓 바디는 하나 이상의 핀을 포함할 수 있다(310). 여기서, 핀은 파워 핀 또는 그라운드 핀 중 적어도 하나를 포함할 수 있다. 이 때, 파워 핀 및 그라운드 핀은 포고핀을 이용할 수 있다. 이 때, 파워 핀은 양의전원전압을 공급하는 핀 또는 음의전원전압을 공급하는 핀 중 적어도 하나를 포함할 수 있으며, 그라운드 핀은 접지전원을 공급하는 핀을 포함할 수 있다. 또한, 파워 핀은 고속 메모리 콤포넌트의 칩 상에 형성되는 소정의 패드를 포함할 수 있다. 일실시예에 따르면, 여기서 양의전원전압은 Vdd와 동일할 수 있고 음의전원전압은 Vss와 동일할 수 있다.
소켓 바디로부터 핀을 제거할 수 있다(320). 일실시예에 따르면, 이러한 파워 핀 또는 그라운드 핀을 제거하는 것은 고속 메모리 콤포넌트의 그라운드 바운싱을 증가시키는 것이며, 정상동작을 유지할 수 있는 최소한의 연결 파워 핀 또는 그라운드 핀의 수를 파악하는 것일 수 있다. 또한, 파워 핀 또는 그라운드 핀 제거를 통해 그라운드 바운싱을 인위적으로 일으킴으로써 고속 메모리 콤포넌트가 실장환경에서 사용되는 경우의 동작양상을 얻을 수 있다. 여기서, 그라운드 바운싱은 그라운드 레벨이 일정하게 설정되지 않고 맥동하는 현상을 의미할 수 있다.
소켓 바디 중 핀이 제거된 부분에서는 외부로부터 전원이 공급되지 않을 수 있다(330). 구체적으로, 고속 메모리 콤포넌트의 핀 중 제거되지 않은 핀을 통해 도터보드와 연결을 유지할 수 있다.
도 4는 고속 메모리 콤포넌트 테스트 장치의 일례를 나타낸 블록 다이어그램이다.
도 4를 참조하면, 고속 메모리 콤포넌트 테스트 장치(400)는 테스트 소켓부(410) 및 도터보드부(420)를 포함할 수 있다.
테스트 소켓부(410)는 고속 메모리 콤포넌트와 연결되고 핀이 제거될 수 있다. 일실시예에 따르면, 이러한 테스트 소켓부(410)는 하나 이상의 핀을 포함할 수 있다. 여기서, 핀은 파워 핀 또는 그라운드 핀 중 적어도 하나를 포함할 수 있다. 이 때, 파워 핀 및 그라운드 핀은 포고핀을 이용할 수 있다. 다른 일실시예에 따르면, 테스트 소켓부(410)은 소켓 커버, 소켓 바디 및 소켓 보강판을 포함할 수 있다. 이에 대해서는 도 2를 통해 설명된 내용이 그대로 적용될 수 있으므로, 보다 상세한 설명은 생략될 수 있다.
도터보드부(420)는 테스트 소켓부(410)와 연결될 수 있다. 일실시예에 따르면, 이러한 도터보드부(420)는 메인보드와 같은 다른 회로 기판에 새로운 기능을 추가하기 위해 연결되는 회로 기판일 수 있다. 구체적으로, 도터보드부(420)는 테스트 소켓용 보드일 수 있으며, 이를 통해 테스트 소켓부(410)를 이용할 수 있다. 이 때, 도터보드부(420)는 인쇄 회로 기판(PCB)일 수 있다.
또한, 도터보드부(420)는 이중 인라인 메모리 모듈 소켓을 통하여 메인보드와 연결될 수 있다. 이러한 메인보드는 중앙 제어 유닛 및 이중 인라인 메모리 모듈 소켓을 포함할 수 있다. 여기서, 중앙 제어 유닛은 테스트 동작을 수행하도록 프로그램될 수 있다. 이러한 테스트 동작은 도 1을 통해 설명된 내용이 그대로 적용될 수 있으므로, 보다 상세한 설명은 생략될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 고속 메모리 콤포넌트 테스트 시스템
110: 메인보드
120: 중앙 제어 유닛
130: 이중 인라인 메모리 모듈 소켓
140: 도터보드
150: 테스트 소켓

Claims (12)

  1. 중앙 제어 유닛 및 이중 인라인 메모리 모듈 소켓을 포함하는 메인보드;
    고속 메모리 콤포넌트와 연결되고 핀이 제거될 수 있는 테스트 소켓; 및
    상기 이중 인라인 메모리 모듈 소켓과 상기 테스트 소켓에 연결되는 도터보드
    를 포함하는 고속 메모리 콤포넌트 테스트 시스템.
  2. 제1항에 있어서,
    상기 핀은,
    파워 핀 또는 그라운드 핀 중 적어도 하나를 포함하는 고속 메모리 콤포넌트 테스트 시스템.
  3. 제2항에 있어서,
    상기 파워 핀 및 상기 그라운드 핀은,
    포고핀을 이용하는 고속 메모리 콤포넌트 테스트 시스템.
  4. 제1항에 있어서,
    상기 테스트 소켓은,
    소켓 커버, 소켓 바디 및 소켓 보강판을 포함하는 고속 메모리 콤포넌트 테스트 시스템.
  5. 제1항에 있어서,
    상기 중앙 제어 유닛은,
    테스트 동작을 수행하도록 프로그램되는 고속 메모리 콤포넌트 테스트 시스템.
  6. 제5항에 있어서,
    상기 테스트 동작은,
    이중 인라인 메모리 모듈 환경에서 수행되는 핀 제거 테스트 동작을 포함하는 고속 메모리 콤포넌트 테스트 시스템.
  7. 고속 메모리 콤포넌트와 연결되고 핀이 제거될 수 있는 테스트 소켓부; 및
    상기 테스트 소켓부와 연결되는 도터보드부
    를 포함하고,
    상기 도터보드부는,
    중앙 제어 유닛 및 이중 인라인 메모리 모듈 소켓을 포함하는 메인보드와 연결되는 고속 메모리 콤포넌트 테스트 장치.
  8. 제7항에 있어서,
    상기 핀은,
    파워 핀 또는 그라운드 핀 중 적어도 하나를 포함하는 고속 메모리 콤포넌트 테스트 장치.
  9. 제8항에 있어서,
    상기 파워 핀 및 상기 그라운드 핀은,
    포고핀을 이용하는 고속 메모리 콤포넌트 테스트 장치.
  10. 제8항에 있어서,
    상기 테스트 소켓부는,
    소켓 커버, 소켓 바디 및 소켓 보강판을 포함하는 고속 메모리 콤포넌트 테스트 장치.
  11. 제8항에 있어서,
    상기 중앙 제어 유닛은,
    테스트 동작을 수행하도록 프로그램되는 고속 메모리 콤포넌트 테스트 장치.
  12. 제11항에 있어서,
    상기 테스트 동작은,
    이중 인라인 메모리 모듈 환경에서 수행되는 핀 제거 테스트 동작을 포함하는 고속 메모리 콤포넌트 테스트 장치.
KR1020130032708A 2013-03-27 2013-03-27 이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치 KR101410101B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130032708A KR101410101B1 (ko) 2013-03-27 2013-03-27 이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130032708A KR101410101B1 (ko) 2013-03-27 2013-03-27 이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치

Publications (1)

Publication Number Publication Date
KR101410101B1 true KR101410101B1 (ko) 2014-06-26

Family

ID=51133560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130032708A KR101410101B1 (ko) 2013-03-27 2013-03-27 이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치

Country Status (1)

Country Link
KR (1) KR101410101B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991451B1 (ko) 2018-07-06 2019-06-20 주식회사 네오셈 듀얼 인라인 메모리 모듈의 테스트 트레이

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343096A (ja) 2001-05-17 2002-11-29 Hitachi Ltd 半導体メモリモジュールの試験システムおよび製造方法
KR20110125916A (ko) * 2010-05-14 2011-11-22 한양대학교 산학협력단 반도체 소자의 테스트 방법 및 이를 위한 노이즈 발생방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343096A (ja) 2001-05-17 2002-11-29 Hitachi Ltd 半導体メモリモジュールの試験システムおよび製造方法
KR20110125916A (ko) * 2010-05-14 2011-11-22 한양대학교 산학협력단 반도체 소자의 테스트 방법 및 이를 위한 노이즈 발생방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991451B1 (ko) 2018-07-06 2019-06-20 주식회사 네오셈 듀얼 인라인 메모리 모듈의 테스트 트레이

Similar Documents

Publication Publication Date Title
US6754849B2 (en) Method of and apparatus for testing CPU built-in RAM mixed LSI
US6927591B2 (en) Method and system for wafer and device level testing of an integrated circuit
US7356742B2 (en) Method and apparatus for testing a memory device in quasi-operating conditions
US20010034865A1 (en) Method and apparatus for testing semiconductor devices using an actual board-type product
US20140253099A1 (en) Semiconductor device on device interface board and test system using the same
WO2001063311A2 (en) Method and system for wafer and device-level testing of an integrated circuit
KR20030092599A (ko) 실장과 에이티이가 통합된 반도체 소자 테스트 장치
US20140258780A1 (en) Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory
US9009457B2 (en) Integrated circuit boot code and fuse storage implemented on interposer-mounted non-volatile memory
JP2007018595A (ja) 半導体集積回路装置
US6819129B2 (en) Method and apparatus for testing a non-standard memory device under actual operating conditions
US7415649B2 (en) Semi-conductor component test device with shift register, and semi-conductor component test procedure
KR101410101B1 (ko) 이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치
EP3321704B1 (en) Systems and methods for testing semiconductor package assemblies
KR20130002564A (ko) 반도체 모듈 및 이를 포함하는 테스트 시스템
TWI779704B (zh) 具有繼電器系統的功能測試設備以及使用該功能測試設備的測試方法
JP2002083499A (ja) データ書込装置、データ書込方法、試験装置、及び試験方法
KR100435166B1 (ko) 비표준 메모리 소자를 표준 실장 환경에서 검사하는인터페이스 기판과 이를 이용한 실장 검사 시스템
US7289925B2 (en) Systems and methods for assessing timing of PCI signals
KR100568852B1 (ko) 반도체 메모리 장치의 병렬 테스트 시스템
WO2001035110A1 (en) Method and system for wafer and device-level testing of an integrated circuit
JP2015141098A (ja) テストボード、集積回路テスト方法、集積回路装置、および、集積回路テストシステム
KR20050041134A (ko) 프로세서가 내장된 반도체 집적 회로를 셋 실장테스트하는 자동 테스트 시스템 및 그것에 관한 자동테스트 방법
TW201525493A (zh) 模組化晶片多腳位同時測試系統及其方法
KR101212723B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190408

Year of fee payment: 6