CN115117163A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115117163A
CN115117163A CN202110841381.6A CN202110841381A CN115117163A CN 115117163 A CN115117163 A CN 115117163A CN 202110841381 A CN202110841381 A CN 202110841381A CN 115117163 A CN115117163 A CN 115117163A
Authority
CN
China
Prior art keywords
gate
gate wiring
gate electrode
trench
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110841381.6A
Other languages
English (en)
Inventor
系数裕子
末代知子
岩鍜治阳子
河村圭子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN115117163A publication Critical patent/CN115117163A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

实施方式提供能够实现多个栅极驱动的半导体装置。实施方式的半导体装置具备：在第1方向上延伸的第1沟槽及第2沟槽；第1沟槽之中的第1栅极电极；第2沟槽之中的第2栅极电极；与第1栅极电极连接的第1栅极布线，包括在与第1方向垂直的第2方向上延伸的第1部分、在第1方向上延伸的第2部分以及在第2方向上延伸的第3部分；与第2栅极电极连接的第2栅极布线，包括在第2方向上延伸的第1部分、在第1方向上延伸的第2部分以及在第2方向上延伸的第3部分；第1栅极电极焊盘；以及第2栅极电极焊盘；在第1栅极布线的第1部分与第3部分之间有第2栅极布线的第1部分，在第2栅极布线的第1部分与第3部分之间有第1栅极布线的第3部分。

Description

半导体装置
相关申请
本申请享受以日本专利申请2021－47617号(申请日：2021年3月22日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
作为功率用的半导体装置的一例，有绝缘栅双极型晶体管(Insulated GateBipolar Transistor(IGBT))。IGBT例如在集电极电极上设有p型的集电极区域、n型的漂移区域、p型的基极区域。并且，在贯通p型的基极区域并达到n型的漂移区域的沟槽内，在中间隔着栅极绝缘膜而设有栅极电极。进而，在与p型的基极区域表面的沟槽相邻的区域，设有与发射极电极连接的n型的发射极区域。
IGBT中，通过向栅极电极施加阈值电压以上的正电压，在p型的基极区域形成沟道。并且，电子从n型的发射极区域向n型的漂移区域注入的同时，空穴从集电极区域向n型的漂移区域注入。由此，在集电极电极与发射极电极之间流过以电子和空穴为载流子的电流。
IGBT中，希望同时实现导通电阻的减小和开关损失的减少。为了同时实现导通电阻的减小和开关损失的减少，提出了将多个栅极相互独立地驱动的IGBT。其是通过改变多个栅极的驱动定时，来缩短IGBT的开关时间、并且减少开关损失的技术。
发明内容
本发明的实施方式提供能够实现多个栅极驱动的半导体装置。
实施方式的半导体装置具备：半导体层，具有第1面和与所述第1面对置的第2面，所述半导体层包括多个第1沟槽和多个第2沟槽，所述多个第1沟槽设置于所述第1面侧，在与所述第1面平行的第1方向上延伸，所述多个第2沟槽设置于所述第1面侧，在所述第1方向上延伸，至少一个第2沟槽设置于所述第1沟槽之间；第1电极，设置于所述半导体层的所述第1面侧；第2电极，设置于所述半导体层的所述第2面侧；第1栅极电极，设置于所述第1沟槽之中；第2栅极电极，设置于所述第2沟槽之中；第1栅极布线，设置于所述半导体层的所述第1面侧，与所述第1栅极电极电连接，包括在与所述第1面平行且与所述第1方向垂直的第2方向上延伸的第1部分、在所述第1方向上延伸的第2部分、以及在所述第2方向上延伸的第3部分；第2栅极布线，设置于所述半导体层的所述第1面侧，与所述第2栅极电极电连接，包括在所述第2方向上延伸的第1部分、在所述第1方向上延伸的第2部分、以及在所述第2方向上延伸的第3部分；第1栅极电极焊盘，设置于所述半导体层的所述第1面侧，与所述第1栅极布线电连接；以及第2栅极电极焊盘，设置于所述半导体层的所述第1面侧，与所述第2栅极布线电连接；在所述第1栅极布线的第1部分与所述第1栅极布线的第3部分之间，设有所述第2栅极布线的第1部分；在所述第2栅极布线的第1部分与所述第2栅极布线的第3部分之间，设有所述第1栅极布线的第3部分。
附图说明
图1是第1实施方式的半导体装置的示意图。
图2是第1实施方式的半导体装置的示意剖视图。
图3是第1实施方式的半导体装置的示意俯视图。
图4是第1实施方式的半导体装置的示意剖视图。
图5是第1实施方式的半导体装置的示意剖视图。
图6是第2实施方式的半导体装置的示意图。
图7是第2实施方式的半导体装置的变形例的示意图。
图8是第3实施方式的半导体装置的示意图。
图9是第3实施方式的半导体装置的示意剖视图。
图10是第4实施方式的半导体装置的示意图。
图11是第4实施方式的半导体装置的示意剖视图。
图12是第5实施方式的半导体装置的示意图。
图13是第5实施方式的半导体装置的第1变形例的示意图。
图14是第5实施方式的半导体装置的第2变形例的示意图。
图15是第6实施方式的半导体装置的示意图。
图16是第7实施方式的半导体装置的示意图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，在以下的说明中，对相同或类似的部件等赋予相同的标号，并对于说明过一次的部件等，有适当省略其说明的情况。
本说明书中，在有n+型、n型、n－型的标记的情况下，意味着n型的杂质浓度按n+型、n型、n－型的顺序变低。此外，在有p+型、p型、p－型的标记的情况下，意味着p型的杂质浓度按p+型、p型、p－型的顺序变低。
(第1实施方式)
第1实施方式的半导体装置具备：半导体层，具有第1面和与第1面对置的第2面，包括多个第1沟槽和多个第2沟槽，多个第1沟槽设置于第1面侧，在与第1面平行的第1方向上延伸，多个第2沟槽设置于第1面侧，在第1方向上延伸，至少一个第2沟槽设置于第1沟槽之间；第1电极，设置于半导体层的第1面侧；第2电极，设置于半导体层的第2面侧；第1栅极电极，设置于第1沟槽之中；第2栅极电极，设置于第2沟槽之中；第1栅极布线，设置于半导体层的第1面侧，与第1栅极电极电连接，包括在与第1面平行且与第1方向垂直的第2方向上延伸的第1部分、在第1方向上延伸的第2部分、以及在第2方向上延伸的第3部分；第2栅极布线，设置于半导体层的第1面侧，与第2栅极电极电连接，包括在第2方向上延伸的第1部分、在第1方向上延伸的第2部分、以及在第2方向上延伸的第3部分；第1栅极电极焊盘，设置于半导体层的第1面侧，与第1栅极布线电连接；以及第2栅极电极焊盘，设置于半导体层的第1面侧，与第2栅极布线电连接。并且，在第1栅极布线的第1部分与第1栅极布线的第3部分之间，设有第2栅极布线的第1部分；在第2栅极布线的第1部分与第2栅极布线的第3部分之间，设有第1栅极布线的第3部分。
第1实施方式的半导体装置是在形成于半导体层的沟槽中具备栅极电极的沟槽栅型的IGBT100。IGBT100是具有能够独立地控制的两个栅极并能够进行双栅极驱动的IGBT。
图1是第1实施方式的半导体装置的示意图。图1表示第1沟槽、第2沟槽、第1栅极布线、第2栅极布线、第1接触部、第2接触部、发射极电极、第1栅极电极焊盘以及第2栅极电极焊盘的配置和连接关系。
图2是第1实施方式的半导体装置的示意剖视图。图2是包括发射极电极的截面。
图3是第1实施方式的半导体装置的示意俯视图。图3是第1面P1中的俯视图。图2是图3的AA’截面。
图4是第1实施方式的半导体装置的示意剖视图。图4是包括第1栅极布线以及第1接触部的截面。
图5是第1实施方式的半导体装置的示意剖视图。图5是包括第2栅极布线以及第2接触部的截面。
第1实施方式的IGBT100具备半导体层10、第1栅极布线11、第2栅极布线12、第1接触部16、第2接触部17、发射极电极21(第1电极)、集电极电极22(第2电极)、栅极绝缘膜23、第1栅极电极31、第2栅极电极32、层间绝缘层36、第1栅极电极焊盘101以及第2栅极电极焊盘102。
半导体层10中，设有第1栅极沟槽41(第1沟槽)、第2栅极沟槽42(第2沟槽)、集电极区域51、漂移区域52、基极区域53、发射极区域54以及接触区域55。
发射极电极21是第1电极的一例。集电极电极22是第2电极的一例。第1栅极沟槽41是第1沟槽的一例。第2栅极沟槽42是第2沟槽的一例。
半导体层10具有第1面P1和与第1面P1对置的第2面P2。半导体层10例如是单晶硅。
本说明书中，将与第1面P1平行的一方向称为第1方向。此外，将与第1面P1平行且与第1方向正交的方向称为第2方向。此外，将第1面P1的法线方向称为第3方向。
发射极电极21设置于半导体层10的第1面P1侧。发射极电极21的至少一部分与半导体层10的第1面P1相接。发射极电极21例如为金属。
发射极电极21电连接于发射极区域54及接触区域55。发射极电极21上被施加发射极电压。发射极电压例如为0V。
集电极电极22设置于半导体层10的第2面P2侧。集电极电极22的至少一部分与半导体层10的第2面P2相接。集电极电极22例如为金属。
集电极电极22电连接于p型的集电极区域51。集电极电极22上被施加集电极电压。集电极电压例如为200V以上且6500V以下。
集电极区域51是p型的半导体区域。集电极区域51与集电极电极22电连接。集电极区域51在IGBT100为导通状态时成为空穴的供给源。
漂移区域52是n－型的半导体区域。漂移区域52设置于集电极区域51与第1面P1之间。漂移区域52在IGBT100为导通状态时成为导通电流的路径。漂移区域52具有在IGBT100为截止状态时耗尽化而维持IGBT100的耐压的功能。
基极区域53是p型的半导体区域。基极区域53设置于漂移区域52与第1面P1之间。基极区域53作为晶体管的沟道区域发挥功能。
发射极区域54是n+型的半导体区域。发射极区域54设置于基极区域53与第1面P1之间。发射极区域54与发射极电极21电连接。发射极区域54与发射极电极21相接。发射极区域54在晶体管为导通状态时成为电子的供给源。
接触区域55是p+型的半导体区域。接触区域55设置于基极区域53与第1面P1之间。接触区域55与发射极区域54邻接或者隔开距离而设置。接触区域55与发射极电极21电连接。
多个第1栅极沟槽41设置于半导体层10的第1面P1侧。如图3所示，第1栅极沟槽41在第1面P1沿与第1面P1平行的第1方向延伸。第1栅极沟槽41具有条纹形状。多个第1栅极沟槽41在与第1方向正交的第2方向上重复配置。第1栅极沟槽41贯通基极区域53并达到漂移区域52。
多个第2栅极沟槽42设置于半导体层10的第1面P1侧。如图3所示，第2栅极沟槽42在第1面P1沿与第1面P1平行的第1方向延伸。第2栅极沟槽42具有条纹形状。第2栅极沟槽42在与第1方向正交的第2方向上重复配置。第2栅极沟槽42设置于第1栅极沟槽41与第1栅极沟槽41之间。第2栅极沟槽42贯通基极区域53并达到漂移区域52。
第1栅极电极31设置于第1栅极沟槽41中。第1栅极电极31例如是半导体或金属。第1栅极电极31例如是包含n型杂质或p型杂质的非晶硅或多晶硅。第1栅极电极31电连接于第1栅极布线11以及第1栅极电极焊盘101。
第2栅极电极32设置于第2栅极沟槽42中。第2栅极电极32例如是半导体或金属。第2栅极电极32例如是包含n型杂质或p型杂质的非晶硅或多晶硅。第2栅极电极32电连接于第2栅极布线12以及第2栅极电极焊盘102。
栅极绝缘膜23设置于第1栅极电极31与半导体层10之间。栅极绝缘膜23设置于第2栅极电极32与半导体层10之间。栅极绝缘膜23例如是氧化硅。
层间绝缘层36设置于第1栅极电极31与发射极电极21之间。层间绝缘层36将第1栅极电极31与发射极电极21之间电分离。层间绝缘层36设置于第2栅极电极32与发射极电极21之间。层间绝缘层36将第2栅极电极32与发射极电极21之间电分离。层间绝缘层36例如是氧化硅。
第1栅极布线11设置于半导体层10的第1面P1侧。第1栅极布线11与第1栅极电极31电连接。第1栅极布线11与第1栅极电极焊盘101电连接。第1栅极布线11将第1栅极电极31与第1栅极电极焊盘101电连接。
第1栅极布线11包括第1部分11a、第2部分11b以及第3部分11c。第1部分11a在第2方向上延伸。第2部分11b在第1方向上延伸。第3部分11c在第2方向上延伸。
第1栅极布线11的第1部分11a在第1栅极布线11的第1部分11a与第1栅极沟槽41交叉的第1接触部16处连接于第1栅极电极31。第1部分11a经由形成于层间绝缘层36的开口部连接于第1栅极电极31。
与第1部分11a同样，第1栅极布线11的第3部分11c在第1栅极布线11的第3部分11c与第1栅极沟槽41交叉的第1接触部16处连接于第1栅极电极31。第3部分11c经由形成于层间绝缘层36的开口部而连接于第1栅极电极31。
第1栅极布线11例如是金属。例如，第1栅极布线11的材料与发射极电极21的材料相同。第1栅极布线11例如通过对与发射极电极21相同的金属层进行构图来形成。
第2栅极布线12设置于半导体层10的第1面P1侧。第2栅极布线12与第2栅极电极32电连接。第2栅极布线12与第2栅极电极焊盘102电连接。第2栅极布线12将第2栅极电极32与第2栅极电极焊盘102电连接。
第2栅极布线12包括第1部分12a、第2部分12b以及第3部分12c。第1部分12a在第2方向上延伸。第2部分12b在第1方向上延伸。第3部分12c在第2方向上延伸。
第2栅极布线12的第1部分12a在第2栅极布线12的第1部分12a与第2栅极沟槽42交叉的第2接触部17处连接于第2栅极电极32。第1部分12a经由形成于层间绝缘层36的开口部而连接于第2栅极电极32。
与第1部分12a同样，第2栅极布线12的第3部分12c在第2栅极布线12的第3部分12c与第2栅极沟槽42交叉的第2接触部17处连接于第2栅极电极32。第3部分12c经由形成于层间绝缘层36的开口部而连接于第2栅极电极32。
第2栅极布线12例如是金属。例如，第2栅极布线12的材料与发射极电极21的材料相同。第2栅极布线12例如通过对与发射极电极21相同的金属层进行构图来形成。
在第1栅极布线11的第1部分11a与第1栅极布线11的第3部分11c之间设有第2栅极布线12的第1部分12a。此外，在第2栅极布线12的第1部分12a与第2栅极布线12的第3部分12c之间设有第1栅极布线11的第3部分11c。
在第2栅极布线12的第1部分12a与第1栅极布线11的第3部分11c之间设有发射极电极21。此外，在第1栅极布线11的第2部分11b与第2栅极布线12的第2部分12b之间设有发射极电极21。
第1栅极电极焊盘101设置于半导体层10的第1面P1侧。第1栅极电极焊盘101连接于第1栅极布线11。第1栅极电极焊盘101经由第1栅极布线11与第1栅极电极31电连接。
第1栅极电极焊盘101被施加第1栅极电压(Vg1)。第1栅极布线11以及第1栅极电极31被施加第1栅极电压(Vg1)。
第1栅极电极焊盘101例如是金属。例如，第1栅极电极焊盘101的材料与发射极电极21的材料相同。第1栅极电极焊盘101例如通过对与发射极电极21相同的金属层进行构图来形成。
第2栅极电极焊盘102设置于半导体层10的第1面P1侧。第2栅极电极焊盘102连接于第2栅极布线12。第2栅极电极焊盘102经由第2栅极布线12而与第2栅极电极32电连接。
第2栅极电极焊盘102被施加第2栅极电压(Vg2)。第2栅极布线12以及第2栅极电极32被施加第2栅极电压(Vg2)。
第2栅极电极焊盘102例如是金属。例如，第2栅极电极焊盘102的材料与发射极电极21的材料相同。第2栅极电极焊盘102例如通过对与发射极电极21相同的金属层进行构图来形成。
接着，对第1实施方式的IGBT100的作用以及效果进行说明。
第1实施方式的IGBT100具备被施加第1栅极电压(Vg1)的第1栅极电极31和被施加第2栅极电压(Vg2)的第2栅极电极32。第1实施方式的IGBT100具备通过第1栅极电极31控制的第1晶体管和通过第2栅极电极32控制的第2晶体管。例如，图2中被虚线T1包围的区域相当于第1晶体管。此外，例如，图2中被虚线T2包围的区域相当于第2晶体管。通过对第1晶体管和第2晶体管提供独立的栅极信号，能够实现双栅极驱动。IGBT100通过双栅极驱动，同时实现导通电阻的减小和开关损失的减少。
为了进行双栅极驱动，需要两个栅极电极焊盘以施加不同的两个栅极电压。并且，需要用于从各个栅极电极焊盘连接到栅极电极的2根栅极布线。例如，如果采用两个栅极布线交叉的布局，则需要新的用于将2根栅极布线上下绝缘的绝缘层、以及用于形成追加的栅极布线的布线层。如果新追加绝缘层及布线层，则IGBT的制造成本增加。
第1实施方式的IGBT100采用不使第1栅极布线11与第2栅极布线12交叉的布局。第1栅极布线11不与第2栅极布线12交叉地与第1栅极电极31及第1栅极电极焊盘101连接。此外，第2栅极布线12不与第1栅极布线11交叉地与第2栅极电极焊盘102连接。
进而，第1栅极布线11与发射极电极21在同一平面内分离。此外，第2栅极布线12与发射极电极21在同一平面内分离。因此，能够通过对相同的金属层进行构图而形成第1栅极布线11、第2栅极布线12、第1栅极电极焊盘101、第2栅极电极焊盘102以及发射极电极21。因此，不使IGBT100的制造成本增加就能够实现双栅极驱动。
此外，第1实施方式的IGBT100在中间夹着发射极电极21而设置的第1栅极布线11之间，设有第2栅极布线12。通过采用该布局，能够减小中间夹着发射极电极21而设置的两个第1接触部16之间的距离与中间夹着发射极电极21而设置的两个第2接触部17之间的距离之差。例如，也能够使中间夹着发射极电极21而设置的两个第1接触部16之间的距离与中间夹着发射极电极21而设置的两个第2接触部17之间的距离相同。
因此，在通过第1栅极电极31驱动的第1晶体管和通过第2栅极电极32驱动的第2晶体管之间，能够使由栅极电极的电阻产生的栅极信号的延迟时间成为相同程度。例如，能够使从第1接触部16到最远的位置的第1晶体管的栅极信号的延迟时间与从第2接触部17到最远的位置的第2晶体管的栅极信号的延迟时间之差最小化。因此，能够使第1晶体管的动作和第2晶体管的动作的、相对于期望的动作定时的偏离最小化。此外，从第1接触部16到最远的第1晶体管的距离与从第2接触部17到最远的位置的第2晶体管的距离之差变小，从而能够消除例如由电流集中引起的不均匀动作。因此，根据IGBT100，能够实现稳定的双栅极驱动。
以上，根据第1实施方式，能够提供能够以低成本实现稳定的多个栅极驱动的IGBT。
(第2实施方式)
第2实施方式的半导体装置中，第1栅极布线还包括在第1方向上延伸的第4部分和在第2方向上延伸的第5部分，第2栅极布线还包括在第1方向上延伸的第4部分和在第2方向上延伸的第5部分，在第1栅极布线的第3部分与第1栅极布线的第5部分之间设有第2栅极布线的第3部分，在第2栅极布线的第3部分与第2栅极布线的第5部分之间设有第1栅极布线的第5部分，在这些点上与第1实施方式的半导体装置不同。以下，对于与第1实施方式重复的内容，有省略一部分记述的情况。
第2实施方式的半导体装置是在形成于半导体层的沟槽中具备栅极电极的沟槽栅型的IGBT200。IGBT200是具有能够独立地控制的两个栅极而能够进行双栅极驱动的IGBT。
图6是第2实施方式的半导体装置的示意图。图6表示第1沟槽、第2沟槽、第1栅极布线、第2栅极布线、第1接触部、第2接触部、发射极电极、第1栅极电极焊盘以及第2栅极电极焊盘的配置和连接关系。
发射极电极21具有第1区域21a和第2区域21b。第1区域21a与第2区域21b在第1方向上隔开距离。IGBT200具有包括第1区域21a的晶体管区块和包括第2区域21b的晶体管区块这两个晶体管区块。
第1栅极布线11包括第1部分11a、第2部分11b、第3部分11c、第4部分11d以及第5部分11e。第1部分11a在第2方向上延伸。第2部分11b在第1方向上延伸。第3部分11c在第2方向上延伸。第4部分11d在第1方向上延伸。第5部分11e在第2方向上延伸。
第1栅极布线11的第5部分11e在第1栅极布线11的第5部分11e与第1栅极沟槽41交叉的第1接触部16处连接于第1栅极电极31。第5部分11e经由形成于层间绝缘层36的开口部而连接于第1栅极电极31。
第2栅极布线12包括第1部分12a、第2部分12b、第3部分12c、第4部分12d以及第5部分12e。第1部分12a在第2方向上延伸。第2部分12b在第1方向上延伸。第3部分12c在第2方向上延伸。第4部分12d在第1方向上延伸。第5部分12e在第2方向上延伸。
第2栅极布线12的第5部分12e在第2栅极布线12的第5部分12e与第2栅极沟槽42交叉的第2接触部17处连接于第2栅极电极32。第5部分12e经由形成于层间绝缘层36的开口部而连接于第2栅极电极32。
在第1栅极布线11的第3部分11c与第1栅极布线11的第5部分11e之间设有第2栅极布线12的第3部分12c。此外，在第2栅极布线12的第3部分12c与第2栅极布线12的第5部分12e之间设有第1栅极布线11的第5部分11e。
在第2栅极布线12的第1部分12a与第1栅极布线11的第3部分11c之间设有发射极电极21的第1区域21a。此外，在第1栅极布线11的第2部分11b与第2栅极布线12的第2部分12b之间设有发射极电极21的第1区域21a。
在第2栅极布线12的第3部分12c与第1栅极布线11的第5部分11e之间设有发射极电极21的第2区域21b。此外，在第1栅极布线11的第4部分11d与第2栅极布线12的第4部分12d之间设有发射极电极21的第2区域21b。
第2实施方式的IGBT200具备两个晶体管区块，在两个晶体管区块之间也设置将栅极布线与栅极电极连接的接触部。IGBT200在两个晶体管区块之间设有接触连接部的情况下也不需要追加的绝缘层及布线层。
第2实施方式的IGBT200与第1实施方式的IGBT100同样，能够通过对相同的金属层进行构图而形成第1栅极布线11、第2栅极布线12、第1栅极电极焊盘101、第2栅极电极焊盘102以及发射极电极21。因此，不使IGBT200的制造成本增加就能够实现双栅极驱动。
此外，第2实施方式的IGBT200与第1实施方式的IGBT100同样，能够使第1晶体管的动作和第2晶体管的动作的、相对于期望的动作定时的偏离最小化。此外，与第1实施方式的IGBT100同样，从第1接触部16到最远的第1晶体管的距离与从第2接触部17到最远的位置的第2晶体管的距离之差变小，从而能够消除例如由电流集中引起的不均匀动作。因此，能够实现稳定的双栅极驱动。
图7是第2实施方式的半导体装置的变形例的示意图。变形例的IGBT201在第2栅极布线12的第3部分12c与第1栅极布线11的第5部分11e之间设有第1栅极布线11的第3部分11c这一点上与第2实施方式的IGBT200不同。变形例的IGBT201中，第1栅极布线11的第3部分11c和第2栅极布线12的第3部分12c的上下关系与IGBT200相反。
以上，根据第2实施方式及其变形例，能够提供能够以低成本实现稳定的多个栅极驱动的IGBT。
(第3实施方式)
第3实施方式的半导体装置中，半导体层还包括设置于第1面侧并在第1方向上延伸的多个第3沟槽；半导体装置还具备：在第3沟槽中设置的第3栅极电极；第3栅极布线，包括在第2方向上延伸的第1部分、在第1方向上延伸的第2部分以及在第2方向上延伸的第3部分，并与第3栅极电极电连接；以及第3栅极电极焊盘，设置于半导体层的第1面侧，并与第3栅极布线电连接；在第3栅极布线的第1部分与第2栅极布线的第1部分之间设有第1栅极布线的第1部分；在第1栅极布线的第3部分与第2栅极布线的第3部分之间设有第3栅极布线的第3部分，在这些点上与第1实施方式的半导体装置不同。以下，对于与第1实施方式重复的内容，有省略一部分记述的情况。
第3实施方式的半导体装置是在形成于半导体层的沟槽中具备栅极电极的沟槽栅型的IGBT300。IGBT300是具有能够独立地控制的三个栅极而能够进行三栅极驱动的IGBT。
图8是第3实施方式的半导体装置的示意图。图8表示第1沟槽、第2沟槽、第3沟槽、第1栅极布线、第2栅极布线、第3栅极布线、第1接触部、第2接触部、第3接触部、发射极电极、第1栅极电极焊盘、第2栅极电极焊盘、以及第3栅极电极焊盘的配置和连接关系。
图9是第3实施方式的半导体装置的示意剖视图。图9是包括发射极电极的截面。
第3实施方式的IGBT300具备半导体层10、第1栅极布线11、第2栅极布线12、第3栅极布线13、第1接触部16、第2接触部17、第3接触部18、发射极电极21(第1电极)、集电极电极22(第2电极)、栅极绝缘膜23、第1栅极电极31、第2栅极电极32、第3栅极电极33、层间绝缘层36、第1栅极电极焊盘101、第2栅极电极焊盘102以及第3栅极电极焊盘103。
半导体层10中，设有第1栅极沟槽41(第1沟槽)、第2栅极沟槽42(第2沟槽)、第3栅极沟槽43(第3沟槽)、集电极区域51、漂移区域52、基极区域53、发射极区域54以及接触区域55。
发射极电极21是第1电极的一例。集电极电极22是第2电极的一例。第1栅极沟槽41是第1沟槽的一例。第2栅极沟槽42是第2沟槽的一例。第3栅极沟槽43是第3沟槽的一例。
多个第3栅极沟槽43设置于半导体层10的第1面P1侧。第3栅极沟槽43在第1面P1沿与第1面P1平行的第1方向延伸。第3栅极沟槽43具有条纹形状。第3栅极沟槽43在与第1方向正交的第2方向上重复配置。第3栅极沟槽43设置于第2栅极沟槽42与第1栅极沟槽41之间。第3栅极沟槽43贯通基极区域53并达到漂移区域52。
第3栅极电极33设置于第3栅极沟槽43中。第3栅极电极33例如是半导体或金属。第3栅极电极33例如是包含n型杂质或p型杂质的非晶硅或多晶硅。第3栅极电极33电连接于第3栅极布线13以及第3栅极电极焊盘103。
第3栅极布线13设置于半导体层10的第1面P1侧。第3栅极布线13与第3栅极电极33电连接。第3栅极布线13与第3栅极电极焊盘103电连接。第3栅极布线13将第3栅极电极33与第3栅极电极焊盘103电连接。
第3栅极布线13包括第1部分13a、第2部分13b以及第3部分13c。第1部分13a在第2方向上延伸。第2部分13b在第1方向上延伸。第3部分13c在第2方向上延伸。
第3栅极布线13的第1部分13a在第3栅极布线13的第1部分13a与第3栅极沟槽43交叉的第3接触部18处连接于第3栅极电极33。第1部分13a经由形成于层间绝缘层36的开口部而连接于第3栅极电极33。
与第1部分13a同样，第3栅极布线13的第3部分13c在第3栅极布线13的第3部分13c与第3栅极沟槽43交叉的第3接触部18处连接于第3栅极电极33。第3部分13c经由形成于层间绝缘层36的开口部而连接于第3栅极电极33。
第3栅极布线13例如是金属。例如，第3栅极布线13的材料与发射极电极21的材料相同。第3栅极布线13例如通过对与发射极电极21相同的金属层进行构图而形成。
在第3栅极布线13的第1部分13a与第2栅极布线12的第1部分12a之间设有第1栅极布线11的第1部分11a。在第1栅极布线11的第3部分11c与第2栅极布线12的第3部分12c之间设有第3栅极布线13的第3部分13c。
在第3栅极布线13的第1部分13a与第3栅极布线13的第3部分13c之间设有发射极电极21。此外，在第3栅极布线13的第2部分13b与第2栅极布线12的第2部分12b之间设有发射极电极21。
第3栅极电极焊盘103设置于半导体层10的第1面P1侧。第3栅极电极焊盘103连接于第3栅极布线13。第3栅极电极焊盘103经由第3栅极布线13而与第3栅极电极33电连接。
第3栅极电极焊盘103被施加第3栅极电压(Vg3)。第3栅极布线13以及第3栅极电极33被施加第3栅极电压(Vg3)。
第3栅极电极焊盘103例如是金属。例如，第3栅极电极焊盘103的材料与发射极电极21的材料相同。第3栅极电极焊盘103例如通过对与发射极电极21相同的金属层进行构图而形成。
第3实施方式的IGBT300具备被施加第1栅极电压(Vg1)的第1栅极电极31、被施加第2栅极电压(Vg2)的第2栅极电极32、以及被施加第3栅极电压(Vg3)的第3栅极电极33。第3实施方式的IGBT300具备通过第1栅极电极31控制的第1晶体管、通过第2栅极电极32控制的第2晶体管、以及通过第3栅极电极33控制的第3晶体管。例如，图9中由虚线T1包围的区域相当于第1晶体管。此外，例如，图9中由虚线T2包围的区域相当于第2晶体管。此外，例如，图9中由虚线T3包围的区域相当于第3晶体管。通过对第1晶体管、第2晶体管以及第3晶体管提供独立的栅极信号，能够实现三栅极驱动。IGBT300通过三栅极驱动，能够同时实现导通电阻的减小和开关损失的减少。
为了进行三栅极驱动，需要三个栅极电极焊盘以遍施加不同的三个栅极电压。并且，需要用于从各个栅极电极焊盘连接到栅极电极的3根栅极布线。
第3实施方式的IGBT300采用不使第1栅极布线11、第2栅极布线12以及第3栅极布线13交叉的布局。进而，第1栅极布线11、第2栅极布线12以及第3栅极布线与发射极电极21在同一平面内分离。因此，能够将第1栅极布线11、第2栅极布线12、第3栅极布线13、第1栅极电极焊盘101、第2栅极电极焊盘102、第3栅极电极焊盘103以及发射极电极21通过对相同的金属层进行构图而形成。因此，不使IGBT300的制造成本增加就能够实现三栅极驱动。
此外，通过与第1实施方式的IGBT100同样的理由，能够使第1晶体管的动作、第2晶体管的动作以及第3晶体管的动作的、相对于期望的动作定时的偏离最小化。此外，从第1接触部16到最远的第1晶体管的距离、从第2接触部17到最远的位置的第2晶体管的距离、以及从第3接触部18到最远的位置的第3晶体管的距离的各个差变小，从而能够消除例如由电流集中引起的不均匀动作。因此，能够实现稳定的三栅极驱动。
以上，根据第3实施方式，能够提供能够以低成本实现稳定的多个栅极驱动的IGBT。
(第4实施方式)
第4实施方式的半导体装置中，半导体层还包括设置于第1面侧并在第1方向上延伸的多个第4沟槽；半导体装置还具备：设置于第4沟槽中的第4栅极电极；第4栅极布线，包括在第2方向上延伸的第1部分、在第1方向上延伸的第2部分以及在第2方向上延伸的第3部分，与第4栅极电极电连接；以及第4栅极电极焊盘，设置于半导体层的第1面侧，与第4栅极布线电连接；在第1栅极布线的第1部分与第2栅极布线的第1部分之间设有第4栅极布线的第1部分；在第3栅极布线的第3部分与第4栅极布线的第3部分之间设有第2栅极布线的第3部分，在这些点上与第3实施方式的半导体装置不同。以下，关于与第1或第3实施方式重复的内容，有省略一部分记述的情况。
第4实施方式的半导体装置是在形成于半导体层的沟槽中具备栅极电极的沟槽栅型的IGBT400。IGBT400是具有能够独立地控制的四个栅极而能够进行四栅极驱动的IGBT。
图10是第4实施方式的半导体装置的示意图。图10表示第1沟槽、第2沟槽、第3沟槽、第4沟槽、第1栅极布线、第2栅极布线、第3栅极布线、第4栅极布线、第1接触部、第2接触部、第3接触部、第4接触部、发射极电极、第1栅极电极焊盘、第2栅极电极焊盘、第3栅极电极焊盘以及第4栅极电极焊盘的配置和连接关系。
图11是第4实施方式的半导体装置的示意剖视图。图11是包含发射极电极的截面。
第4实施方式的IGBT400具备半导体层10、第1栅极布线11、第2栅极布线12、第3栅极布线13、第4栅极布线14、第1接触部16、第2接触部17、第3接触部18、第4接触部19、发射极电极21(第1电极)、集电极电极22(第2电极)、栅极绝缘膜23、第1栅极电极31、第2栅极电极32、第3栅极电极33、第4栅极电极34、层间绝缘层36、第1栅极电极焊盘101、第2栅极电极焊盘102、第3栅极电极焊盘103以及第4栅极电极焊盘104。
半导体层10中，设有第1栅极沟槽41(第1沟槽)、第2栅极沟槽42(第2沟槽)、第3栅极沟槽43(第3沟槽)、第4栅极沟槽44(第4沟槽)、集电极区域51、漂移区域52、基极区域53、发射极区域54以及接触区域55。
发射极电极21是第1电极的一例。集电极电极22是第2电极的一例。第1栅极沟槽41是第1沟槽的一例。第2栅极沟槽42是第2沟槽的一例。第3栅极沟槽43是第3沟槽的一例。第4栅极沟槽44是第4沟槽的一例。
多个第4栅极沟槽44设置于半导体层10的第1面P1侧。第4栅极沟槽44在第1面P1沿与第1面P1平行的第1方向延伸。第4栅极沟槽44具有条纹形状。第4栅极沟槽44在与第1方向正交的第2方向上重复配置。第4栅极沟槽44设置于第3栅极沟槽43与第1栅极沟槽41之间。第4栅极沟槽44贯通基极区域53并达到漂移区域52。
第4栅极电极34设置于第4栅极沟槽44中。第4栅极电极34例如是半导体或金属。第4栅极电极34例如是包含n型杂质或p型杂质的非晶硅或多晶硅。第4栅极电极34电连接于第4栅极布线14以及第4栅极电极焊盘104。
第4栅极布线14设置于半导体层10的第1面P1侧。第4栅极布线14与第4栅极电极34电连接。第4栅极布线14与第4栅极电极焊盘104电连接。第4栅极布线14将第4栅极电极34与第4栅极电极焊盘104电连接。
第4栅极布线14包括第1部分14a、第2部分14b以及第3部分14c。第1部分14a在第2方向上延伸。第2部分14b在第1方向上延伸。第3部分14c在第2方向上延伸。
第4栅极布线14的第1部分14a在第4栅极布线14的第1部分14a与第4栅极沟槽44交叉的第4接触部19处连接于第4栅极电极34。第1部分14a经由形成于层间绝缘层36的开口部而连接于第4栅极电极34。
与第1部分14a同样，第4栅极布线14的第3部分14c在第4栅极布线14的第3部分14c与第4栅极沟槽44交叉的第4接触部19处连接于第4栅极电极34。第3部分14c经由形成于层间绝缘层36的开口部而连接于第4栅极电极34。
第4栅极布线14例如是金属。例如，第4栅极布线14的材料与发射极电极21的材料相同。第4栅极布线14例如通过对与发射极电极21相同的金属层进行构图而形成。
在第1栅极布线11的第1部分11a与第2栅极布线12的第1部分12a之间设有第4栅极布线14的第1部分14a。在第3栅极布线13的第3部分13c与第4栅极布线14的第3部分14c之间设有第2栅极布线12的第3部分12c。
在第4栅极布线14的第1部分14a与第4栅极布线14的第3部分14c之间设有发射极电极21。此外，在第4栅极布线14的第2部分14b与第1栅极布线11的第2部分11b之间设有发射极电极21。
第4栅极电极焊盘104设置于半导体层10的第1面P1侧。第4栅极电极焊盘104连接于第4栅极布线14。第4栅极电极焊盘104经由第4栅极布线14而与第4栅极电极34电连接。
第4栅极电极焊盘104上被施加第4栅极电压(Vg4)。第4栅极布线14以及第4栅极电极34上被施加第4栅极电压(Vg4)。
第4栅极电极焊盘104例如是金属。例如，第4栅极电极焊盘104的材料与发射极电极21的材料相同。第4栅极电极焊盘104例如通过对与发射极电极21相同的金属层进行构图而形成。
第4实施方式的IGBT400具备被施加第1栅极电压(Vg1)的第1栅极电极31、被施加第2栅极电压(Vg2)的第2栅极电极32、被施加第3栅极电压(Vg3)的第3栅极电极33、以及被施加第4栅极电压(Vg4)的第4栅极电极34。第4实施方式的IGBT400具备通过第1栅极电极31控制的第1晶体管、通过第2栅极电极32控制的第2晶体管、通过第3栅极电极33控制的第3晶体管、以及通过第4栅极电极34控制的第4晶体管。例如，图11中由虚线T1包围的区域相当于第1晶体管。此外，例如，图11中由虚线T2包围的区域相当于第2晶体管。此外，例如，图11中由虚线T3包围的区域相当于第3晶体管。此外，例如，图11中由虚线T4包围的区域相当于第3晶体管。通过对第1晶体管、第2晶体管、第3晶体管以及第4晶体管提供独立的栅极信号，能够实现四栅极驱动。IGBT400通过四栅极驱动，能够同时实现导通电阻的减小和开关损失的减少。
为了进行四栅极驱动，需要四个栅极电极焊盘以遍施加不同的四个栅极电压。并且，需要用于从各个栅极电极焊盘连接到栅极电极的4根栅极布线。
第4实施方式的IGBT400采用不使第1栅极布线11、第2栅极布线12、第3栅极布线13以及第4栅极布线14交叉的布局。进而，第1栅极布线11、第2栅极布线12、第3栅极布线13以及第4栅极布线14与发射极电极21在同一平面内分离。因此，能够将第1栅极布线11、第2栅极布线12、第3栅极布线13、第4栅极布线14、第1栅极电极焊盘101、第2栅极电极焊盘102、第3栅极电极焊盘103、第4栅极电极焊盘104以及发射极电极21通过对相同的金属层进行构图来形成。因此，不使IGBT400的制造成本增加就能够实现四栅极驱动。
此外，通过与第1实施方式的IGBT100同样的理由，能够使第1晶体管的动作、第2晶体管的动作、第3晶体管以及第4晶体管的动作的、相对于期望的动作定时的偏离最小化。此外，从第1接触部16到最远的第1晶体管的距离、从第2接触部17到最远的位置的第2晶体管的距离、从第3接触部18到最远的位置的第3晶体管的距离、以及从第4接触部19到最远的位置的第4晶体管的距离的各个差变小，从而能够消除例如由电流集中引起的不均匀动作。因此，能够实现稳定的四栅极驱动。
以上，根据第4实施方式，能够提供能够以低成本实现稳定的多个栅极驱动的IGBT。
(第5实施方式)
第5实施方式的半导体装置在第1电极包括第1区域以及第2区域，并且具备包括第1区域的晶体管区块和包括第2区域的晶体管区块这些点上与第4实施方式的半导体装置不同。此外，第5实施方式的半导体装置在具备第3栅极布线和第4栅极布线这一点上与第2实施方式的半导体装置不同。以下，关于与第5或第2实施方式重复的内容，有省略一部分记述的情况。
第5实施方式的半导体装置是在形成于半导体层的沟槽中具备栅极电极的沟槽栅型的IGBT500。IGBT500是具有能够独立地控制的四个栅极而能够进行四栅极驱动的IGBT。
图12是第5实施方式的半导体装置的示意图。图12表示第1沟槽、第2沟槽、第3沟槽、第4沟槽、第1栅极布线、第2栅极布线、第3栅极布线、第4栅极布线、第1接触部、第2接触部、第3接触部、第4接触部、发射极电极、第1栅极电极焊盘、第2栅极电极焊盘、第3栅极电极焊盘以及第4栅极电极焊盘的配置和连接关系。
发射极电极21具有第1区域21a和第2区域21b。第1区域21a与第2区域21b在第1方向上隔开距离。IGBT500具有包括第1区域21a的晶体管区块和包括第2区域21b的晶体管区块这两个晶体管区块。
第1栅极布线11包括第1部分11a、第2部分11b、第3部分11c、第4部分11d以及第5部分11e。第1部分11a在第2方向上延伸。第2部分11b在第1方向上延伸。第3部分11c为在第2方向上延伸的2个部分在单侧通过在第1方向上延伸的部分而连接的折返形状。第4部分11d在第1方向上延伸。第5部分11e在第2方向上延伸。
第1栅极布线11的第5部分11e在第1栅极布线11的第5部分11e与第1栅极沟槽41交叉的第1接触部16处连接于第1栅极电极31。第5部分11e经由形成于层间绝缘层36的开口部而连接于第1栅极电极31。
第2栅极布线12包括第1部分12a、第2部分12b、第3部分12c、第4部分12d以及第5部分12e。第1部分12a在第2方向上延伸。第2部分12b在第1方向上延伸。第3部分12c为在第2方向上延伸的2个部分在单侧通过在第1方向上延伸的部分而连接的折返形状。第4部分12d在第1方向上延伸。第5部分12e在第2方向上延伸。
第2栅极布线12的第5部分12e在第2栅极布线12的第5部分12e与第2栅极沟槽42交叉的第2接触部17处连接于第2栅极电极32。第5部分12e经由形成于层间绝缘层36的开口部而连接于第2栅极电极32。
第3栅极布线13包括第1部分13a、第2部分13b、第3部分13c、第4部分13d以及第5部分13e。第1部分13a在第2方向上延伸。第2部分13b在第1方向上延伸。第3部分13c为在第2方向上延伸的2个部分在单侧通过在第1方向上延伸的部分而连接的折返形状。第4部分13d在第1方向上延伸。第5部分13e在第2方向上延伸。
第3栅极布线13的第5部分13e在第3栅极布线13的第5部分13e与第3栅极沟槽43交叉的第3接触部18处连接于第3栅极电极33。第5部分13e经由形成于层间绝缘层36的开口部而连接于第3栅极电极33。
第4栅极布线14包括第1部分14a、第2部分14b、第3部分14c、第4部分14d以及第5部分14e。第1部分14a在第2方向上延伸。第2部分14b在第1方向上延伸。第3部分14c为在第2方向上延伸的2个部分在单侧通过在第1方向上延伸的部分而连接的折返形状。第4部分14d在第1方向上延伸。第5部分14e在第2方向上延伸。
第4栅极布线14的第5部分14e在第4栅极布线14的第5部分14e与第4栅极沟槽44交叉的第4接触部19处连接于第4栅极电极34。第5部分14e经由形成于层间绝缘层36的开口部而连接于第4栅极电极34。
在第3栅极布线13的第3部分13c与第3栅极布线13的第5部分13e之间设有第4栅极布线14的第3部分14c。此外，在第4栅极布线14的第3部分14c与第4栅极布线14的第5部分14e之间设有第3栅极布线13的第5部分13e。
在第4栅极布线14的第1部分14a与第3栅极布线13的第3部分13c之间设有发射极电极21的第1区域21a。此外，在第3栅极布线13的第2部分13b与第4栅极布线14的第2部分14b之间设有发射极电极21的第1区域21a。
在第4栅极布线14的第3部分14c与第3栅极布线13的第5部分13e之间设有发射极电极21的第2区域21b。此外，在第3栅极布线13的第4部分13d与第4栅极布线14的第4部分14d之间设有发射极电极21的第2区域21b。
第5实施方式的IGBT500具备两个晶体管区块，在两个晶体管区块之间也设有将栅极布线与栅极电极连接的接触部。IGBT500在两个晶体管区块之间设有接触连接部的情况下也不需要追加的绝缘层及布线层。
第5实施方式的IGBT500与第4实施方式的IGBT400同样，能够将第1栅极布线11、第2栅极布线12、第1栅极电极焊盘101、第2栅极电极焊盘102以及发射极电极21通过对相同的金属层进行构图而形成。因此，不使IGBT500的制造成本增加就能够实现双栅极驱动。
此外，与第4实施方式的IGBT400同样，能够使第1晶体管的动作、第2晶体管的动作、第3晶体管以及第4晶体管的动作的、相对于期望的动作定时的偏离最小化。此外，从第1接触部16到最远的第1晶体管的距离、从第2接触部17到最远的位置的第2晶体管的距离、从第3接触部18到最远的位置的第3晶体管的距离、以及从第4接触部19到最远的位置的第4晶体管的距离的各个差变小，从而能够消除例如由电流集中引起的不均匀动作。因此，能够实现稳定的四栅极驱动。
图13是第5实施方式的半导体装置的第1变形例的示意图。第1变形例的半导体装置是IGBT501。IGBT501与第5实施方式的IGBT500相比不同点在于：第1栅极电极焊盘、第2栅极电极焊盘、第3栅极电极焊盘以及第4栅极电极焊盘的配置。
图14是第5实施方式的半导体装置的第2变形例的示意图。第2变形例的半导体装置是IGBT502。IGBT502与第5实施方式的IGBT500相比不同点在于：第1栅极电极焊盘、第2栅极电极焊盘、第3栅极电极焊盘以及第4栅极电极焊盘的配置。
如第1变形例的IGBT501或第2变形例的IGBT502那样，例如可以在出于引线接合的观点所要求的任意的位置配置第1栅极电极焊盘、第2栅极电极焊盘、第3栅极电极焊盘以及第4栅极电极焊盘。
以上，根据第5实施方式，能够提供能够以低成本实现稳定的多个栅极驱动的IGBT。
(第6实施方式)
第6实施方式的半导体装置与第5实施方式的半导体装置的不同点在于，在第1电极的第1区域与第1电极的第2区域之间设置的第3栅极布线以及第4栅极布线的形状不同。以下，关于与第5实施方式重复的内容，有省略一部分记述的情况。
第6实施方式的半导体装置是在形成于半导体层的沟槽中具备栅极电极的沟槽栅型的IGBT600。IGBT600是具有能够独立地控制的四个栅极而能够进行四栅极驱动的IGBT。
图15是第6实施方式的半导体装置的示意图。图15表示第1沟槽、第2沟槽、第3沟槽、第4沟槽、第1栅极布线、第2栅极布线、第3栅极布线、第4栅极布线、第1接触部、第2接触部、第3接触部、第4接触部、发射极电极、第1栅极电极焊盘、第2栅极电极焊盘、第3栅极电极焊盘以及第4栅极电极焊盘的配置和连接关系。
IGBT600中，在发射极电极21的第1区域21a与发射极电极21的第2区域21b之间设有第3栅极布线13的第3部分13c以及第4栅极布线14的第3部分14c。第3栅极布线13的第3部分13c的形状不是如第5实施方式的IGBT500那样的折返形状，而是单线。此外，第4栅极布线14的第3部分14c的形状也为单线。
换言之，IGBT600中，两个晶体管区块之间的第3栅极布线13的第3部分13c的形状以及第4栅极布线14的第3部分14c的形状成为单线。
IGBT600中，通过使两个晶体管区块之间的第3栅极布线13的第3部分13c的形状以及第4栅极布线14的第3部分14c的形状为单线，能够缩短两个晶体管区块之间的距离。IGBT600中，能够缩短发射极电极21的第1区域21a与发射极电极21的第2区域21b之间的距离。
因此，例如与第5实施方式的IGBT500相比，能够使芯片尺寸变小。
以上，根据第6实施方式，能够提供能够以低成本实现稳定的多个栅极驱动的IGBT。
(第7实施方式)
第7实施方式的半导体装置在第1电极具备第3区域这一点、以及第1电极的第1区域的第1方向的长度短这一点与第6实施方式的半导体装置不同。以下，关于与第6实施方式重复的内容，有省略一部分记述的情况。
第7实施方式的半导体装置是在形成于半导体层的沟槽中具备栅极电极的沟槽栅型的IGBT700。IGBT700是具有能够独立地控制的四个栅极而能够进行四栅极驱动的IGBT。
图16是第7实施方式的半导体装置的示意图。图16表示第1沟槽、第2沟槽、第3沟槽、第4沟槽、第1栅极布线、第2栅极布线、第3栅极布线、第4栅极布线、第1接触部、第2接触部、第3接触部、第4接触部、发射极电极、第1栅极电极焊盘、第2栅极电极焊盘、第3栅极电极焊盘以及第4栅极电极焊盘的配置和连接关系。
发射极电极21具有第1区域21a、第2区域21b以及第3区域21c。第1区域21a与第2区域21b在第1方向上隔开距离。第2区域21b与第3区域21c在第1方向上隔开距离。IGBT700具有包括第1区域21a的晶体管区块、包括第2区域21b的晶体管区块、以及包括第3区域21c的晶体管区块这三个晶体管区块。
第1栅极布线11包括第1部分11a、第2部分11b、第3部分11c、第4部分11d、第5部分11e、第6部分11f以及第7部分11g。第1部分11a在第2方向上延伸。第2部分11b在第1方向上延伸。第3部分11c在第2方向上延伸。第4部分11d在第1方向上延伸。第5部分11e在第2方向上延伸。第6部分11f在第1方向上延伸。第7部分11g在第2方向上延伸。
第2栅极布线12包括第1部分12a、第2部分12b、第3部分12c、第4部分12d、第5部分12e、第6部分12f以及第7部分12g。第1部分12a在第2方向上延伸。第2部分12b在第1方向上延伸。第3部分12c在第2方向上延伸。第4部分12d在第1方向上延伸。第5部分12e在第2方向上延伸。第6部分12f在第1方向上延伸。第7部分12g在第2方向上延伸。
第3栅极布线13包括第1部分13a、第2部分13b、第3部分13c、第4部分13d、第5部分13e、第6部分13f以及第7部分13g。第1部分13a在第2方向上延伸。第2部分13b在第1方向上延伸。第3部分13c在第2方向上延伸。第4部分13d在第1方向上延伸。第5部分13e在第2方向上延伸。第6部分13f在第1方向上延伸。第7部分13g在第2方向上延伸。
第4栅极布线14包括第1部分14a、第2部分14b、第3部分14c、第4部分14d、第5部分14e、第6部分14f以及第7部分14g。第1部分14a在第2方向上延伸。第2部分14b在第1方向上延伸。第3部分14c在第2方向上延伸。第4部分14d在第1方向上延伸。第5部分14e在第2方向上延伸。第6部分14f在第1方向上延伸。第7部分14g在第2方向上延伸。
根据第7实施方式的IGBT700，例如与第6实施方式的IGBT600相比，通过增加晶体管区块的数量，能够实现芯片尺寸大的IGBT。此外，根据第7实施方式的IGBT700，例如与第6实施方式的IGBT600相比，通过缩短晶体管区块的第1方向的长度，能够抑制晶体管区块中的栅极信号的延迟，实现进一步减少开关损失的IGBT。
在第7实施方式中，以晶体管区块的数量为三个的情况为例进行了说明，但也能够使晶体管区块的数量为四个以上。即使使晶体管区块的数量为四个以上，也不用设置追加的绝缘层及追加的布线层就能够布局栅极布线。
以上，根据第7实施方式，能够提供能够以低成本实现稳定的多个栅极驱动的IGBT。
在第1至第7实施方式中，以半导体装置为IGBT的情况为例进行了说明，但在半导体装置为金属氧化物场效应晶体管(Metal Oxide Field Effect Transistor(MOSFET))的情况下也能够应用本发明。
在第1至第7实施方式中，以第1至第4沟槽的数量为两个至四个的情况为例进行了说明，但第1至第4沟槽的数量也可以是五个以上。
此外，第1、第2、第3、第4的各沟槽的排列顺序、各沟槽的个数的比例是任意的，并不一定限定于第1至第7实施方式的排列顺序及个数的比例。
此外，在半导体装置中也可以设置沟槽内的导电层没有与栅极布线电连接的沟槽。例如，也可以设置沟槽内的导电层与发射极电极电连接的沟槽。
说明了本发明的几个实施方式，但这些实施方式是作为例子来提示的，不是要限定发明的范围。这些新的实施方式能够以其他多种形态实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。例如，也可以将一个实施方式的构成要素与其他实施方式的构成要素替换或变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。

Claims (9)

1.一种半导体装置，其中，具备：
半导体层，具有第1面和与所述第1面对置的第2面，所述半导体层包括多个第1沟槽和多个第2沟槽，所述多个第1沟槽设置于所述第1面侧，在与所述第1面平行的第1方向上延伸，所述多个第2沟槽设置于所述第1面侧，在所述第1方向上延伸，所述多个第2沟槽中的至少一个第2沟槽设置于所述第1沟槽之间；
第1电极，设置于所述半导体层的所述第1面侧；
第2电极，设置于所述半导体层的所述第2面侧；
第1栅极电极，设置于所述第1沟槽之中；
第2栅极电极，设置于所述第2沟槽之中；
第1栅极布线，设置于所述半导体层的所述第1面侧，与所述第1栅极电极电连接，包括在与所述第1面平行且与所述第1方向垂直的第2方向上延伸的第1部分、在所述第1方向上延伸的第2部分、以及在所述第2方向上延伸的第3部分；
第2栅极布线，设置于所述半导体层的所述第1面侧，与所述第2栅极电极电连接，包括在所述第2方向上延伸的第1部分、在所述第1方向上延伸的第2部分、以及在所述第2方向上延伸的第3部分；
第1栅极电极焊盘，设置于所述半导体层的所述第1面侧，与所述第1栅极布线电连接；以及
第2栅极电极焊盘，设置于所述半导体层的所述第1面侧，与所述第2栅极布线电连接，
在所述第1栅极布线的第1部分与所述第1栅极布线的第3部分之间，设有所述第2栅极布线的第1部分，
在所述第2栅极布线的第1部分与所述第2栅极布线的第3部分之间，设有所述第1栅极布线的第3部分。
2.如权利要求1所述的半导体装置，其中，
所述第1栅极布线的第1部分在所述第1栅极布线的第1部分与所述第1沟槽交叉的部分被连接于所述第1栅极电极，
所述第1栅极布线的第3部分在所述第1栅极布线的第3部分与所述第1沟槽交叉的部分被连接于所述第1栅极电极，
所述第2栅极布线的第1部分在所述第2栅极布线的第1部分与所述第2沟槽交叉的部分被连接于所述第2栅极电极，
所述第2栅极布线的第3部分在所述第2栅极布线的第3部分与所述第2沟槽交叉的部分被连接于所述第2栅极电极。
3.如权利要求1或2所述的半导体装置，其中，
在所述第2栅极布线的第1部分与所述第1栅极布线的第3部分之间设有所述第1电极，
在所述第1栅极布线的第2部分与所述第2栅极布线的第2部分之间，设有所述第1电极。
4.如权利要求1或2所述的半导体装置，其中，
所述第1栅极布线还包括在所述第1方向上延伸的第4部分、以及在所述第2方向上延伸的第5部分，
所述第2栅极布线还包括在所述第1方向上延伸的第4部分、以及在所述第2方向上延伸的第5部分，
在所述第1栅极布线的第3部分与所述第1栅极布线的第5部分之间，设有所述第2栅极布线的第3部分，
在所述第2栅极布线的第3部分与所述第2栅极布线的第5部分之间，设有所述第1栅极布线的第5部分。
5.如权利要求4所述的半导体装置，其中，
所述第1栅极布线的第5部分在所述第1栅极布线的第5部分与所述第1沟槽交叉的部分被连接于所述第1栅极电极，
所述第2栅极布线的第5部分在所述第2栅极布线的第5部分与所述第2沟槽交叉的部分被连接于所述第2栅极电极。
6.如权利要求4所述的半导体装置，其中，
所述第1电极包括第1区域以及第2区域，
在所述第2栅极布线的第1部分与所述第1栅极布线的第3部分之间，设有所述第1区域，
在所述第1栅极布线的第2部分与所述第2栅极布线的第2部分之间，设有所述第1区域，
在所述第2栅极布线的第3部分与所述第1栅极布线的第5部分之间，设有所述第2区域，
在所述第1栅极布线的第4部分与所述第2栅极布线的第4部分之间，设有所述第2区域。
7.如权利要求1或2所述的半导体装置，其中，
所述半导体层还包括设置于所述第1面侧并且在所述第1方向上延伸的多个第3沟槽，
所述半导体装置还具备：
第3栅极电极，设置于所述第3沟槽之中；
第3栅极布线，与所述第3栅极电极电连接，包括在所述第2方向上延伸的第1部分、在所述第1方向上延伸的第2部分、以及在所述第2方向上延伸的第3部分；以及
第3栅极电极焊盘，设置于所述半导体层的所述第1面侧，与所述第3栅极布线电连接，
在所述第3栅极布线的第1部分与所述第2栅极布线的第1部分之间，设有所述第1栅极布线的第1部分，
在所述第1栅极布线的第3部分与所述第2栅极布线的第3部分之间，设有所述第3栅极布线的第3部分。
8.如权利要求7所述的半导体装置，其中，
所述半导体层还包括设置于所述第1面侧并且在所述第1方向上延伸的多个第4沟槽，
所述半导体装置还具备：
第4栅极电极，设置于所述第4沟槽之中；
第4栅极布线，与所述第4栅极电极电连接，包括在所述第2方向上延伸的第1部分、在所述第1方向上延伸的第2部分、以及在所述第2方向上延伸的第3部分；以及
第4栅极电极焊盘，设置于所述半导体层的所述第1面侧，与所述第4栅极布线电连接，
在所述第1栅极布线的第1部分与所述第2栅极布线的第1部分之间，设有所述第4栅极布线的第1部分，
在所述第3栅极布线的第3部分与所述第4栅极布线的第3部分之间，设有所述第2栅极布线的第3部分。
9.一种半导体装置，其中，具备：
半导体层，具有第1面和与所述第1面对置的第2面，所述半导体层包括多个第1沟槽和多个第2沟槽，所述多个第1沟槽设置于所述第1面侧，在与所述第1面平行的第1方向上延伸，所述多个第2沟槽设置于所述第1面侧，在所述第1方向上延伸，所述多个第2沟槽中的至少一个第2沟槽设置于所述第1沟槽之间；
第1电极，设置于所述半导体层的所述第1面侧；
第2电极，设置于所述半导体层的所述第2面侧；
第1栅极电极，设置于所述第1沟槽之中；
第2栅极电极，设置于所述第2沟槽之中；
第1栅极布线，设置于所述半导体层的所述第1面侧，与所述第1栅极电极电连接，包括在与所述第1面平行且与所述第1方向垂直的第2方向上延伸的第1部分、在所述第1方向上延伸的第2部分、在所述第2方向上延伸的第3部分、在所述第1方向上延伸的第4部分、以及在所述第2方向上延伸的第5部分；
第2栅极布线，设置于所述半导体层的所述第1面侧，与所述第2栅极电极电连接，包括在所述第2方向上延伸的第1部分、在所述第1方向上延伸的第2部分、在所述第2方向上延伸的第3部分、在所述第1方向上延伸的第4部分、以及在所述第2方向上延伸的第5部分；
第1栅极电极焊盘，设置于所述半导体层的所述第1面侧，与所述第1栅极布线电连接；以及
第2栅极电极焊盘，设置于所述半导体层的所述第1面侧，与所述第2栅极布线电连接，
在所述第1栅极布线的第1部分与所述第1栅极布线的第3部分之间，设有所述第2栅极布线的第1部分；
在所述第2栅极布线的第3部分与所述第1栅极布线的第5部分之间，设有所述第1栅极布线的第3部分；
在所述第2栅极布线的第3部分与所述第2栅极布线的第5部分之间，设有所述第1栅极布线的第5部分。
CN202110841381.6A 2021-03-22 2021-07-26 半导体装置 Pending CN115117163A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021047617A JP7490604B2 (ja) 2021-03-22 2021-03-22 半導体装置
JP2021-047617 2021-03-22

Publications (1)

Publication Number Publication Date
CN115117163A true CN115117163A (zh) 2022-09-27

Family

ID=80787475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110841381.6A Pending CN115117163A (zh) 2021-03-22 2021-07-26 半导体装置

Country Status (4)

Country Link
US (1) US11830790B2 (zh)
EP (1) EP4064365A3 (zh)
JP (1) JP7490604B2 (zh)
CN (1) CN115117163A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025483A (ja) 1988-06-23 1990-01-10 Nissan Motor Co Ltd 半導体装置
US6653740B2 (en) 2000-02-10 2003-11-25 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
JP2003209122A (ja) 2002-01-16 2003-07-25 Seiko Epson Corp 有機半導体装置
JP5014646B2 (ja) 2006-03-01 2012-08-29 三菱電機株式会社 半導体装置
JP5228800B2 (ja) 2008-10-29 2013-07-03 株式会社デンソー 絶縁ゲート型半導体装置の駆動回路
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
JP2017168597A (ja) 2016-03-15 2017-09-21 株式会社東芝 半導体装置
JP6896673B2 (ja) 2018-03-23 2021-06-30 株式会社東芝 半導体装置
JP7091204B2 (ja) * 2018-09-19 2022-06-27 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2022146579A (ja) 2022-10-05
US20220301982A1 (en) 2022-09-22
JP7490604B2 (ja) 2024-05-27
US11830790B2 (en) 2023-11-28
EP4064365A3 (en) 2022-10-19
EP4064365A2 (en) 2022-09-28

Similar Documents

Publication Publication Date Title
JP6896673B2 (ja) 半導体装置
JP5306277B2 (ja) 高スイッチングスピードのための横方向パワーｍｏｓｆｅｔ
US10818782B2 (en) Insulated-gate bipolar transistor (IGBT) including a branched gate trench
TWI752911B (zh) 具有低導通電阻的橫向功率積體裝置
JP6338832B2 (ja) 半導体装置
CN111712926B (zh) 碳化硅半导体装置
CN107026165A (zh) 包括含第一和第二晶体管的半导体器件和控制电路的电路
JP7199270B2 (ja) 半導体装置及び半導体回路
CN108231865A (zh) 沟槽栅极igbt
JP6930858B2 (ja) 半導体装置
US7091554B2 (en) Semiconductor device
JPWO2019176810A1 (ja) 半導体装置
TWI631707B (zh) 半導體裝置
JP7242491B2 (ja) 半導体装置及び半導体回路
JP5774422B2 (ja) 半導体装置
CN115117163A (zh) 半导体装置
JP7472068B2 (ja) 半導体装置及び半導体回路
JP7387501B2 (ja) 半導体装置およびその制御方法
US7944001B2 (en) Power mosfet including inter-source connection pattern
WO2022201903A1 (ja) 半導体装置
JP5061443B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
US20240153996A1 (en) Semiconductor device
JP2023060584A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination